

گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی: سها نیرومند شماره دانشجویی: ۴۰۳۱۷۰۵۶۹

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل شده‌ی تقویت‌کننده به گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

مقدار	پارامتر
50Ω	مقاومت بار خروجی (R_L)
$18 \leq A_{v,closed} \leq 22$	بهره حلقه بسته در ۱ kHz
$10k\Omega$ تا $200k\Omega$	بازه مجاز مقاومت‌های R_g و R_f
$16V_{pp}$	سوینگ خروجی اصلی بدون clipping
$> 60\%$	راندمان طبقه خروجی در سوینگ $16V_{pp}$
$< 0.08\%$	THD در حالت عادی
$< 1\%$	THD در حضور منبع نویزی
$\leq 190mW$	توان مصرفی کل برای ورودی $50mV$ در ۱ kHz
$> 1M\Omega$	مقاومت ورودی تفاضلی ($R_{in,diff}$)
$< 50\Omega$	مقاومت خروجی (R_{out}) بدون R_L
$10mV$	ریپل دندانه‌اره‌ای منبع تغذیه در آزمون $PSRR$
≤ 200	هزینه مجاز مدار

جدول نهایی بررسی مشخصات

نتایج نهایی مدار در جدول زیر خلاصه شده‌اند. همه آزمون‌های اصلی روی مدار کامل فیدبک‌دار با بار $R_L = 50\Omega$ انجام شده‌اند؛ تنها در آزمون R_{out} بار مطابق دستورکار حذف شده است.

پارامتر	مقدار مورد نیاز	مقدار طراحی شده	وضعیت
$ A_{v, closed} $	۱۸ تا ۲۲	۲۰/۸۷۷	قبول
$V_{out, pp}$	حداقل $۱۶V_{pp}$	$۱۶/۰۵۰V_{pp}$	قبول
η_{out}	$> ۶۰\%$	$۶۳/۳۳\%$	قبول
P_{total} در ورودی $۵۰mV$	$\leq ۱۹۰mW$	$۱۶۳/۷۵۹mW$	قبول
THD عادی	$< ۰/۰۸\%$	$۰/۰۴۰۳۷۴\%$	قبول
THD با منبع نویزی	$< ۱\%$	$۰/۸۱۹۰۷۳\%$	قبول
$PSRR$	گزارش مقدار	$۴۵/۴۲۹dB$	—
$R_{in, diff}$	$> ۱M\Omega$	$۳۲/۴۷۹M\Omega$	قبول
R_{out}	$< ۵۰\Omega$	$۰/۲۱۳۵\Omega$	قبول
Cost	≤ ۲۰۰	۱۹۰	قبول

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)

مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = ۵۰\Omega$
- شبکه فیدبک منفی سراسری

همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.


معرفی ساختار نهایی انتخابی

مدار نهایی یک تقویت‌کننده چندطبقه با تغذیه متقارن $\pm ۱۰V$ است و به صورت یک مدار واحد طراحی شده است. ساختار کلی آن شامل زوج تفاضلی ورودی Q_1 و Q_2 ، بار فعال و آینه‌های جریان، طبقات تقویت ولتاژ Q_3 تا Q_6 ، شبکه‌های بایاس، طبقه خروجی مکمل کلاس AB و شبکه فیدبک مقاومتی است. طبقه خروجی از امیتر فالوئر مکمل Q_{13} و Q_{16} تشکیل شده و توسط ترانزیستورهای درایور و بایاس Q_{10} ، Q_{11} ، Q_{12} ، Q_{17} و Q_{18} راه‌اندازی می‌شود. اختلاف ولتاژ بایاس میان پایه‌های دو ترانزیستور خروجی تقریباً برابر دو افت V_{BE} تنظیم شده است تا اعوجاج عبور از صفر کاهش یابد. بار ۵۰Ω مستقیماً به گره خروجی متصل است.

فیدبک از گره نهایی V_{out} توسط $R_f = 200k\Omega$ نمونه برداری و به پایه Q_1 بازگردانده می شود. مقاومت $R_g = 10k\Omega$ همان گره را به زمین متصل می کند و ورودی اصلی به پایه Q_2 اعمال می شود؛ بنابراین پیکربندی کلی غیرمعکوس است. ابتدا طبقه خروجی به مدار تقویت ولتاژ متصل شد و پس از تنظیم بایاس آن، فیدبک سراسری روی کل مدار بسته شد.

برای پایداری حلقه و کاهش مؤلفه های فرکانس بالا، خازن جبران ساز $C_1 = 82pF$ در اطراف طبقه Q_{10} قرار داده شد. نسبت به فاز اول، تغییر اصلی افزودن طبقه توان، مدار بایاس کلاس AB ، بار 50Ω ، شبکه فیدبک سراسری و خازن جبران سازی است.

شماتیک کامل مدار نهایی



شکل ۱ – شماتیک کامل مدار نهایی شامل طبقه خروجی، بار 50Ω ، شبکه فیدبک و خازن جبران ساز $82pF$.

مقادیر اصلی مدار نهایی عبارتند از $R_f = 200k\Omega$ ، $R_g = 10k\Omega$ ، $R_1 = 6/8k\Omega$ ، $R_2 = 1k\Omega$ ، $C_1 = 82pF$ و $R_{load} = 50\Omega$.

۳ تحلیل DC و بایاس مدار نهایی

خواسته مسئله (بخش ۲)

برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان های بایاس، ولتاژ گره های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از V_{BE} multiplier یا مدار مشابه استفاده کرده اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی

تحلیل نقطه کار با ورودی صفر و بار 50Ω انجام شد. از نتایج، DC جریان مرجع شاخه چپ برابر است با

$$I_{R10} = 94/06 \mu A.$$

جریان دُم زوج تفاضلی از طریق Q_5 تقریباً $101/35 \mu A$ است و بین دو شاخه به صورت

$$I_{C,Q1} = 53/64 \mu A, \quad I_{C,Q2} = 47/24 \mu A$$

تقسیم می‌شود. اختلاف کوچک دو جریان ناشی از جریان بایاس ورودی و آفست حلقه است. در شبکه میانی داریم

$$I_{R3} = \frac{10 - 6/667}{1k} = 3/333 mA, \quad I_{R4} = \frac{6/667}{2k} = 3/333 mA.$$

همچنین جریان شاخه بایاس طبقه خروجی توسط R_1 حدود

$$I_{R1} = 1/373 mA$$

به دست آمده است. ولتاژ دو گره درایو خروجی در نقطه کار برابرند با

$$V_{BUP} = 0/8025V, \quad V_{BDN} = -0/5277V,$$

بنابراین ولتاژ بایاس اعمال شده میان پایه‌های ترانزیستورهای خروجی برابر است با

$$V_{bias} = V_{BUP} - V_{BDN} = 1/3302V,$$

که تقریباً معادل دو افت پیوند بیس-امیتر است و عملکرد کلاس AB را فراهم می‌کند. در خروجی، $V_{out,DC} = 119/087mV$ است. در حضور بار 50Ω جریان DC بار برابر

$$I_{RL,DC} = \frac{0/119087}{50} = 2/382 mA$$

می‌شود. جریان کلکتور ترانزیستورهای خروجی در نقطه کار عبارت است از

$$I_{C,Q3} = 3/158 mA, \quad |I_{C,Q4}| = 0/779 mA.$$

اختلاف این دو مقدار همان جریان DC تحویلی به بار را تأمین می‌کند.

نتایج شبیه‌سازی Point Operating DC

C:\Users\sohan\OneDrive\Desktop\university\electronics 2\project\phas... X

--- Operating Point ---

V(vcc):	-10	voltage
V(vcc08):	0.0032885	voltage
V(vcc11):	-0.574372	voltage
V(vcc13):	0	voltage
V(vcc12):	-9.42816	voltage
V(vcc10):	-9.33695	voltage
V(vcc09):	-0.527636	voltage
V(vcc05):	0.119087	voltage
V(vcc04):	10	voltage
V(vcc03):	7.23524	voltage
V(vcc02):	7.23504	voltage
V(vcc01):	9.4065	voltage
V(vcc00):	-9.40625	voltage
V(vcc06):	6.667	voltage
V(vcc07):	0.802467	voltage
V(vcc02):	9.33662	voltage
V(vcc07):	0.137388	voltage
I(R01):	-0.0091638	device_current
I(Q1):	5.36411e-05	device_current
I(Q1):	2.50142e-07	device_current
I(Q1):	-5.38512e-05	device_current
I(Q1):	0	device_current
I(VinP):	-2.20287e-07	device_current
I(Q7):	3.39483e-05	device_current
I(Q7):	1.99762e-07	device_current
I(Q7):	-4.01481e-05	device_current
I(Q7):	0	device_current
I(R3):	0.003333	device_current
I(R4):	0.003333	device_current
I(Q14):	9.31323e-05	device_current
I(Q14):	4.6577e-07	device_current
I(Q14):	-9.3598e-05	device_current
I(Q14):	0	device_current
I(Q13):	0.00315795	device_current
I(Q13):	1.45643e-05	device_current
I(Q13):	-0.00317101	device_current
I(Q13):	0	device_current
I(Q3):	-9.42206e-05	device_current
I(Q3):	-1.4325e-07	device_current
I(Q3):	9.48355e-05	device_current
I(Q3):	0	device_current
I(Q4):	-9.42171e-05	device_current
I(Q4):	-6.14929e-07	device_current
I(Q4):	9.4835e-05	device_current
I(Q4):	0	device_current
I(Rload):	0.0029173	device_current
I(Q11):	-0.00146389	device_current
I(Q11):	-9.05932e-06	device_current
I(Q11):	0.00147835	device_current
I(Q11):	0	device_current
I(R1):	0.00137303	device_current
I(Q17):	0.00144806	device_current
I(Q17):	7.26652e-06	device_current
I(Q17):	-0.00145533	device_current
I(Q17):	0	device_current
I(Q1):	7.22359e-22	device_current
I(Q1):	4.72439e-05	device_current
I(Q1):	2.20287e-07	device_current
I(Q1):	-4.74632e-05	device_current
I(Q1):	0	device_current
I(Q8):	0.000101354	device_current
I(Q8):	4.65747e-07	device_current
I(Q8):	-0.00010182	device_current
I(Q8):	0	device_current
I(Q8):	-4.67057e-05	device_current
I(Q8):	-2.68424e-07	device_current
I(Q8):	4.65742e-05	device_current
I(Q8):	0	device_current
I(Q9):	3.99847e-05	device_current
I(Q9):	1.99762e-07	device_current
I(Q9):	-4.01485e-05	device_current
I(Q9):	0	device_current
I(Q10):	0.00145773	device_current
I(Q10):	6.72059e-06	device_current
I(Q10):	-0.00144445	device_current
I(Q10):	0	device_current
I(R10):	9.40638e-05	device_current
I(Q14):	-0.000787797	device_current
I(Q14):	-2.40308e-06	device_current
I(Q14):	0.0007902	device_current
I(Q14):	0	device_current
I(R02):	0.002528	device_current
I(Q6):	-4.03478e-05	device_current
I(Q6):	-2.31699e-07	device_current
I(Q6):	4.03795e-05	device_current
I(Q6):	0	device_current
I(Q13):	-9.2219e-05	device_current
I(Q13):	-6.14936e-07	device_current
I(Q13):	9.28339e-05	device_current
I(Q13):	0	device_current
I(R1):	-5.78931e-07	device_current
I(R1):	3.2885e-07	device_current
I(Q12):	-0.00135491	device_current
I(Q12):	-9.04332e-06	device_current
I(Q12):	0.00136397	device_current
I(Q12):	0	device_current
I(Q13):	-0.00144566	device_current
I(Q13):	-9.67253e-06	device_current
I(Q13):	0.00145533	device_current
I(Q13):	0	device_current

شکل ۲ – خروجی تحلیل DC Operating Point مدار نهایی در ورودی صفر.

نتایج مهم:

- ولتاژ DC خروجی در حالت ورودی صفر: $V_{out,DC} = 0.119087V$.
 - جریان‌های ساکن ترانزیستورهای خروجی: $I_{C,Q13} = 3.158mA$ و $|I_{C,Q16}| = 0.779mA$.
 - جریان DC بار: $2.382mA$.
 - ولتاژ بایاس طبقه خروجی: $1.330V$.
 - جریان مثبت منبع تغذیه در نقطه کار: حدود $9.616mA$ و جریان شاخه منفی: حدود $2.528mA$.
- تمام ترانزیستورهای طبقات تقویت در نقطه کار فعال هستند و بایاس دو پیوندی طبقه خروجی، هدایت هم‌زمان کوچکی در حوالی عبور از صفر ایجاد می‌کند. آفست خروجی حدود $119mV$ است؛ این مقدار برای الزامات اصلی پروژه مانعی ایجاد نمی‌کند، هرچند از شرط امتیازی $100mV$ کمی بزرگ‌تر است.

۴ طراحی طبقه خروجی توان

خواسته مسئله (بخش ۳)

طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به صورت یکپارچه به مدار اصلی متصل شده و برای راه اندازی بار 50Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

برای ایجاد خروجی $16V_{pp}$ روی بار 50Ω ، دامنه پیک ولتاژ و جریان لازم برابرند با

$$V_p = \frac{16}{2} = 8V, \quad I_{L,p} = \frac{V_p}{R_L} = \frac{8}{50} = 160mA.$$

در نتیجه مقدار RMS و توان تئوری بار عبارت اند از

$$V_{L,rms} = \frac{8}{\sqrt{2}} = 5.657V, \quad P_L = \frac{V_{L,rms}^2}{50} = 0.64W.$$

ساختار امیتر فالوئر مکمل به دلیل بهره جریان بالا، مقاومت خروجی کم و امکان دستیابی به سوینگ نزدیک ریل ها انتخاب شد. در حالت ایده آل راندمان بیشینه طبقه کلاس B برای موج سینوسی برابر

$$\eta_{B,max} = \frac{\pi}{4} \times 100\% = 78.5\%.$$

است. در مدار واقعی به علت جریان بایاس کلاس AB، افت های V_{BE} و توان مصرفی درایورها، راندمان کمتر از مقدار ایده آل انتظار می رود.

با فرض بهره جریان حدود ۲۰۰، جریان پایه پیک مورد نیاز ترانزیستور خروجی در بدترین حالت تقریباً

$$I_{B,p} \simeq \frac{160mA}{200} = 0.8mA$$

است که توسط شبکه درایو با جریان بایاس حدود $1/4mA$ قابل تأمین است.

معرفی و ارزیابی طبقه خروجی

طبقه خروجی یک زوج مکمل پوش-پول امیتر فالوئر و در کلاس AB است. Q_{13} ترانزیستور NPN بالایی و Q_{16} ترانزیستور PNP پایینی است و امیترهای آنها در گره V_{out} به هم متصل شده اند. این ساختار بهره ولتاژ نزدیک یک دارد، اما جریان لازم برای بار کم مقاومت را فراهم می کند.

خروجی طبقه تقویت ولتاژ توسط Q_{10} و آینه جریان $Q_{11}-Q_{12}$ به شبکه بایاس $Q_{17}-Q_{18}$ اعمال می شود. این شبکه اختلاف ولتاژ حدود $1/33V$ بین پایه های Q_{13} و Q_{16} ایجاد می کند و در نتیجه ناحیه مرده عبور از صفر کاهش می یابد. برای ترانزیستور PNP خروجی از مدل مبتنی بر $2N3906$ با $\beta_F = 300$ استفاده شده است که در محدوده مجاز استفاده از یک مدل متفاوت قرار دارد.

خازن $C_1 = 82pF$ بین ورودی و خروجی طبقه تقویت ولتاژ وارونگر Q_{10} قرار گرفته و به صورت جبران سازی میلر عمل می کند. این خازن بهره حلقه را پیش از رسیدن به قطب های غیر برتر کاهش می دهد و در نتیجه حاشیه فاز، میرایی پاسخ گذرا و پایداری مدار را بهبود می بخشد. در طراحی شبکه درایو نیز حاشیه ولتاژی

لازم برای نزدیک شدن خروجی به $\pm 8V$ و جریان پایه لازم برای پیک $160mA$ بار لحاظ شده است.

طراحی ریاضی و انتخاب خازن جبران ساز میلر

خازن C_1 میان بیس و کلکتور Q_1 قرار دارد. چون این طبقه وارونگر است، اگر بهره ولتاژی کوچک سیگنال آن را با

$$A_v = \frac{v_{c1}}{v_{b1}} < 0$$

نشان دهیم، جریان خازن از سمت ورودی برابر است با

$$i_C = C_1 \frac{d(v_{b1} - v_{c1})}{dt} = C_1 (1 - A_v) \frac{dv_{b1}}{dt}.$$

بنابراین، بر اساس اثر میلر، ظرفیت معادل دیده شده در ورودی طبقه تقویت ولتاژ تقریباً برابر است با

$$C_{M,in} = C_1 (1 - A_v) \simeq C_1 (1 + |A_v|),$$

در حالی که ظرفیت معادل سمت خروجی تقریباً

$$C_{M,out} = C_1 \left(1 - \frac{1}{A_v}\right) \simeq C_1$$

است. در نتیجه قطب غالب ورودی طبقه Q_1 به فرکانس پایین تری منتقل می شود:

$$f_{p1} \simeq \frac{1}{2\pi R_{in,VAS} [C_{\pi,Q1} + C_1 (1 + |A_v|)]}.$$

این پدیده باعث جدایی قطب ها می شود؛ یعنی بهره حلقه در حوالی فرکانس گذر عمدتاً با شیب $-20dB/dec$ کاهش می یابد و پیش از آنکه تأخیر فاز قطب های بعدی موجب نوسان شود، بهره حلقه از یک عبور می کند. برای برآورد مقدار C_1 ، از تقریب رایج تقویت کننده دو طبقه جبران شده استفاده می شود:

$$f_u \simeq \frac{g_{m,in}}{2\pi C_1},$$

که در آن f_u فرکانس بهره واحد حلقه و $g_{m,in}$ ترانسسانسی مؤثر طبقه ورودی است. از تحلیل نقطه کار داریم

$$I_{C,Q1} = 53/64 \mu A, \quad V_T \simeq 25/9 mV,$$

پس

$$g_{m,in} \simeq \frac{I_{C,Q1}}{V_T} = \frac{53/64 \mu A}{25/9 mV} = 2/07 mS.$$

بهره حلقه بسته اندازه گیری شده مدار $A_{CL} = 20/877$ است. برای آنکه پهنای باند حلقه بسته حدود ده برابر بیشترین فرکانس صوتی $20kHz$ باشد، مقدار هدف

$$f_{BW,CL} \simeq 200 kHz$$

در نظر گرفته شد. با تقریب $f_{BW,CL} \simeq f_u/A_{CL}$ ، مقدار خازن از رابطه زیر به دست می آید:

$$C_{1,calc} \simeq \frac{g_{m,in}}{2\pi A_{CL} f_{BW,CL}} = \frac{2/07 mS}{2\pi (20/877) (200 kHz)} = 78/9 pF.$$

نزدیک‌ترین مقدار استاندارد و در دسترس به این نتیجه، $82pF$ است. با قرار دادن این مقدار، برآورد فرکانس‌های مدار برابر می‌شود با

$$f_u \simeq \frac{2.07mS}{2\pi(82pF)} = 4.02MHz,$$

$$f_{BW,CL} \simeq \frac{4.02MHz}{2.0/877} = 192.5kHz.$$

بنابراین پهنای باند تخمینی حلقه بسته تقریباً $9/6$ برابر $20kHz$ است و باند صوتی بدون افت محسوس پوشش داده می‌شود.

مقدار خازن علاوه بر پهنای باند، نرخ تغییر خروجی را نیز محدود می‌کند. با استفاده از جریان دُم زوج تفاضلی

$$I_{tail} \simeq 1.01/35 \mu A,$$

برآورد مرتبه اول نرخ تغییر قابل دستیابی عبارت است از

$$SR_{available} \simeq \frac{I_{tail}}{C_1} = \frac{1.01/35 \mu A}{82pF} = 1.24 V/\mu s.$$

برای تولید سینوسی با دامنه پیک $8V$ در انتهای باند صوتی، حداقل نرخ تغییر لازم برابر است با

$$SR_{required} = 2\pi f_{max} V_p = 2\pi(20kHz)(8V) = 1.01 V/\mu s.$$

پس مقدار $82pF$ هنوز حاشیه کافی برای پاسخ تمام دامنه در $20kHz$ دارد. از همین شرط، بیشترین مقدار مجاز تقریبی خازن به دست می‌آید:

$$C_{1,max} \simeq \frac{I_{tail}}{SR_{required}} = 1.01/8pF.$$

در نتیجه $82pF$ هم از نظر پهنای باند و هم از نظر نرخ تغییر در محدوده مناسب قرار می‌گیرد. اثر تغییر مقدار خازن را می‌توان به صورت زیر جمع‌بندی کرد:

- اگر C_1 کوچک‌تر انتخاب شود، پهنای باند و نرخ تغییر افزایش می‌یابد، اما فرکانس عبور حلقه به قطب‌های غیربرتر نزدیک شده، حاشیه فاز کاهش می‌یابد و احتمال زنگ‌زدگی، نوسان و افزایش THD نویزی بیشتر می‌شود.
- اگر C_1 بیش از حد بزرگ شود، مدار پایدارتر و مؤلفه‌های فرکانس بالا ضعیف‌تر می‌شوند، ولی پهنای باند، سرعت پاسخ و قابلیت تولید سیگنال تمام دامنه در فرکانس‌های بالای صوتی کاهش می‌یابد.
- مقدار $82pF$ نقطه تعادل میان این دو اثر است. با این مقدار، مدار علاوه بر پاسخ زمانی پایدار، به $THD = 0.040374\%$ در حالت بدون نویز و $THD = 0.819073\%$ در حضور منابع نویزی رسیده و هم‌زمان بهره، سوینگ و راندمان در محدوده الزامات پروژه باقی مانده‌اند.

۵ اعمال فیدبک منفی سراسری

خواسته مسئله (بخش ۴)

پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه بسته باید تقریباً برابر ۲۰ شود.

محاسبات تئوری شبکه فیدبک

پیکربندی حلقه بسته غیرمعکوس است. با فرض بهره حلقه باز بزرگ، بهره ایده‌آل از رابطه زیر به دست می‌آید:

$$A_{v,CL} \simeq 1 + \frac{R_f}{R_g}.$$

با انتخاب

$$R_f = 200\text{ k}\Omega, \quad R_g = 10\text{ k}\Omega$$

داریم

$$A_{v,CL,ideal} = 1 + \frac{200\text{ k}}{10\text{ k}} = 21.$$

هر دو مقاومت در بازه مجاز $10\text{ k}\Omega$ تا $200\text{ k}\Omega$ قرار دارند. ضریب نمونه برداری فیدبک نیز

$$\beta = \frac{R_g}{R_f + R_g} = \frac{1}{21} = 0.04762$$

است.

در شبیه سازی استاندارد، ورودی $0.1V_{pp}$ و خروجی $20.8775V_{pp}$ اندازه گیری شد، بنابراین

$$|A_{v,CL}| = \frac{20.8775}{0.1} = 208.775$$

و بر حسب دسی بل

$$20 \log_{10} |A_{v,CL}| = 26.39\text{ dB}.$$

خطای بهره نسبت به مقدار ایده‌آل تنها حدود ۰/۵۸٪ است.


نتایج اعمال فیدبک

مقادیر نهایی و محل اتصال:

$$R_f = 200\text{ k}\Omega$$

$$R_g = 10\text{ k}\Omega$$

- محل نمونه برداری: گره نهایی V_{out} پس از طبقه توان و در حضور بار.
- محل اعمال فیدبک: پایه Q_1 از زوج تفاضلی؛ پایه Q_2 ورودی اصلی است.
- بهره حلقه بسته در 1 kHz : $|A_v| = 208.775$ یا 26.39 dB .



شکل ۳ – شکل موج ورودی و خروجی در شرط استاندارد $V_{in} = 50mV_{peak}$ و $f = 1kHz$.

```
Vin_pp: PP(V(VinP))=0.10000000149 FROM 0.02 TO 0.03
Vout_pp: PP(V(Vout))=2.0877469182 FROM 0.02 TO 0.03
Vout_max: MAX(V(Vout))=1.16226756573 FROM 0.02 TO 0.03
Vout_min: MIN(V(Vout))=-0.925479352474 FROM 0.02 TO 0.03
Vout_avg: AVG(V(Vout))=0.118686570248 FROM 0.02 TO 0.03
Av: Vout_pp/Vin_pp=20.8774688709
P_Total: RMS(V(Vcc))*I(Vcc)-V(Vee)*I(Vee)=0.163758712119 FROM 0.02 TO 0.03
Fourier components of V(Vout)
N-Period=1
DC component:0.118687
```

شکل ۴ – اندازه‌گیری بهره، آفست خروجی و توان کل در شرط استاندارد.

خروجی سینوسی و هم‌فاز با ورودی است و دامنه آن تقریباً $20/88$ برابر شده است. مقدار اندازه‌گیری‌شده در محدوده مجاز 18 تا 22 قرار دارد.

۶ مقایسه عملکرد مدار با فیدبک و بدون فیدبک


خواسته مسئله (بخش ۵)

مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.


مقایسه کیفی و کمی دو حالت

برای مقایسه، در حالت بدون فیدبک مقاومت‌های R_g و R_f از حلقه خارج و پایه Q_1 مستقیماً زمین شد؛ طبقه خروجی و بار 50Ω در مدار باقی ماندند. ورودی در هر دو حالت $50mV_{peak}$ و $1kHz$ بود. در حالت فیدبک‌دار، خروجی سینوسی با $V_{out,pp} = 20/877V$ و بهره $20/877$ است. در حالت بدون فیدبک، بهره حلقه باز بسیار زیاد بوده و همین ورودی کوچک خروجی را تقریباً بین $+9V$ و $-9V$ به اشباع

می‌برد؛ بنابراین موج خروجی تقریباً مربعی می‌شود. نسبت دامنه خروجی اشباع شده به ورودی، تخمین معتبری از بهره خطی حلقه باز نیست، زیرا دامنه توسط ریل‌های تغذیه محدود شده است.



شکل ۵ – عملکرد مدار با فیدبک: خروجی سینوسی و خطی در ورودی استاندارد.



شکل ۶ – عملکرد مدار بدون فیدبک: اشباع و کلیپ شدن شدید خروجی در همان دامنه ورودی.

فیدبک منفی بهره را به مقدار معین محدود می‌کند، خطی بودن را افزایش می‌دهد، اعوجاج را کاهش می‌دهد و دامنه ورودی لازم برای شروع کلیپ را بیشتر می‌کند. بدون فیدبک، مدار حتی در ورودی 50 mV از ناحیه خطی خارج می‌شود.

۷ تحلیل سوینگ خروجی، توان و راندمان

خواسته مسئله (بخش ۶)

بررسی کنید آیا مدار نهایی می‌تواند روی بار 50Ω خروجی سینوسی با دامنه $16V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوینگ و راندمان

با تغذیه $\pm 10V$ ، به دلیل افت‌های ترانزیستورهای خروجی و درایورها انتظار می‌رود پیک خروجی کمی کمتر از ریل‌ها باشد. هدف $V_p = 8V$ حاشیه‌ای نزدیک $2V$ از هر ریل باقی می‌گذارد و برای ساختار امیترفالوئر قابل دستیابی است.

برای $V_{out,pp} = 16V$ و $R_L = 50\Omega$:

$$P_{RL,th} = \frac{(V_{pp}/2\sqrt{2})^2}{R_L} = \frac{(16/2\sqrt{2})^2}{50} = 0.64W.$$

بهره حلقه‌بسته نزدیک ۲۱ است، بنابراین دامنه پیک ورودی تئوری لازم

$$V_{in,p} \simeq \frac{A}{21} = 0.381V$$

خواهد بود. در شبیه‌سازی مقدار $385mV$ انتخاب شد. راندمان طبقه خروجی از نسبت توان متوسط بار به توان متوسط جذب‌شده توسط دو ترانزیستور نهایی محاسبه شد:

$$\eta_{out} = \frac{P_{RL}}{P_{Q13} + P_{Q16}} \times 100\%.$$

نتایج شبیه‌سازی Transient و اندازه‌گیری توان

با ورودی $V_{in,p} = 385mV$ در فرکانس $1kHz$ ، نتایج زیر حاصل شد:


$$V_{in,pp} = 0.7700V,$$

$$V_{out,pp} = 16.0501V,$$


$$V_{out,max} = 8.1392V,$$

$$V_{out,min} = -7.9109V,$$

$$A_v = 20.8443.$$



شکل ۷ – شکل موج ورودی و خروجی نهایی در آزمون سوینگ $16V_{pp}$.



x = 6.39ms y = 2.361V

شکل ۸ – ولتاژ دو گره درایو BUP و BDN و خروجی نهایی در آستانه سوینگ موردنیاز.

```

SPICE Output Log: C:\Users\sohan\OneDrive\Desktop\university\electronics 2\project\phase2\Ph2_403170569 - main.log
LTspice 24.1.5 for Windows
Circuit: C:\Users\sohan\OneDrive\Desktop\university\electronics 2\project\phase2\Ph2_403170569 - main.net
Start Time: Tue Jul 28 16:55:10 2026
Options: method=trap plotwinsize=0
solver = Normal
Maximum thread count: 12
tnom = 27
temp = 27
method = trap
Direct Newton iteration for .op point succeeded.
Total elapsed time: 8.022 seconds.

Files loaded:
C:\Users\sohan\OneDrive\Desktop\university\electronics 2\project\phase2\Ph2_403170569 - main.net
C:\Users\sohan\AppData\Local\LTspice\lib\cmp\standard.bjt

Vin_pp: PP(V(VinP))=0.769999980927 FROM 0.02 TO 0.03
Vout_pp: PP(V(Vout))=16.0500831604 FROM 0.02 TO 0.03
Vout_max: MAX(V(Vout))=8.13917350769 FROM 0.02 TO 0.03
Vout_min: MIN(V(Vout))=-7.91090965271 FROM 0.02 TO 0.03
Vout_avg: AVG(V(Vout))=0.115764961624 FROM 0.02 TO 0.03
Av: Vout_pp/Vin_pp=20.844264361
P_RL_Avg: AVG(V(Vout))*I(Rload))=0.64469097009 FROM 0.02 TO 0.03
P_Q13: AVG(V(Vcc))*Ic(Q13))=0.519963646748 FROM 0.02 TO 0.03
P_Q16: AVG(V(Vee))*Ic(Q16))=0.498021857667 FROM 0.02 TO 0.03
P_out_stage: P_Q13+P_Q16=1.01798550442
Eta_Avg: 100*P_RL_Avg/P_out_stage=63.330073689

```

شکل ۹ – اندازه‌گیری عددی دامنه، توان بار و راندمان طبقه خروجی.

نتایج عددی:

- دامنه ورودی مورد نیاز: $385mV_{peak}$.
- توان متوسط بار: $P_{RL} = 0.644691W$.
- توان مصرفی کل مدار در این نقطه: $P_{total} \simeq 1.01798W$.
- توان ترانزیستور بالایی: $P_{Q13} = 0.519964W$.
- توان ترانزیستور پایینی: $P_{Q16} = 0.498022W$.
- توان طبقه خروجی: $P_{out-stage} = 1.017986W$.
- راندمان: $\eta_{out} = 63.33\%$ ، بنابراین شرط 60% پاس شده است.

موج خروجی در این دامنه هنوز شکل سینوسی خود را حفظ کرده و کلیپ شدید دیده نمی‌شود. عدم تقارن جزئی دو پیک با آفست DC و نامتقارنی مدل‌های مکمل مرتبط است. فیدبک باعث شده است شروع کلیپ نسبت به مدار حلقه باز به دامنه ورودی بزرگ‌تری منتقل شود. دستورات اصلی اندازه‌گیری:

```

1 .meas TRAN Vin_pp PP V(VinP) FROM 20m TO 30m
2 .meas TRAN Vout_pp PP V(Vout) FROM 20m TO 30m
3 .meas TRAN P_RL_Avg AVG V(Vout)*I(Rload) FROM 20m TO 30m
4 .meas TRAN P_Q13 AVG V(Vcc)*Ic(Q13) FROM 20m TO 30m
5 .meas TRAN P_Q16 AVG V(Vee)*Ic(Q16) FROM 20m TO 30m
6 .meas TRAN P_out_stage PARAM P_Q13+P_Q16
7 .meas TRAN Eta_Avg PARAM 100*P_RL_Avg/P_out_stage

```

۸ توان مصرفی در ورودی مشخص

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ ، توان مصرفی کل مدار نهایی را اندازه گیری کنید و با شرط

$$P_{total} \leq 190mW$$

مقایسه نمایید.

اندازه گیری توان مصرفی در شرط استاندارد

آزمون با $V_{in} = 50mV_{peak}$ ، فرکانس $1kHz$ ، تغذیه $\pm 10V$ و بار 50Ω انجام شد. توان کل از توان جذب شده از هر دو منبع تغذیه در بازه ماندگار $20ms$ تا $30ms$ محاسبه شد.

پارامتر	مقدار
دامنه ورودی	$50mV_{peak}$
فرکانس ورودی	$1kHz$
$V_{out,pp}$	$2.0877469182V$
توان مصرفی کل مدار	$0.163758712119W = 163.759mW$
وضعیت قبولی	قبول

```
Vin_pp: PP(V(VinP))=0.10000000149 FROM 0.02 TO 0.03
Vout_pp: PP(V(Vout))=2.0877469182 FROM 0.02 TO 0.03
Vout_max: MAX(V(Vout))=1.16226756573 FROM 0.02 TO 0.03
Vout_min: MIN(V(Vout))=-0.925479352474 FROM 0.02 TO 0.03
Vout_avg: AVG(V(Vout))=0.118686570248 FROM 0.02 TO 0.03
Av: Vout_pp/Vin_pp=20.8774688709
P_Total: RMS(V(Vcc))*I(Vcc)-V(Vee)*I(Vee)=0.163758712119 FROM 0.02 TO 0.03
Fourier components of V(Vout)
N-Period=1
DC component:0.118687
```

شکل ۱۰ – نتیجه اندازه گیری توان کل مدار در ورودی استاندارد.

از آنجا که $163.759mW < 190mW$ است، شرط توان مصرفی پروژه با حاشیه حدود $26/24mW$ برآورده شده است.

۹ اندازه‌گیری اعوجاج هارمونیک کل THD

خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک‌دار، با حضور طبقه خروجی و بار 50Ω اندازه‌گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1kHz$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری شده با مقاومت‌های تعیین‌کننده جریان منابع جریان تکرار کنید.

روش اندازه‌گیری و تحلیل نتایج

برای حذف اثر گذرای شروع، شبیه‌سازی گذرا تا $30ms$ اجرا و تحلیل فوریه روی حالت ماندگار انجام شد. گام زمانی بیشینه $100ns$ و فشرده‌سازی داده‌ها غیرفعال شد. دستور اصلی عبارت بود از:

```
1 .options method=trap plotwinsize=0
2 .tran 0 30m 0 100n
3 .FOUR 1k 100 V(Vout)
```

در آزمون نویزی، چهار منبع رفتاری با عبارت

```
1 V=(white(2e6*time))/4)
```

به صورت سری با مقاومت‌های تعیین‌کننده جریان R_1, R_2, R_3, R_4 و R_5 قرار داده شدند. این نقاط جریان منابع جریان ورودی، طبقه میانی و بایاس طبقه خروجی را تعیین می‌کنند. افزودن نویز موجب مدولاسیون تصادفی جریان‌های بایاس و ایجاد مؤلفه‌های طیفی غیرهمدوس در خروجی می‌شود؛ بنابراین مقدار Total Harmonic Distortion گزارش شده افزایش می‌یابد. با این حال، فیدبک منفی بخشی از این اغتشاش را سرکوب می‌کند.


نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک‌دار، بدون نویز	۰/۰۴۰۳۷۴٪	قبول
مدار فیدبک‌دار، با منابع نویزی	۰/۸۱۹۰۷۳٪	قبول

Harmonic Number	Frequency [Hz]	Fourier Component	Normalized Component	Phase [degrees]	Normalized Phase [deg]
1	1.000e+03	1.044e+05	1.000e+05	91.37°	0.00°
2	2.000e+03	3.329e-04	3.218e-04	9.73°	-80.83°
3	3.000e+03	1.802e-04	1.822e-04	-174.82°	-240.22°
4	4.000e+03	7.824e-05	7.495e-05	92.35°	-28.02°
5	5.000e+03	5.022e-04	5.477e-05	-147.36°	-237.72°
6	6.000e+03	5.669e-05	5.429e-05	78.38°	-10.98°
7	7.000e+03	5.488e-05	5.256e-05	-145.09°	-232.48°
8	8.000e+03	4.530e-04	4.239e-05	89.76°	-5.60°
9	9.000e+03	2.739e-05	2.643e-05	-162.20°	-232.37°
10	1.000e+04	3.478e-05	3.289e-05	90.50°	4.43°
11	1.100e+04	1.206e-05	1.156e-05	-157.11°	-247.47°
12	1.200e+04	2.549e-05	2.414e-05	98.43°	8.07°
13	1.300e+04	3.636e-06	3.493e-06	-141.53°	-231.89°
14	1.400e+04	2.790e-05	2.716e-05	102.12°	10.77°
15	1.500e+04	1.105e-06	1.442e-06	-29.28°	-119.65°
16	1.600e+04	1.209e-05	1.138e-05	102.51°	12.15°
17	1.700e+04	3.678e-06	2.489e-06	2.98°	-87.38°
18	1.800e+04	7.787e-06	7.450e-06	100.77°	10.42°
19	1.900e+04	3.162e-06	3.413e-06	10.14°	-80.23°
20	2.000e+04	4.749e-06	4.549e-06	108.06°	17.69°
21	2.100e+04	3.350e-06	3.130e-06	11.99°	-76.27°
22	2.200e+04	2.487e-06	2.744e-06	110.54°	20.17°
23	2.300e+04	2.847e-06	2.728e-06	16.83°	-73.54°
24	2.400e+04	1.349e-06	1.292e-06	113.55°	23.18°
25	2.500e+04	2.248e-06	2.134e-06	19.23°	-71.11°
26	2.600e+04	5.288e-07	5.966e-07	118.60°	28.24°
27	2.700e+04	1.678e-06	1.607e-06	21.44°	-48.90°
28	2.800e+04	7.150e-07	6.449e-07	184.14°	63.77°
29	2.900e+04	1.193e-06	1.143e-06	23.59°	-46.77°
30	3.000e+04	1.890e-07	1.801e-07	-74.99°	-165.37°
31	3.100e+04	8.075e-07	7.798e-07	25.70°	-44.63°
32	3.200e+04	2.812e-07	2.721e-07	-97.78°	-138.14°
33	3.300e+04	5.187e-07	4.966e-07	27.80°	-42.38°
34	3.400e+04	2.976e-07	2.851e-07	-64.42°	-154.78°
35	3.500e+04	2.107e-07	2.076e-07	29.36°	-40.43°
36	3.600e+04	2.694e-07	2.581e-07	-61.73°	-152.10°
37	3.700e+04	1.699e-07	1.629e-07	57.45°	-33.43°
38	3.800e+04	2.234e-07	2.140e-07	-59.59°	-149.96°
39	3.900e+04	7.899e-08	7.577e-08	35.31°	-35.07°
40	4.000e+04	1.732e-07	1.660e-07	-57.41°	-147.77°
41	4.100e+04	2.332e-08	2.232e-08	41.57°	-48.80°
42	4.200e+04	1.280e-07	1.250e-07	-55.32°	-145.49°
43	4.300e+04	7.822e-09	7.493e-09	-162.06°	-232.42°
44	4.400e+04	8.924e-09	8.351e-09	-51.45°	-143.78°
45	4.500e+04	2.230e-08	2.136e-08	-146.68°	-237.04°
46	4.600e+04	3.989e-08	3.759e-08	-55.70°	-142.04°
47	4.700e+04	2.751e-08	2.635e-08	-142.01°	-232.37°
48	4.800e+04	3.736e-08	3.579e-08	-49.84°	-140.20°
49	4.900e+04	2.577e-08	2.469e-08	-139.67°	-230.07°
50	5.000e+04	2.137e-08	2.066e-08	-47.43°	-137.86°
51	5.100e+04	2.160e-08	2.146e-08	-137.77°	-228.14°
52	5.200e+04	1.129e-08	1.081e-08	-42.63°	-133.00°
53	5.300e+04	1.873e-08	1.793e-08	-137.56°	-227.43°
54	5.400e+04	3.980e-09	3.834e-09	-45.73°	-136.10°
55	5.500e+04	1.409e-08	1.350e-08	-132.23°	-222.89°
56	5.600e+04	8.081e-10	7.742e-10	-9.52°	-99.89°
57	5.700e+04	1.016e-08	9.717e-09	-131.44°	-222.80°
58	5.800e+04	1.351e-09	1.308e-09	102.78°	62.42°
59	5.900e+04	6.866e-09	6.577e-09	-129.48°	-219.85°
60	6.000e+04	2.056e-09	2.098e-09	141.17°	50.80°
61	6.100e+04	4.493e-09	4.409e-09	-127.36°	-217.73°
62	6.200e+04	2.664e-09	2.612e-09	122.00°	40.44°
63	6.300e+04	2.886e-09	2.745e-09	-126.07°	-216.44°
64	6.400e+04	2.230e-09	2.135e-09	100.50°	60.13°
65	6.500e+04	1.462e-09	1.418e-09	-119.78°	-212.10°
66	6.600e+04	2.379e-09	2.280e-09	-141.13°	-214.76°
67	6.700e+04	9.235e-10	8.866e-10	-91.62°	-183.89°
68	6.800e+04	1.392e-09	1.324e-09	-144.22°	-217.85°
69	6.900e+04	4.549e-10	4.350e-10	144.42°	54.05°
70	7.000e+04	1.987e-09	1.942e-09	158.38°	68.01°
71	7.100e+04	2.847e-10	2.836e-10	12.18°	-78.24°
72	7.200e+04	1.187e-09	1.137e-09	-145.47°	-215.38°
73	7.300e+04	2.232e-10	2.138e-10	-108.23°	-188.70°
74	7.400e+04	3.978e-10	3.498e-10	-122.42°	-212.78°
75	7.500e+04	4.273e-10	4.084e-10	59.72°	-39.44°
76	7.600e+04	1.056e-09	1.011e-09	-116.48°	-211.48°
77	7.700e+04	5.098e-10	4.798e-10	92.73°	2.34°
78	7.800e+04	3.729e-10	3.579e-10	-114.44°	-214.80°
79	7.900e+04	1.374e-10	1.316e-10	92.29°	1.92°
80	8.000e+04	5.411e-10	5.183e-10	172.17°	81.80°
81	8.100e+04	2.190e-10	2.098e-10	81.93°	-8.43°
82	8.200e+04	2.694e-10	2.581e-10	-49.73°	-131.09°
83	8.300e+04	4.974e-10	4.702e-10	64.97°	-25.40°
84	8.400e+04	5.997e-10	5.490e-10	-172.15°	-81.78°
85	8.500e+04	4.702e-10	4.594e-10	-94.19°	-184.04°
86	8.600e+04	1.379e-10	1.133e-10	45.19°	45.19°
87	8.700e+04	3.326e-10	3.189e-10	73.07°	-17.29°
88	8.800e+04	1.065e-10	1.499e-10	-118.04°	-208.41°
89	8.900e+04	3.080e-10	2.930e-10	-79.30°	-170.26°
90	9.000e+04	2.322e-10	2.415e-10	2.44°	-87.37°
91	9.100e+04	2.392e-10	2.292e-10	-170.44°	-200.80°
92	9.200e+04	2.475e-10	2.376e-10	-11.64°	-102.01°
93	9.300e+04	2.739e-10	2.626e-10	44.74°	-45.62°
94	9.400e+04	2.097e-10	2.009e-10	145.98°	72.42°
95	9.500e+04	1.442e-10	1.382e-10	36.00°	-54.26°
96	9.600e+04	3.098e-10	3.743e-10	91.87°	3.20°
97	9.700e+04	6.102e-10	5.993e-10	-100.48°	-60.12°
98	9.800e+04	3.776e-10	3.637e-10	-51.05°	-143.42°
99	9.900e+04	4.238e-10	4.238e-10	-61.03°	-132.39°
100	1.000e+05	1.726e-10	1.651e-10	100.59°	10.22°

Partial Harmonic Distortion: 0.003761
Total Harmonic Distortion: 0.0403741

شکل ۱۱ – جدول فوریه و THD مدار نهایی بدون منابع نویزی.



شکل ۱۲ – مدار نویزی، شکل موج خروجی و نتیجه $THD = ۰/۸۱۹۰۷۳\%$.

در حالت بدون نویز، هارمونیک‌های دوم و بالاتر بسیار کوچک‌اند و THD تقریباً $۰/۰۴۰۴\%$ است. با اضافه‌شدن منابع نویزی، مقدار کل به $۰/۸۱۹۱\%$ افزایش می‌یابد؛ با وجود این، همچنان کمتر از حد مجاز

۱٪ است. مقدار Partial Harmonic Distortion در آزمون نویزی ۰/۱۲۷۶۷۸٪ و مقدار کل شامل مؤلفه‌های نویزی ۰/۸۱۹۰۷۳٪ گزارش شده است.

۱۰ اندازه‌گیری PSRR با منبع تغذیه دندانه‌اره‌ای

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر رپل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دندانه‌اره‌ای با رپل 10mV برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه

$$PSRR = 20 \log \left(\frac{V_{\text{ripple}}}{\Delta V_{\text{out}}} \right)$$

محاسبه شود.

روش آزمون و محاسبه PSRR

در آزمون $PSRR$ ورودی صفر شد و منابع تغذیه DC با منابع دندانه‌اره‌ای زیر جایگزین شدند:

```
1 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
2 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```

رپل به صورت پیک-تا-پیک تعریف شد؛ بنابراین برای هر ریل

$$V_{\text{ripple,pp}} = 10/00002\text{mV}.$$

تغییر پیک-تا-پیک خروجی در بازه 10ms تا 20ms برابر


$$\Delta V_{\text{out,pp}} = 5/352497 \times 10^{-5}\text{V} = 53/525\mu\text{V}$$

شد. در نتیجه

$$PSRR = 20 \log_{10} \left(\frac{10/00002\text{mV}}{53/525\mu\text{V}} \right) = 45/429\text{dB}.$$

در دستور پارامتری LTspice برای تبدیل لگاریتم طبیعی به مبنای ده از تقسیم بر $\log(10)$ استفاده شد.

نتایج آزمون PSRR



شکل ۱۳ – شکل موج دندانه‌اره‌ای V_{EE} و V_{CC} و رپل بسیار کوچک خروجی.



شکل ۱۴ – مقادیر اندازه‌گیری‌شده و محاسبه PSRR.

مقدار	پارامتر
$10/00002mV$	$V_{ripple,pp}$ هر ریل
$53/525\mu V$	$\Delta V_{out,pp}$
$128/994mV$	$V_{out,avg}$
$45/429dB$	$PSRR$

دامنه رپل خروجی حدود ۱۸۷ برابر کوچک‌تر از رپل اعمالی است. بنابراین مدار در فرکانس رپل انتخاب‌شده، تغییرات هم‌زمان دو منبع تغذیه را به میزان قابل‌توجهی سرکوب می‌کند. آفست DC خروجی در محاسبه PSRR وارد نشده و تنها تغییر پیک-تا-پیک خروجی لحاظ شده است.

۱۱ اندازه‌گیری مقاومت ورودی تفاضلی

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه‌گیری کنید و با شرط

$$R_{in,diff} > 1M\Omega$$

مقایسه نمایید. روش اندازه‌گیری باید به‌طور کامل توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی

در مدل سیگنال کوچک هر ترانزیستور ورودی دارای مقاومت پایه تقریبی

$$r_{\pi} = \frac{\beta V_T}{I_C}$$

است. برای $\beta \simeq 200$ و جریان کلکتور حدود $47\mu A$ ، مقدار پایه‌ای r_{π} در حدود $110k\Omega$ به‌دست می‌آید. به دلیل وجود فیدبک منفی و تغییر بسیار کوچک ولتاژ تفاضلی زوج ورودی، مقاومت ورودی مؤثر حلقه‌بسته با عامل حلقه افزایش می‌یابد و انتظار می‌رود چند ده مگا اهم باشد. برای استخراج دقیق، از تحلیل Transfer Function استفاده شد. LTspice جریان سیگنال کوچک منبع ورودی را محاسبه و نسبت ولتاژ منبع به آن را تحت عنوان input impedance گزارش می‌کند:


$$R_{in} = \frac{V_{test}}{I_{test}}.$$

نتایج شبیه‌سازی مقاومت ورودی تفاضلی

مدار در حالت نهایی با بار 50Ω و ورودی DC صفر قرار گرفت و دستور زیر اجرا شد:

```
1 .tf V(Vout) VinP
```

منبع $VinP$ تحریک سیگنال کوچک را به ورودی غیرمعکوس زوج تفاضلی اعمال می‌کند و ورودی دیگر توسط شبکه فیدبک تعیین می‌شود.



شکل ۱۵ – نتیجه تحلیل Transfer Function برای مقاومت ورودی مدار نهایی.

- بهره کوچک سیگنال: $20/8716$.

- مقاومت ورودی مؤثر: $R_{in,diff} = 3/24787 \times 10^7 \Omega = 32/4787 M\Omega$.

- وضعیت: **قبول**، زیرا $32/4787 M\Omega > 1 M\Omega$.

۱۲ اندازه‌گیری مقاومت خروجی

خواسته مسئله (بخش ۱۱)

مقاومت خروجی مدار نهایی را پس از حذف بار R_L اندازه‌گیری کنید و با شرط

$$R_{out} < 50 \Omega$$

مقایسه نمایید. روش شبیه‌سازی و استخراج مقدار باید توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت خروجی

مقاومت خروجی باز یک امیترفالوئر مکمل در مرتبه $1/g_m$ ترانزیستورهای خروجی و مقاومت‌های درایو است. فیدبک سراسری این مقاومت را تقریباً با عامل $1 + T$ کاهش می‌دهد:

$$R_{out,CL} \simeq \frac{R_{out,OL}}{1 + T}.$$

به همین دلیل انتظار می‌رود مقدار حلقه‌بسته بسیار کوچک‌تر از 50Ω باشد. برای اندازه‌گیری، بار حذف شد تا مقاومت 50Ω با مقدار داخلی مدار موازی نشود.

نتایج شبیه‌سازی مقاومت خروجی

ابتدا R_L کاملاً حذف، ورودی صفر و تغذیه‌ها روی $\pm 10V$ ثابت شدند. سپس همان تحلیل

```
1 .tf V(Vout) VinP
```

اجرا شد. LTspice برای محاسبه مقاومت خروجی یک منبع تست داخلی روی گره خروجی اعمال و نسبت تغییر ولتاژ به جریان را گزارش می‌کند.

```

C:\Users\sohan\OneDrive\Desktop\university\electronics 2\project\phase... X
--- Transfer Function ---

transfer_function:          20.9703          transfer
VinP#input_impedance:      9.61745e+07      impedance
output_impedance_at_v(vout): 0.213537      impedance

```

شکل ۱۶ – نتیجه مقاومت خروجی مدار پس از حذف R_L .

- $R_{out} = 0.213537\Omega$
- بهره بدون بار در این تحلیل: 20.9703 .
- وضعیت: قبول، زیرا $50\Omega \gg 0.213537\Omega$.

۱۳ آزمون تقویت سیگنال صوتی واقعی

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت شده بررسی گردد. استفاده از سیگنال سینوسی ساده به جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.

آماده سازی فایل صوتی و توضیحات لازم

فایل اولیه یک ضبط شخصی با نام Soha_audio.m4a، کدگذاری AAC، نرخ نمونه برداری $48kHz$ و دو کانال بود. برای استفاده در LTspice، فایل به مشخصات زیر تبدیل شد:

- نام فایل ورودی شبیه سازی: audio.wav.
- تک کاناله، PCM 16-bit.
- نرخ نمونه برداری: $44100Hz$.
- مدت: $2/665s$.
- نرمال سازی دامنه تا حدود $40mV_{peak}$ برای جلوگیری از کلیپ در خروجی.

منبع ورودی و دستور تولید فایل خروجی به صورت زیر تعریف شدند:

```


1 wavefile="audio.wav" chan=0
2 .tran 0 2.665 0 5u
3 .wave "output.wav" 16 44100 V(Vout)

```


نتایج آزمون صوتی

مشخصات فایل‌ها:


- فایل ورودی: audio.wav.
- فایل خروجی: output.wav.
- نرخ نمونه‌برداری هر دو فایل: $44/1\text{kHz}$ و قالب PCM 16-bit mono.



شکل ۱۷ – نمای زمانی سیگنال صوتی ورودی و خروجی تقویت‌شده در LTspice.



شکل ۱۸ – طیف فرکانسی فایل ورودی صوتی.



شکل ۱۹ – طیف فرکانسی فایل خروجی تقویت‌شده.

تحلیل عددی فایل‌های WAV نشان داد که خروجی در بازه $-۰/۷۱۶V$ تا $+۰/۷۳۴V$ قرار دارد و به سقف دیجیتالی یا ریل‌های مدار نرسیده است؛ بنابراین کلیپ شدید وجود ندارد. میانگین خروجی $۰/۱۱۹V$ و بهره برازش‌شده میان دو فایل $۲۰/۸۳۸$ یا $۲۶/۳۸dB$ است. ضریب همبستگی ورودی و خروجی حدود $۰/۹۹۹۹$ به دست آمد و شکل کلی طیف‌های ورودی و خروجی یکسان است. اختلاف سطح دو طیف تقریباً برابر بهره مدار بوده و مؤلفه‌های اصلی صوت حفظ شده‌اند. فایل‌های تحویلی این بخش: audio.wav و output.wav.

۱۴ هزینه مدار و محدودیت قطعات

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = ۲\% \times \left\lceil \frac{\text{Cost} - ۲۰۰}{۵} \right\rceil$$

جدول تعداد قطعات و هزینه

مقاومت بار R_L طبق توضیح پروژه در محاسبه هزینه لحاظ نشده است. مدار شامل ۱۸ ترانزیستور BJT، شش مقاومت داخلی و یک خازن است.

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۰	۳	۰
BJT	۱۸	۵	۹۰
مقاومت	۶	۱۰	۶۰
خازن	۱	۴۰	۴۰
هزینه کل			۱۹۰

● هزینه کل مدار: ۱۹۰.

• عبور از سقف ۲۰۰: خیر.

• جریمه: ۰٪.

در نتیجه مدار با حاشیه هزینه ۱۰ واحد، محدودیت اقتصادی پروژه را نیز برآورده می‌کند.

۱۵ شرایط امتیازی پروژه

خواسته مسئله (بخش ۱۴)

اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:

• سوینگ خروجی $17V_{pp}$ بدون clipping آشکار

• راندمان بیشتر از ۷۰٪ در همان نقطه کاری

• ولتاژ DC خروجی کمتر از $100mV$

بررسی شرایط امتیازی

پارامتر	شرط لازم	مقدار شما
سوینگ خروجی	$17V_{pp}$	
راندمان	$> 70\%$	
$ V_{out,DC} $	$< 100mV$	

• دامنه ورودی متناظر: _____

• شکل موج خروجی در این حالت: _____

• نتیجه نهایی بخش امتیازی: _____

۱۶ فایل‌های تحویلی

خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

فایل‌های نهایی تحویلی به صورت زیر در پوشه پروژه قرار می‌گیرند:

- ☐ Ph2_403170569.asc: شماتیک کامل و نهایی LTspice با طبقه توان، بار و فیدبک.
- ☐ audio.wav: فایل ورودی صوتی تک‌کاناله و نرمال‌شده.
- ☐ output.wav: فایل خروجی تولیدشده توسط مدار.
- ☐ Elec2_Report_Ph2_403170569.pdf: گزارش نهایی.

۱۷ جمع‌بندی نهایی

خواسته مسئله (بخش ۱۶)

در یک جمع‌بندی کوتاه توضیح دهید:

- مهم‌ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، $PSRR$ ، THD یا تست صوتی سخت‌تر بود؟
- اگر بعضی مشخصات به‌طور کامل برآورده نشده‌اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می‌کردید؟

نتیجه‌گیری نهایی

در فاز دوم، مهم‌ترین چالش ایجاد تعادل میان سوینگ خروجی، راندمان، پایداری حلقه و اعوجاج بود. افزودن مستقیم طبقه پوش-پول به مدار تقویت ولتاژ کافی نبود؛ زیرا بایاس نامناسب می‌توانست اعوجاج عبور از صفر ایجاد کند و بهره زیاد حلقه نیز مدار را مستعد نوسان یا رفتار گذرای نامطلوب می‌کرد. تنظیم شبکه بایاس $Q_{18}-Q_{17}$ و انتخاب خازن جبران‌ساز $C_1 = 82pF$ نقش اصلی را در رسیدن به پاسخ پایدار و THD پایین داشت.

سخت‌ترین بخش، بهینه‌سازی هم‌زمان THD با نویز و پایداری بود. افزایش خازن جبران‌ساز اعوجاج و مؤلفه‌های فرکانس بالا را کاهش داد، ولی لازم بود بررسی شود که بهره، سوینگ و راندمان از محدوده مطلوب خارج نشوند. آزمون $PSRR$ نیز به تعریف دقیق ریپل پیک-تا-پیک و استفاده صحیح از لگاریتم مبنای ده نیاز داشت.

مدار نهایی تمام مشخصات اصلی را برآورده کرد: بهره $20/877$ ، سوینگ $16/05V_{pp}$ ، راندمان $63/33\%$ ، توان استاندارد $163/76mW$ ، THD عادی $0/0404\%$ ، THD نویزی $0/819\%$ ، مقاومت ورودی

$32/48 M\Omega$ و مقاومت خروجی $0/214 \Omega$. تنها شرایط اختیاری امتیازی حاصل نشد؛ راندمان کمتر از ۷۰٪ و آفست DC کمی بیشتر از $100 mV$ بود. در صورت در اختیار داشتن زمان و هزینه بیشتر، می‌توان با استفاده از ترانزیستورهای قدرت مکمل با تطابق بهتر، مقاومت‌های آمیتر کوچک برای پایداری حرارتی، منبع جریان دقیق‌تر و مدار تنظیم آفست، تقارن خروجی و راندمان را بهبود داد. همچنین تحلیل AC کامل حاشیه فاز و شبیه‌سازی مونت‌کارلو برای تغییرات β و دما، اطمینان طراحی را بیشتر می‌کرد.