گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی: سهیل بولوردی
شماره دانشجویی: ۴۰۳۱۰۵۸۱۱

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل‌شده‌ی تقویت‌کننده به‌گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

پارامتر	مقدار
مقاومت بار خروجی (R_L)	۵۰Ω
بهره حلقه‌بسته در ۱ kHz	$۱۸ \le \lvert A_{v,\text{closed}} \rvert \le ۲۲$
بازه مجاز مقاومت‌های R_f و R_g	۱۰$k\Omega$ تا ۲۰۰$k\Omega$
سوییگ خروجی اصلی بدون clipping	۱۶V_{pp}
راندمان طبقه خروجی در سوییگ ۱۶V_{pp}	$> ۶۰٪$
THD در حالت عادی	$< ۰/۰۸٪$
THD در حضور منبع نویزی	$< ۱٪$
توان مصرفی کل برای ورودی ۵۰mV در ۱ kHz	$\le ۱۹۰mW$
مقاومت ورودی تفاضلی ($R_{in,\text{diff}}$)	$> ۱M\Omega$
مقاومت خروجی (R_{out}) بدون R_L	$< ۵۰\Omega$
ریپل دندانه‌ارهای منبع تغذیه در آزمون $PSRR$	۱۰mV
هزینه مجاز مدار	≤ ۲۰۰

جدول نهایی بررسی مشخصات

در انتهای گزارش، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار موردنیاز	مقدار طراحی‌شده
$\lvert A_{v,\text{closed}} \rvert$	۱۸ تا ۲۲	۱۹/۹۹
$V_{out,pp}$	$16V_{pp}$	$16/97V_{pp}$
η_{out}	$> 60\%$	۷۲/۰۶٪
P_{total}	$\leq 190mW$	$175/48mV$
THD عادی	$< 0/08\%$	۰/۰۲۲٪
THD با منبع نویزی	$< 1\%$	۰/۴۶۳٪
$PSRR$	—	$87/83dB$
$R_{in,\text{diff}}$	$> 1M\Omega$	∞
R_{out}	$< 50\Omega$	$4/90m\Omega$
Cost	≤ 200	۱۰۹

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)

مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = ۵۰\Omega$
- شبکه فیدبک منفی سراسری

همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.

معرفی ساختار نهایی انتخابی


در این بخش ساختار کلی مدار خود را توضیح دهید. به‌عنوان مثال:

- ساختار طبقه خروجی شما چیست؟
- فیدبک از کدام گره گرفته شده و به کدام ورودی برگشته است؟
- چه تغییراتی نسبت به مدار فاز اول ایجاد شده است؟(اگر از مدار فاز قبلی به کل استفاده نشده دلیل استفاده نشدن و مشکلات آن را خلاصه توضیح دهید.)

به طور خلاصه مدار شامل یک طبقه تفاضلی در ورودی، یک طبقه تقویت ولتاژ، یک طبقه بافر ولتاژ (که برای جلوگیری از تاثیر طبقه خروجی روی بایاس طبقات قبل است) و در نهایت یک طبقه Push Pull Class AB است. فیدبک از گره خروجی گرفته شده و به ورودی دیفرانسیلی متصل می‌گردد. ساختار کلی مدار مشابه فاز اول است. اگر چه جریان‌های بایاس بسیار کمتر شده (افزایش مقاومت مرجع) تا توان کاری مدار کمتر شود. همچنین ترانزیستورهای BJT طبقه دیفرانسیلی و بافر با ترانزیستورهای MOS جایگزین شده‌اند و طبقه تقویت‌کننده هم به ساختار مدار اضافه شده که در فاز اول وجود نداشت.

شماتیک کامل مدار نهایی

شماتیک کامل مدار نهایی به شکل زیر است:


Vcc
10
Vcc
mypmos
M8
mypmos
M7
mypmos
M5
mypmos
M4
Q3
mynpn
mypmos
M3
Q5
mynpn
Q8
mynpn
M9
mynmos
M10
mynmos
M13
mynmos
Q1
mynpn
out
R_load
50
R_ref
150k
in
Vin1
AC 1
SINE(0 426m 1k)
Q2
mynpn
mypnp
Q4
Q6
mynpn
mypnp
Q7
M2
mynmos
M1
mynmos
Vee
M11
mynmos
M12
mynmos1
M6
mynmos
Vee
-10
R_f
190k
R_g
10k

۳ تحلیل DC و بایاس مدار نهایی

خواسته مسئله (بخش ۲)

برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان‌های بایاس، ولتاژ گره‌های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از multiplier V_{BE} یا مدار مشابه استفاده کرده‌اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی

در این قسمت محاسبات دستی مربوط به:

- جریان‌های اصلی مدار
- ولتاژ گره‌های مهم
- بایاس طبقه خروجی

را قرار دهید.

* جریان بایاس شاخه مرجع:

$$I_{ref} = \frac{20 - V_{GS,NMOS} - V_{SG,PMOS}}{R_{ref}} ,$$

$$R_{ref} = 150^{k\Omega} , \quad V_{GS,NMOS} = V_{DS,NMOS} , \quad V_{SG,PMOS} = V_{DS,PMOS}$$

$$\rightsquigarrow \begin{cases} NMOS: \frac{20 - V_{GS,NMOS} - V_{SG,PMOS}}{150} = \frac{1}{2} \times 0.25 \times 100 \times (V_{GS,NMOS} - 0.6)(1 + 0.05 V_{GS,NMOS}) \\ PMOS: \frac{20 - V_{GS,NMOS} - V_{SG,PMOS}}{150} = \frac{1}{2} \times 0.08 \times 50 \times (V_{SG,PMOS} - 0.6)(1 + 0.05 V_{SG,PMOS}) \end{cases}$$

از حل دستگاه بالا داریم:

$$V_{GS,NMOS} \simeq 0.7^{V} , \quad V_{SG,PMOS} \simeq 0.85$$

$$\rightsquigarrow I_{ref} \simeq 123^{\mu A} = I_{M2} = I_{M5}$$

* طبقه تفاضلی

$$V_{in,DC} = 0 \rightsquigarrow V_{DS,M_1} = -V_{GS,M_{10}} + 10 , \quad V_{GS_1} = 0.7^{V}$$

مشابه بخش قبل: $V_{SG,M7} = V_{SG,M8} \simeq 0.85^{V} = V_{Drain,M10} \rightsquigarrow V_{DS,10} \simeq 9.15 + V_{GS,10}$

$$\begin{cases} I_{D,M_1} = \frac{1}{2} \times 0.25 \times 100 \times (0.7 - 0.6)^2 (1 + 0.05(10 - V_{GS,M_{10}})) \\ I_{D,M10} = \frac{1}{2} I_{D,M_1} = \frac{1}{2} \times 0.25 \times 100 \times (V_{GS,M10} - 0.6)^2 (1 + 0.05(9.15 + V_{GS,M10})) \end{cases}$$

از دستگاه بالا:

$$I_{D,M_1} \simeq 175^{\mu A}$$

$$\rightsquigarrow I_{D,M9} = I_{D,M10} \simeq 85.75^{\mu A}$$

طبقه تقویت کننده Common - Source: $I_{D,M11} = I_{D,M3} = I_{D,M1} \simeq 175^{\mu A}$

طبقه بافر: $\left(\frac{W}{L}\right)_{M,12} = 4\left(\frac{W}{L}\right)_{M,1} \rightsquigarrow I_{D,M12} = I_{D,M13} = 4 I_{DM_1} \simeq 0.7^{mA}$

طبقه خروجی: $I_{D,M4} \simeq I_{D,M6} = I_{DM_1} \simeq 175^{\mu A}$

طبق بخش قبل : $V_{SG,M8} \simeq 0.85^V = V_{DS,M8} \rightarrow V_{DS,M8} = 0.85^V$

ولتاژ خروجی طبقه دیفرانسیلی $\simeq 10 - 0.85 = 9.15^V$

$V_{tail} = -V_{GS,M10} \simeq -0.7^V$ (بخش قبل)

$I_{D,M3} \simeq 175^{mA}$, $V_{SG,M3} = 9.15 - V_{D,M3}$, $V_{SD,M3} = 10 - V_{D,M3}$

$\rightsquigarrow 0.175 = \frac{1}{2} \times 0.08 \times 50 \times (9.15 - V_{D,M3} - 0.6)^2 (1 + 0.05(10 - V_{D,M3}))$

ولتاژ خروجی طبقه CS : $V_{D,M3} \simeq 0.85^V$

به طور مشابه : $I_{D,M13} \simeq 700^{mA}$, $V_{GS,M13} \simeq 0.85 - V_{S,M13}$, $V_{DS,M13} = 10 - V_{S,M13}$

$\rightsquigarrow 0.7 = \frac{1}{2} \times 0.25 \times 0.8 \times (0.85 - V_{S,M13} - 0.6)^2 (1 + 0.05(10 - V_{S,M13}))$

ولتاژ خروجی بافر : $V_{S,M13} \simeq -0.08^V$

با توجه به کوچک بودن ولتاژ وارد شده به طبقه خروجی و همچنین استفاده از طبقه Push-Pull Class AB انتظار داریم:

$V_{out} \simeq 0^V$

نتایج شبیه‌سازی Point Operating DC

در این قسمت خروجی شبیه‌سازی نقطه کار DC را قرار دهید و مقادیر مهم را استخراج کنید.

```
      --- Operating Point ---

V(n002):        9.15701         voltage
V(n009):        -0.668441       voltage
V(in):          0               voltage
V(n010):        -0.00661847     voltage
V(n003):        1.21176         voltage
V(n012):        -0.680186       voltage
V(out):         -0.00254862     voltage
V(n004):        9.14966         voltage
V(n007):        -0.000127431    voltage
V(vee):         -10             voltage
V(n013):        -9.30246        voltage
V(n006):        0.602573        voltage
V(n011):        -0.615972       voltage
V(vcc):         10              voltage
V(n005):        0.674515        voltage
V(n008):        0.788557        voltage
V(n014):        -1.22533        voltage
V(n001):        9.19538         voltage
Id(M1):         0.000174399     device_current
Ig(M1):         0               device_current
Is(M1):         -0.000174399    device_current
Ib(M1):         -9.34156e-12    device_current
I(Vin1):        0               device_current
Ic(Q1):         0.000169076     device_current
Ib(Q1):         8.45738e-07     device_current
Ie(Q1):         -0.000169922    device_current
Is(Q1):         0               device_current
Id(M5):         -0.000123063    device_current
Ig(M5):         -0              device_current
Is(M5):         0.000123063     device_current
Ib(M5):         8.52988e-13     device_current
Id(M6):         0.000171088     device_current
Ig(M6):         0               device_current
Is(M6):         -0.000171088    device_current
Ib(M6):         -8.78467e-12    device_current
Ic(Q5):         0.000169076     device_current
Ib(Q5):         8.45738e-07     device_current
Ie(Q5):         -0.000169922    device_current
Is(Q5):         0               device_current
Ic(Q7):         -1.54822e-05    device_current
Ib(Q7):         -9.48834e-08    device_current
Ie(Q7):         1.55771e-05     device_current
Is(Q7):         0               device_current
I(R_g):         1.27431e-08     device_current
I(Vee):         0.00392001      device_current
Ic(Q3):         1.14129e-05     device_current
Ib(Q3):         5.24477e-08     device_current
Ie(Q3):         -1.14653e-05    device_current
Is(Q3):         0               device_current
Id(M3):         -0.000183062    device_current
Ig(M3):         -0              device_current
Is(M3):         0.000183062     device_current
Ib(M3):         9.22144e-12     device_current
Id(M8):         -8.71039e-05    device_current
Ig(M8):         -0              device_current
Is(M8):         8.71039e-05     device_current
Ib(M8):         8.14616e-13     device_current
```

```
Ig(M3):         -0              device_current
Is(M3):         0.000183062     device_current
Ib(M3):         9.22144e-12     device_current
Id(M8):         -8.71039e-05    device_current
Ig(M8):         -0              device_current
Is(M8):         8.71039e-05     device_current
Ib(M8):         8.14616e-13     device_current
Id(M12):        0.000713337     device_current
Ig(M12):        0               device_current
Is(M12):        -0.000713337    device_current
Ib(M12):        -1.00034e-11    device_current
Id(M13):        0.000714409     device_current
Ig(M13):        0               device_current
Is(M13):        -0.000714409    device_current
Ib(M13):        -1.00166e-11    device_current
I(R_ref):       0.000123063     device_current
Ic(Q2):         0.000170142     device_current
Ib(Q2):         8.51073e-07     device_current
Ie(Q2):         -0.000170993    device_current
Is(Q2):         0               device_current
Id(M4):         -0.000169974    device_current
Ig(M4):         -0              device_current
Is(M4):         0.000169974     device_current
Ib(M4):         8.79824e-12     device_current
Id(M7):         -8.72953e-05    device_current
Ig(M7):         -0              device_current
Is(M7):         8.72953e-05     device_current
Ib(M7):         8.60336e-13     device_current
Id(M10):        8.72953e-05     device_current
Ig(M10):        0               device_current
Is(M10):        -8.72953e-05    device_current
Ib(M10):        -9.82811e-12    device_current
Ic(Q8):         0.0024927       device_current
Ib(Q8):         1.14653e-05     device_current
Ie(Q8):         -0.00250417     device_current
Is(Q8):         0               device_current
Id(M11):        0.000183062     device_current
Ig(M11):        0               device_current
Is(M11):        -0.000183062    device_current
Ib(M11):        -1.07986e-11    device_current
Id(M2):         0.000123063     device_current
Ig(M2):         0               device_current
Is(M2):         -0.000123063    device_current
Ib(M2):         -7.07536e-13    device_current
Ic(Q4):         -0.00253957     device_current
Ib(Q4):         -1.55771e-05    device_current
Ie(Q4):         0.00255515      device_current
Is(Q4):         0               device_current
I(R_load):      -5.09725e-05    device_current
Id(M9):         8.71039e-05     device_current
Ig(M9):         0               device_current
Is(M9):         -8.71039e-05    device_current
Ib(M9):         -9.87382e-12    device_current
Ic(Q6):         0.000170142     device_current
Ib(Q6):         8.51073e-07     device_current
Ie(Q6):         -0.000170993    device_current
Is(Q6):         0               device_current
I(R_f):         -1.27431e-08    device_current
I(Vcc):         -0.00386902     device_current
```

نتایج مهم:

- ولتاژ DC خروجی در حالت ورودی صفر: $-۲/۵۵\,mV$
- جریان بایاس طبقه خروجی: $۱۷۱\,\mu A$
- توضیح کوتاه درباره‌ی وضعیت بایاس و پایداری آن: به دلیل وجود آینه جریان ور طبقه تفاضلی و طبقه خروجی، در این طبقات از نظر پایداری مشکلی وجود ندارد. با د توجه به استفاده از بار اکتیو در طبقات کامن سورس و بافر، در صورتی که مدار بخواهد به صورت گسسته ساخته شود ، تابعیت از مساحت ترانزیستور وجود خواهد داشت. اما بهره حلقه باز به هر حال به اندازه کافی بزرگ خواهد بود. همچنین طبقه بافر، باعث می‌شود طبقه خروجی بایاس طبقات قبل را تغییر ندهد و مدار پایدارتر شود.

۴ طراحی طبقه خروجی توان


خواسته مسئله (بخش ۳)


طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به‌صورت یکپارچه به مدار اصلی متصل شده و برای راه‌اندازی بار ۵۰Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس‌گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

در این قسمت موارد زیر را بررسی کنید:

- نوع ساختار خروجی و دلیل انتخاب آن
- محاسبه تقریبی جریان موردنیاز بار
- راندمان طبقه‌ي خروجی در حالت ایده‌آل





شکل سمت راست: طبقه خروجی استفاده شده - شکل سمت چپ: اتصال طبقه خروجی به طبقات قبل که از طریق بافر ولتاژ انجام گرفته است.

محاسبات تئوری مربوط به این طبقه خروجی در تصویر زیر آورده شده است:

★ برای طبقه خروجی، از ساختار Push-Pull Class AB استفاده شده است که ترانزیستورهای قدرت آن به صورت زوج دارلینگتون هستند.

دلیل: با توجه به وجود ترانزیستورهای diode-connected، افت ناحیه مرده تقریبا صفر است بنابراین اعوجاجی در خروجی (هنگام عبور از صفر) دیده نخواهد شد. همچنین این ساختار zizo است. علت استفاده از زوج دارلینگتون هم تأمین جریان بار است.

zizo

نیم‌سیکل مثبت: Q_3, Q_8: ON, Q_4, Q_7: OFF $\rightsquigarrow V_{out} = V_{in} + 2V_{BE} - 2V_{BE} = V_{in}$

نیم‌سیکل منفی: Q_3, Q_8: OFF, Q_4, Q_7: ON $\rightsquigarrow V_{out} = V_{in} + 2V_{BE} - 2V_{BE} = V_{in}$

با توجه به اینکه بیشینه سوینگ Peak to peak مدنظر 17^V می‌باشد، بیشینه جریان مورد نیاز بار:

$$I_{load,max} = \frac{V_{p,max}}{50} = \frac{8.5}{50} = 170^{mA}$$

در صورتی که از زوج دارلینگتون استفاده نمی‌کردیم، بیشینه جریانی که می‌شد تأمین کرد:

$I_{bias} \simeq 170\,\mu A$

نیم‌سیکل مثبت: $I_{e,max} = I_{bias} \times \beta_{npn} = 34^{mA}$

نیم‌سیکل منفی: $I_{e,max} = I_{bias} \times \beta_{pnp} = 25.5^{mA}$

که می‌بینیم بسیار کمتر از جریان مورد نیاز هستند. به همین دلیل از زوج دارلینگتون استفاده شده است. در این صورت:

نیم‌سیکل مثبت: $I_{e,max} = I_{bias} \times \beta_{npn}^2 = 6.8^{A}$ ✓

نیم‌سیکل منفی: $I_{e,max} = I_{bias} \times \beta_{pnp}^2 = 3.825^{A}$ ✓

→ بیشینه جریان مورد نیاز بار هستند و جریان بار به سادگی تأمین می‌شود.

همچنین از رابطه ساختار Push-Pull در حالت ایده‌آل می‌دانیم:

$$P_{supply} = 2V_{cc}\left(\frac{V_p}{\pi R_L} + I_{bias} + \underbrace{I_{DC,\text{بقیه‌ها}}}_{I_{D,M2} + I_{D,M1} + I_{D,M11} + I_{D,M12}}\right)$$

به دلیل کوچک بودن، از توان AC سایر طبقات صرف نظر کرده‌ایم.

$$\rightsquigarrow P_{supply} \simeq 1.147\,W$$

همچنین:

$$V_{out,DC} \simeq 0 \Longrightarrow P_{load} = \frac{V_p^2}{2R_L} = 722.5^{mW}$$

$$\rightsquigarrow \eta \simeq \frac{0.7225}{1.147} \simeq \%63$$

البته، ادامه خواهیم دید بازده واقعی مدار بیشتر از این مقدار تقریبی که ما محاسبه کردیم می‌باشد.

معرفی و ارزیابی طبقه خروجی

در این قسمت موارد زیر را شرح دهید:

- نحوه اتصال طبقه خروجی به طبقات قبلی

طبقه خروجی، از طریق یک طبقه بافر ولتاژ با بار اکتیو به طبقات قبل متصل شده. بار اکتیو یک ترانزیستور NMOS است که با ترانزیستور شاخه مرجع یک آینه جریان تشکیل داده. همچنین ترانزیستور M12 تنها ترانزیستوری در مدار است که $\frac{W}{L}$ متفاوتی (۴ برابر) نسبت به بقیه ترانزیستورها دارد. این موضوع باعث افزایش سوییِنگ در حد چند صدم ولت می‌شود. علت استفاده از این طبقه بافر هم عدم تاثیر طبقه خروجی در بایاس طبقات قبل و جدا کردن آن‌ها است.

- نوع ترانزیستورهای مکمل استفاده‌شده

برای تامین جریان کافی برای بار، از زوج دارلینگتون استفاده کرده‌ایم. همچنین چهار ترانزیستور با اتصال دیودی (به عنوان دیود) را قرار داده‌ایم تا منحنی خروجی_ورودی طبقه خروجی ناحیه مرده نداشته باشد و اعوجاجی روی شکل موج خروجی اتفاق نیافتد.

- روش بایاس طبقه خروجی

برای منابع جریان source و sink طبقه خروجی، با دو ترانزیستور NMOS و PMOS و شاخه مرجع، آینه جریان ساخته‌ایم و بدین ترتیب جریان بایاس طبقه خروجی تامین می‌شود. در بخش بررسی بایاس دیدیم که مقدار این جریان در حدود μA ۱۷۰ است.

- ملاحظات طراحی برای اعمال فیدبک در مرحله بعد

با توجه به این که در تحلیل فیدبک، وقتی می‌خواهیم مقاومت بار را به عنوان بخشی از مدار در نظر بگیریم، R_load با R_{2f} موازی می‌شود، نمی‌توانیم از مقاومت‌های خیلی کوچک به عنوان مقاومت فیدبک استفاده کنیم.

۵ اعمال فیدبک منفی سراسری

خواسته مسئله (بخش ۴)

پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه‌بسته باید تقریباً برابر ۲۰ شود.


محاسبات تئوری شبکه فیدبک

در این بخش:

- روابط بهره حلقه‌بسته را بنویسید
- مقادیر مناسب برای R_f و R_g را انتخاب کنید
- بررسی کنید که هر دو مقاومت در بازه $10k\Omega$ تا $200k\Omega$ قرار داشته باشند

$A_v = \frac{a'}{1+a'f} \xrightarrow{a'f \gg 1} A_v \simeq \frac{1}{f} \Rightarrow$ ی خواصیم : $f = \frac{1}{20}$

از یک فیدبک ولتاژ - ولتاژ به شکل زیر استفاده می‌کنیم:



$\rightsquigarrow f = \frac{R_g}{R_g + R_f} = \frac{1}{20} \rightsquigarrow \frac{R_g}{R_f} = 19 \rightsquigarrow R_f = 19 R_g$

$10^{k\Omega} < R_f, R_g < 200^{k\Omega} \rightarrow R_g = 10^{k\Omega}$

$R_f = 190^{k\Omega}$


نتایج اعمال فیدبک

مقادیر نهایی:

- R_f : ۱۹۰ $k\Omega$
- R_g : ۱۰ $k\Omega$
- محل نمونه‌برداری فیدبک: گره خروجی نهایی مدار (v_{out})
- محل اعمال فیدبک: سر مثبت ورودی تفاضلی (سمت مخالف منبع)

بهره حلقه‌بسته در ۱ kHz :

- $|A_{v,\text{closed}}|$: ۱۹/۹۸۹
- $20 \log |A_{v,\text{closed}}|$: ۲۶/۰۱۶ dB



۶ مقایسه عملکرد مدار با فیدبک و بدون فیدبک

خواسته مسئله (بخش ۵)

مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.

مقایسه کیفی و کمی دو حالت

در این بخش موارد زیر را گزارش کنید:

- مقایسه شکل موج خروجی در دو حالت

همانطور که در تصویر زیر مشخص است، در حالتی که فیدبک نداریم، مقدار DC خروجی در حدود $-۵/۶۶\ V$ می‌باشد در نتیجه سوییگ بیشینه بسیار محدود می‌شود چنان که به حدود $۵/۳۹\ V_{pp}$ می‌رسد. در حالی که پس از افزودن فیدبک، مقدار DC خروجی به $۲/۵۵\ mV$ و سوییگ بیشینه به تقریبا $۱۶/۹۸\ V_{pp}$ می‌رسد.

- مقایسه خطی‌بودن


مدار بدون فیدبک خطی‌تر است و این موضوع را به صورت کمی، از مقایسه THD در بیشترین سوییگ، برای دو حالت با فیدبک و بدون فیدبک خواهیم دید. (البته THD برای حالت با فیدبک در بخش‌های بعدی به طور مجزا بررسی شده است)

- مقایسه شروع clipping

با توجه به این که در حالت بدون فیدبک، بهره مدار بسیار بزرگ‌تر است (همان بهره حلقه باز که مقدار آن حدود ۲۲۰۰۰ است) و همچنین مقدار سوییگ محدودتر است، clipping بسیار زودتر آغاز می‌شود. به گونه‌ای که مرز کلیپینگ برای حالت بدون فیدبک در حدود $۰/۰۵۵\ mV$ و در حالت با فیدبک در حدود $۴۲۶\ mV$ می‌باشد.

- توضیح اثر فیدبک بر کاهش اعوجاج

همانطور که گفته شد، استفاده از فیدبک مدار را خطی‌تر می‌کند. بنابراین در خروجی اعوجاج کمتری می‌بینیم. این کاهش اعوجاج آنقدر واضح نیست که بتوان از ظاهر شکل موج خروجی آن را تشخیص داد اما کوچک‌تر بودن قابل ملاحظه THD در حالت با فیدبک، نشان می‌دهد که افزودن فیدبک مدار را خطی‌تر کرده و اعوجاج را کم می‌کند.



مقایسه نمودار زمانی خروجی برای حالت با فیدبک (شکل سمت چپ) و بدون فیدبک (شکل سمت راست)

```
Partial Harmonic Distortion: 0.076593%
Total Harmonic Distortion:   0.076663%
```

```
Partial Harmonic Distortion: 1.563457%
Total Harmonic Distortion:   1.563457%
```

مقایسه THD در بیشترین سوییینگ برای حالت با فیدبک (شکل سمت چپ) و بدون فیدبک (شکل سمت راست)

ملاحظه کردیم که پس از افزودن فیدبک، مدار خطی‌تر شده، اعوجاج آن کمتر می‌شود و clipping به ازای ولتاژ بزرگ‌تری اتفاق می‌افتد.

۷ تحلیل سوییِنگ خروجی، توان و راندمان

خواسته مسئله (بخش ۶)

بررسی کنید آیا مدار نهایی می‌تواند روی بار ۵۰Ω خروجی سینوسی با دامنه $۱۶V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوییِنگ و راندمان

در این قسمت:

- حداکثر سوییِنگ قابل انتظار را تخمین بزنید
- توان روی بار را از روابط تئوری محاسبه کنید

در بخش‌های قبل نشان دادیم به دلیل استفاده از زوج دارلینگتون، جریان بار تأمین می‌شود.
بنابراین در بررسی سوئینگ باید خاموش/اشباع ترانزیستورهای طبقه خروجی را بررسی کنیم.

$$M4: OFF \rightsquigarrow v_{out,max} < 10 - 2v_{BE} = 8.6\,v$$

اما در واقع سوئینگ هیچ‌گاه نمی‌تواند به این مقدار برسد. زیرا قبل از خاموش شدن کامل ترانزیستور $M4$، وارد ناحیه triode شده و جریان آن به حدی کوچک می‌شود که جریان بار را تأمین نمی‌کند.
برای یافتن این آستانه:
با توجه به آنکه جریان بدون $M4$ باشد مرجع و طبق بخش بایاس قرار می‌دهیم: $v_{SG,M4} = 0.85\,v$

$$\begin{cases} \dfrac{\beta_{npn}^2 \times I_{min}}{R_{out}} + 2v_{BE} = v_{OS,M4} \\ I_{min} = 0.08 \times 50 \times (0.85 - 0.6 - \frac{1}{2}v_{OS,M4})v_{OS,M4} \rightarrow M4: triode \end{cases}$$

که با حل دستگاه بالا خواهیم داشت $v^*_{OS,M4} \simeq 0.1\,v$

$$\rightsquigarrow v_{out,max} = 10 - v^*_{OS,M4} - 2v_{BE} \simeq \boxed{8.5\,v}$$

توان بار به ازای دامنه $8\,v$:

$$P_{load} = \frac{v_p^2}{2R_L} = \frac{8^2}{2\times 50} = \boxed{640\,mW}$$

همچنین در بخش‌های قبل دیدیم:

$$P_{supply} = 2v_{cc}\left(\frac{v_p}{\pi R_L} + I_{bias} + I_{\text{بقیه‌مدار}}\right)$$


$$\rightsquigarrow \simeq 1.045\,W \qquad \rightsquigarrow \eta \simeq \%61$$

البته در شبیه‌سازی می‌بینیم بازده مدار از این مقدار تئوری که محاسبه کردیم بیشتر است.


نتایج شبیه‌سازی Transient و اندازه‌گیری توان

در این قسمت موارد زیر را قرار دهید:
در این بخش، نمودارها و بازده برای سوییِنگ V_{pp} ۱۶ آورده شده‌اند. در حالی که بیشترین سوییِنگ این مدار در حدود V_{pp} ۱۷ می‌باشد. اما نمودارها، بازده و سایر مشخصات مربوط به سوییِنگ ۱۷ ولتی را در بخش مربوط به شرایط امتیازی پروژه (بخش ۱۵) آورده‌ایم.

- دامنه ورودی لازم برای رسیدن به $۱۶V_{pp}$ سینوسی با دامنه تقریبا $۴۰۰/۵\,V$
- شکل موج ورودی طبقه توان




- شکل موج خروجی طبقه توان



- شکل موج خروجی نهایی مدار

خروجی نهایی همان خروجی طبقه توان است.



- بررسی اثر فیدبک بر شروع clipping

  مربوط به بخش قبل است و در بخش قبل توضیح داده شد.

نتایج عددی: برای به دست آوردن توان بار، توان کل و توان طبقه خروجی به ترتیب از دستورات زیر استفاده کردیم:

```
.meas TRAN P_R_l RMS V(out)*I(R_load)
.meas TRAN P RMS abs(V(Vcc)*I(vcc))+abs(V(Vee)*I(Vee))
.meas TRAN P_OutputStage RMS abs(V(Vcc)*(Ic(Q3)+Ic(Q8)+Id(M4)))+abs(V(Vee)*(Id(M6)+Ic(Q4
    )+Ic(Q7)))
```

نتایج شبیه‌سازی در اسپایس در تصویر زیر آمده است:

```
P_R_l: RMS(V(out)*I(R_load))=0.785002368001 FROM 0 TO 0.002
P: RMS(abs(V(Vcc)*I(vcc))+abs(V(Vee)*I(Vee)))=1.15770337559 FROM 0 TO 0.002
P_OutputStage: RMS(abs(V(Vcc)*(Ic(Q3)+Ic(Q8)+Id(M4)))+abs(V(Vee)*(Id(M6)+Ic(Q4)+Ic(Q7))))=1.13321275373 FROM 0 TO 0.002
```

بر اساس این نتایج:

- دامنه ورودی موردنیاز برای $16V_{pp}$: ۴۰۰/۵ V
- P_{R_L} : ۷۸۵/۰۰ mW
- P_{total} : ۱/۱۵۷۷۰ W
- $P_{\text{out-stage}}$: ۱/۱۳۳۲۱ W
- η_{out} : ۶۹/۲۷ ٪

$$\eta_{\text{out}} = \frac{P_{R_L}}{P_{\text{out-stage}}} \times ۱۰۰٪$$

دستورات مورد استفاده در شبیه‌سازی:

```
.meas TRAN P_R_l RMS V(out)*I(R_load)
.meas TRAN P RMS V(Vcc)*I(vcc)-V(Vee)*I(vee)
```

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه $۵۰mV$ و فرکانس $۱\,\text{kHz}$، توان مصرفی کل مدار نهایی را اندازه‌گیری کنید و با شرط

$$P_{\text{total}} \leq ۱۹۰mW$$

مقایسه نمایید.

اندازه‌گیری توان مصرفی در شرط استاندارد

در این قسمت نتیجه‌ی اندازه‌گیری توان کل مدار در شرایط استاندارد پروژه را گزارش کنید.

پارامتر	مقدار
دامنه ورودی	$۵۰mV$
فرکانس ورودی	$۱\,\text{kHz}$
توان مصرفی کل مدار	$۱۷۵/۴۸\,mV$
وضعیت قبولی	قبول

از همان دستور بخش قبل برای محاسبه توان کل مدار استفاده کردیم:

```
.meas TRAN P RMS abs(V(Vcc)*I(vcc))+abs(V(Vee)*I(Vee))
```

که نتیجه به شکل زیر است:

```
P_R_l: RMS(V(out)*I(R_load))=0.0122346169425 FROM 0 TO 0.002
P: RMS(abs(V(Vcc)*I(vcc))+abs(V(Vee)*I(Vee)))=0.175476678923 FROM 0 TO 0.002
```

خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک‌دار، با حضور طبقه خروجی و بار 50Ω اندازه‌گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1\ \text{kHz}$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری‌شده با مقاومت‌های تعیین‌کننده جریان منابع جریان تکرار کنید.

روش اندازه‌گیری و تحلیل نتایج

در این قسمت روش آزمون را توضیح دهید و اگر لازم است بیان کنید که:

- چگونه به حالت ماندگار رسیده‌اید


با توجه به این که در مدار فیدبک‌دار، خروجی معمولا در سیکل‌های ابتدایی، یک اعوجاج گذرا وجود دارد. بنابراین در تمام شبیه‌سازی‌های زمانی این گزارش، شبیه‌سازی را در بازه $۲۰ - ۲۲\ ms$ انجام داده‌ایم.

- منبع نویزی در چه نقاطی سری شده است با مقاومت شاخه مرجع که تنها مقاومت مدار است سری شده است. همچنین با ترانزیستور PMOS طبقه تقویت سری شده که ولتاژ گیت‌ـسورس آن را تغییر می‌دهد و این نویز جریان و ولتاژ خروجی این ترانزیستور را تغییر می‌دهد.
- چرا انتظار می‌رود THD در حضور نویز افزایش یابد با افزایش نویز، به دلیل تغییر ولتاژ و جریان ترانزیستورها، مدار غیرخطی‌تر می‌شود و به دلیل اعوجاج ایجاد شده روی منحنی سینوسی خروجی، THD افزایش می‌یابد.


دستور پیشنهادی:

```
.FOUR 1khz 100 V(out)
```

شکل مدار و THD در حالت ایده‌آل:



شکل مدار شامل محل قرار گرفتن منابع نویز و THD در حالتی که روی مدار نویز داریم:



نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک‌دار، بدون منبع نویزی	۰/۰۲۲٪	باید کمتر از ۰/۰۸٪ باشد
مدار فیدبک‌دار، با منبع نویزی سری‌شده	۰/۴۶۳٪	باید کمتر از ۱٪ باشد

توضیح کوتاه درباره تغییر THD در حضور نویز: همانطور که گفته شد، با افزایش نویز، به دلیل تغییر ولتاژ و جریان ترانزیستورها، مدار غیرخطی‌تر می‌شود و به دلیل اعوجاج ایجاد شده روی منحنی سینوسی خروجی، THD افزایش می‌یابد.

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر ریپل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دندانه‌اره‌ای با ریپل $۱۰mV$ برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه

$$PSRR = ۲۰ \log \left(\frac{V_{\text{ripple}}}{\Delta V_{out}} \right)$$

محاسبه شود.

روش آزمون و محاسبه $PSRR$

در این بخش:

- شکل تعریف ریپل را مشخص کنید (پیک یا پیک‌تاپیک)

  ریپل را به صورت پیک‌تاپیک برای ولتاژ مرجع $۱۰ V$ تعریف می‌کنیم. منابع استفاده شده و شکل موج‌های V_{CC} و V_{EE} در ادامه آورده شده‌اند.

```
Vcc Vcc 0 PWL(20m 10 25m 10.01 30m 10 35m 10.01 40m 10)
Vee Vee 0 PWL(20m -10 25m -10.01 30m -10 35m -10.01 40m -10)
```

- روش اندازه‌گیری ΔV_{out} را توضیح دهید

  برای اندازه‌گیری اثر ریپل منبع تغذیه بر روی ریپل خروجی، ورودی مدار را صفر کرده و نمودار زمانی خروجی را رسم می‌کنیم. شکل موج خروجی در ادامه آورده شده است.

- نحوه محاسبه $PSRR$ را بنویسید

  برای محاسبه PSRR از همان رابطه گفته شده یعنی


$$PSRR = ۲۰ \log \left(\frac{V_{\text{ripple}}}{\Delta V_{out}} \right)$$

استفاده می‌کنیم.


نمونه منبع پیشنهادی:

```
Vcc Vcc 0 PWL(0 12 5m 12.01 10m 12 15m 12.01 20m 12)
Vee Vee 0 PWL(0 -12 5m -12.01 10m -12 15m -12.01 20m -12)
```


نتایج آزمون $PSRR$



شکل موج V_{CC}



شکل موج V_{EE}



شکل موج $V(out)$

پارامتر	مقدار
V_{ripple}	۱۰ mV
ΔV_{out}	۴۰۶ nV
$PSRR$	۸۷/۸۳ dB

توضیح کوتاه درباره عملکرد مدار در برابر ریپل منبع تغذیه:
PSRR یا Power Supply Rejection Ratio نسبت حذف نوسان منبع تغذیه است. یعنی این فاکتور نشان می‌دهد که نویز و ریپل منبع تغذیه تا چه حد روی خروجی تاثیر می‌گذارد. با توجه به این که در مدار از فیدبک استفاده شده است، می‌بینیم که مدار در برابر نویز منابع عملکرد بسیار خوبی دارد.

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه‌گیری کنید و با شرط

$$R_{in,\text{diff}} > ۱M\Omega$$

مقایسه نمایید. روش اندازه‌گیری باید به‌طور کامل توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی

در این قسمت مدل معادل ورودی را در نظر بگیرید و اگر امکان‌پذیر است تخمینی تئوری برای مقاومت ورودی ارائه کنید.


در طبقه دیفرانسیلی این مدار، از ترانزیستورهای MOS استفاده شده و ولتاژ ورودی را به گیت ترانزیستور اعمال کرده‌ایم. با توجه به این که گیت جریانی نمی‌کشد، مقدار مقاومت ورودی برابر ∞ است زیرا جریان گیت دقیقا صفر است. این موضوع را در بخش شبیه‌سازی هم که در ادامه آمده است نشان می‌دهیم.

نتایج شبیه‌سازی مقاومت ورودی تفاضلی

در این قسمت روش دقیق اندازه‌گیری را توضیح دهید. برای مثال:

- نوع منبع تست
- نحوه اعمال تحریک تفاضلی
- رابطه استخراج مقاومت از نسبت ولتاژ به جریان

برای شبیه‌سازی این بخش، یک منبع در ورودی قرار می‌دهیم و تحلیل AC انجام می‌دهیم و نسبت ولتاژ به جریان آن را می‌خوانیم. بنابر جمع آثار، این نسبت همان مقاومت ورودی تفاضلی است.



ملاحظه می‌کنیم در تمام فرکانس‌ها، جریان منبع ورودی (منبع تست)، دقیقا برابر صفر است. پس مقاومت ورودی برابر ∞ است. طبیعتا به دلیل صفر بودن جریان، اگر نسبت ولتاژ به جریان را مستقیما رسم کنیم، چیزی نمایش داده نمی‌شود.

مقدار نهایی:

- $R_{in,\text{diff}}$: ∞
- وضعیت قبولی: قبول

خواسته مسئله (بخش ۱۱)

مقاومت خروجی مدار نهایی را پس از حذف بار R_L اندازه‌گیری کنید و با شرط

$$R_{out} < ۵۰\Omega$$

مقایسه نمایید. روش شبیه‌سازی و استخراج مقدار باید توضیح داده شود.


محاسبات یا روش تحلیلی مقاومت خروجی

در این بخش روش تئوری یا تخمین تحلیلی مقاومت خروجی را بنویسید.

← همانگونه که گفته شد ، در طبقه فرودی از زوج دارلینگتون استفاده کرده ایم . می دانیم که برای زوج دارلینگتون :

$$\beta_{eq} = \beta_1 \beta_2$$

و همچنین :




$$R = \frac{1}{g_m} + \frac{R_b}{\beta}$$

← بنابراین با توجه به بزرگ بودن β_{eq} ، از تأثیر مقاومت کم بیس صرف نظر می کنیم.



$$g_{m_{eq}} = \beta_{npn}\, g_{m_2} \rightsquigarrow \begin{cases} g_{m,eq,npn} \simeq 92.66\ m\mho \\ g_{m,eq,pnp} \simeq 92.52\ m\mho \end{cases}$$

← شبکه فیدبک



$$\rightsquigarrow r_{2f} = 190^{k\Omega} + 10^{k\Omega} = 200^{k\Omega}$$

پس در نهایت مقاومت خروجی با وجود بار ، برابر است با :

$$r'_o = \frac{1}{g_{m,npn}} \parallel \frac{1}{g_{m,pnp}} \parallel 200^{k\Omega} \parallel 50^{\Omega} \simeq 4.90^{\Omega}$$

همچنین ، از شبیه سازی می دانیم :

$$\text{Open loop gain} : A_v \simeq 20000$$

$$\rightsquigarrow 1 + af \simeq 1001$$

$$R'_{out} = \frac{r'_o}{1+af} = \frac{4.90^{\Omega}}{1001} \simeq 4.89^{m\Omega}$$

$$R'_{out} = R_{load} \parallel R_{out} \rightarrow R_{out} \parallel 50^{\Omega} = 4.89^{m\Omega}$$


$$\rightsquigarrow R_{out} \simeq R'_{out} \rightarrow \boxed{R_{out} \simeq 4.89^{m\Omega}}$$

نتایج شبیه‌سازی مقاومت خروجی

در این بخش روش شبیه‌سازی را توضیح دهید. مثلاً:

- صفر کردن ورودی
- حذف بار خروجی
- اعمال منبع تست در خروجی
- استخراج مقاومت از نسبت ولتاژ به جریان

روش شبیه‌سازی به این صورت است که ابتدا ورودی را صفر کرده و مقاومت بار مدار را حذف می‌کنیم. سپس یک منبع ولتاژ تست در خروجی قرار می‌دهیم. بین این منبع و مدار، خازن به ظرفیت F ۱ قرار می‌دهیم زیرا منبع تست نباید شرایط DC مدار را تغییر دهد. مقدار خازن را هم بزرگ می‌گیریم که تاثیر آن روی فرکانس‌های پایین به سرعت حذف شود و بتوانیم مشخصه خود مدار را ببینیم. در نهایت نسبت ولتاژ به جریان منبع تست را می‌خوانیم که این مقدار همان مقاومت خروجی است. مداری که مقاومت خروجی را از روی آن بدست می‌آوریم به شکل زیر است:





مقدار نهایی:

- R_{out} : ۴/۹۰ $m\Omega$
- وضعیت قبولی: قبول

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت‌شده بررسی گردد. استفاده از سیگنال سینوسی ساده به‌جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.

آماده‌سازی فایل صوتی و توضیحات لازم

در این بخش مشخص کنید:

- فایل ورودی از چه نوعی بوده است
- آیا به تک‌کاناله تبدیل شده است یا خیر
- نرخ نمونه‌برداری چقدر بوده است
- آیا دامنه نرمال‌سازی شده است یا خیر

برای فایل ورودی، از همان فایل نمونه داده شده در تمپلت استفاده می‌کنیم. اسکریپت داده شده را مطابق شکل زیر ران می‌کنیم تا فایل audio.wav ساخته شود. این فایل تک کاناله است و پس از بررسی در متلب، دیدیم که نرخ نمونه‌برداری، همان نرخ استاندارد یعنی $۴۴/۱\ kHz$ می‌باشد. همچنین تابعی که استفاده شده خودش نرمال سازی را انجام می‌دهد:

```python
import soundfile as sf

# Name of your file (put the file in the same directory as this code if failed change the following string to the audios path)
input_file = r"input.wav"
output_file = r"audio.wav"
data, samplerate = sf.read(input_file)
sf.write(output_file, data, samplerate, subtype='PCM_16')


print(f"Corrected file saved to: {output_file}")
```

```
Corrected file saved to: audio.wav
```

نتایج آزمون صوتی

مشخصات فایل صوتی:


- نام فایل ورودی: $audio.wav$
- نام فایل خروجی: $output.wav$
- fft فایل ورودی و خروجی




شکل موج ورودی



fft ورودی




شکل موج خروجی



fft خروجی

توضیح درباره کیفیت خروجی و وجود یا عدم وجود **clipping**:
مشاهده می‌کنیم که شکل موج ورودی و خروجی یکسان است و clipping اتفاق نیفتاده است. در تصویر زیر، شکل موج ورودی و خروجی را به طور همزمان می‌بینیم:



مقایسه شکل موج ورودی و خروجی

همچنین در تصاویر بالا، دیدیم که تبدیل فوریه ورودی و خروجی دقیقا شکل یکسانی دارند و تفاوت آن‌ها تنها در یک ضریب ثابت است. در نتیجه می‌توان گفت شکل موج تغییری نکرده و تنها تقویت شده است. یعنی clipping رخ نداده است.

فایل‌های تحویلی این بخش:

- audio.wav
- output.wav

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = ۲٪ \times \left\lceil \frac{\text{Cost} - ۲۰۰}{۵} \right\rceil$$

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۱۳	۳	۳۹
BJT	۸	۵	۴۰
مقاومت	۳	۱۰	۳۰
خازن	۰	۴۰	۰
هزینه کل			۱۰۹

نتایج:

- هزینه کل مدار: ۱۰۹
- آیا از سقف هزینه عبور کرده‌اید؟ خیر
- مقدار جریمه در صورت وجود: ۰

با استفاده از اسکریپت پایتون داده شده برای محاسبه هزینه، داریم:

```
Elec2Project_Ph2_403105811_SoheilBolvardi.asc: 109.0
```

هزینه کلی مدار

خواسته مسئله (بخش ۱۴)


اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:

- سوییینگ خروجی $۱۷V_{pp}$ بدون clipping آشکار
- راندمان بیشتر از ٪۷۰ در همان نقطه کاری
- ولتاژ DC خروجی کمتر از $۱۰۰mV$

بررسی شرایط امتیازی

پارامتر	شرط لازم	مقدار شما
سوییینگ خروجی	$۱۷V_{pp}$	$۱۶/۹۷V_{pp}$
راندمان	$> ۷۰٪$	٪۷۲/۰۶
$\|V_{out,DC}\|$	$< ۱۰۰mV$	$۲/۵۵\,mV$

در مورد مقدار سوییینگ، از مسئولین پروژه پرسیده شد و تایید کردند که سوییینگ $۱۶/۹۷\,V_{pp}$ به عنوان بخش امتیازی پذیرفته است.




سوییینگ $۱۶/۹۷\,V_{pp}$ خروجی

ملاحظه می‌کنیم که هیچ اعوجاجی در شکل موج خروجی وجود ندارد.

```
P_R_l: RMS(V(out)*I(R_load))=0.883826932122 FROM 0 TO 0.002
P: RMS(abs(V(Vcc)*I(vcc))+abs(V(Vee)*I(Vee)))=1.2265173661 FROM 0 TO 0.002
```

بازده ٪۷۲/۰۶ مدار در سوییینگ $۱۶/۹۷\,V_{pp}$

همچنین در بخش محاسبه بایاس، دیدیم که مقدار DC خروجی مدار، $۲/۵۵\,mV$ است:



مقدار ولتاژ DC خروجی

موارد لازم:

- دامنه ورودی متناظر با $۱۷V_{pp}$: ۴۲۵/۵ mV
- شکل موج خروجی در این حالت: در بالا ضمیمه شد
- نتیجه نهایی بخش امتیازی: قبول

خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

- فایل شماتیک مدار کامل LTspice با پسوند asc.
- فایل مربوط به آزمون صوتی
- فایل audio.wav
- فایل output.wav
- گزارش نهایی به‌صورت PDF

خواسته مسئله (بخش ۱۶)

در یک جمع‌بندی کوتاه توضیح دهید:

- مهم‌ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، THD، $PSRR$ یا تست صوتی سخت‌تر بود؟
- اگر بعضی مشخصات به‌طور کامل برآورده نشده‌اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می‌کردید؟

نتیجه‌گیری نهایی

مهم ترین چالش طراحی فاز دوم، بالا بردن سوییینگ همزمان با پایین نگه داشتن توان مصرفی کل مدار بود. بخش طبقه خروجی نسبت به سایر بخش‌های نام برده شده سخت‌تر بود هرچند دشواری بزرگی در مورد آن وجود نداشت. خوشبختانه تمام مشخصات خواسته شده برآورده شدند و مشکلی از این جهت وجود نداشت. نکته قابل بهبود در این پروژه توان مصرفی کل مدار است چرا که نسبت به سایر مشخصات، به حد تعیین شده نزدیک‌تر بود. همچنین THD هم می‌توانست نسبت به مقداری که در اینجا بدست آوردیم (یعنی ٪۰/۰۲۲) کمتر باشد.