آز مایشگاه سیستم های دیجیتال گزارش آزمایش شماره ۳ سهیل مهریزی ، آرش جوادی

شرح:

در این آزمایش خواسته شده تا عملکرد رفتاری واحد منطق و محاسبه کامپیوتر مبنا را شبیه سازی کنیم .

واحد منطق و محاسبه:

در کامپیوتر مبنا، واحد منطق و محاسبه،وظیفه انتخاب عملیات های منطقی (OR, AND, XOR, NOT) و همچنین عملیات های محسباتی نظیر (... Sum, Sub, transmission) و اعمال آنها بر روی داده های ورودی را برعهده دارد .

واحد منطق و محاسبه خواسته شده در این کارگاه دارای ۲ ورودی ۱۶ بیت ، ۷ عملیات محاسباتی و ۴ عملیات منطقی است ، که باید با توجه به خط انتخاب ورودی ، عملیات مدنظر برروی ورودی ها اعمال شود و خروجی هارا آماده کند ،

برای عملیات های محسباتی ممکن است پس از محاسبه رقم نقلی ایجاد شود که در Carr_out ذخیره میشود .

برنامه رفتاری واحد منطق و محاسبه خواسته شده به شکل زیر است :

```
library ieee;
                                                                      در این برنامه مشاهده میشود
     use IEEE.std logic 1164.all;
     use IEEE.std_logic_unsigned.all;
                                                                          که یک ورودی ۴ پیت برای
     use ieee.numeric std.all;
                                                                        سلکتور ، و ۲ ورودی ۱۶ بیت
       entity ALU is
         port (
                                                                              برای داده های ورودی
           s : in std logic vector(3 downto 0);
           A : in std logic vector(15 downto 0);
                                                                               یک خروجی ۱۶ بیت
           B : in std logic vector(15 downto 0);
           out put : out std logic vector(15 downto 0);
                                                                            و یک بیت نقلی خروجی
           carry_out : out std_logic
         );
       end ALU;
                                                                           در بخش Architecture
     architecture Behavioral of ALU is
       signal ALU result : std logic vector(15 downto 0);
                                                                 این برنامه ۲۰ سیگنال یکی ۱۵ بیت
       signal temp: std_logic_vector(16 downto 0);
                                                                    برای گرفتن خروجی عملیات های
       begin
                                                                  انجام شده برروی داده های ورودی
            -- Arithmatic Unit
           ALU_result <= A + B when "0000",
                                                                           و دیگری با اندازه ۱۷ بیت
           A + B + '1' when "0001",
           A - B when "0010",
                                                                          برای پیدا کردن بیت نقلی
           A+ B + '1' when "0011",
           A when "0100",
           A + '1' when "0101",
                                                                  همانطور که مشاهده میکنید از بعد
29
           A - '1' when "0110",
           A when "0111",
                                                                      خط ۲۱ مقدار بردار سلکتور نوع
           A and B when "1000",
                                                                           عملیات را انتخاب میکند
           A or B when "1001",
           A xor B when "1010",
                                                                       که اگر سلکتور در باز زیر باشد
           not A when others;
                                                                                ("0000"\_"0111")
       out put <= ALU result;
       temp <= ('0' & A) + ('0' & B);
                                                                         انتخاب میان عملیات های
       carry_out <= temp(16);</pre>
                                                                      محاسباتی است و بعد از آن تا
     end Behavioral;
```

وضعيت "1010" انتخاب ميان عمليات هاي منطقي است .

در خط ۳۷ محتوای سیگنال ALU result به خروجی منتقل میشود

و با استفاده از رابطه خط ۳۸ بیت نقلی احتمالی عملیات های محاسباتی بدست میآید.

تست بنچ این برنامه شبیه ساز رفتاری واحد منطق و محاسبه به صورت زیر است :

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
                                                                                                  در تست بنچ این برنامه
   entity ALU_tb is
   end ALU tb;
   architecture test bench of ALU tb is
                                                                                                  پس از تعریف وارد کردن
      port (
         s : in std logic vector(3 downto 0);
                                                                                         کامیوننت برنامه ، سیگنال هایر
        A : in std_logic_vector(15 downto 0);
         B : in std_logic_vector(15 downto 0);
         out_put : out std_logic_vector(15 downto 0);
                                                                                           را که میخواهیم با port map
         carry out : out std logic
                                                                                                به کامیوننت وصل کنیم و
   end Component;
   signal selector_signal : std_logic_vector(3 downto 0) := "0000";
                                                                                             مقدار دهی کنیم را مشخص
   signal A_input_signal : std_logic_vector(15 downto 0) := (others => '0');
   signal B_input_signal : std_logic_vector(15 downto 0) := (others => '0');
   signal out_put_signal : std_logic_vector(15 downto 0) := (others => '0');
                                                                                                                   میکنیم .
   signal carry_out_signal: std_logic := '0';
                                                                                               سیس مقدار اولیه ای برای
   p1: ALU port map (
      selector_signal, A_input_signal, B_input_signal, out_put_signal, carry_out_signal
                                                                                              سیگنال های ورودی در نظر
                                                                                          میگیریم و هر ۱۰ نانوثانیه یکبار
   A_input_signal <= "0001001000110100";
   B_input_signal <= "0101011001111000";</pre>
                                                                                          مقدار سلکتور را تغییر میدهیم
   selector_signal <= "0000"; -- Sum(A, B)</pre>
   wait for 10 ns:
                                                                                                که منجر به تغییر عملیات
  selector_signal <= "0001"; -- Sum(Sum(A, B), '1')</pre>
   selector signal <= "0010"; -- Subtract(A, B)</pre>
                                                                                                                    میشود .
   wait for 10 ns;
   selector_signal <= "0011"; -- Passing the A itself
                                                                                            همانطور که مشاهده میکنید
    wait for 10 ns:
    selector_signal <= "0100"; -- Sum(Sum(A, B), '1')</pre>
                                                                                             انتظار داریم ، هر ۱۰ نانوثانیه
    selector_signal <= "0101"; -- Sum(A, '1')</pre>
    wait for 10 ns:
    selector_signal <= "0110"; -- Subtract(A, '1')</pre>
                                                                                                   اثر یکی از عملیات های
    wait for 10 ns:
    selector_signal <= "0111"; -- Passing the A itself
    wait for 10 ns;
                                                                                          محاسباتی و منطقی را مشاهده
    selector_signal <= "1000";-- and(A, B)</pre>
    selector_signal <= "1001"; -- or(A, B)
                                                                                                                     نماييم .
    wait for 10 ns:
    selector_signal <= "1010";-- xor(A, B)</pre>
    wait for 10 ns;
    selector_signal <= "1011";-- not(A)</pre>
    end process;
59 end test_bench;
```

شکل موج های شبیه سازی شده این این تست بنچ بصورت زیر است که نشان میدهد کاملا این برنامه یک واحد منطق و محاسبه را مدل کرده است .

- / /aku_tb/selector_signal 1010 - / /aku_tb/a_inpu_signal 000100100011011 - / /aku_tb/b_inpu_signal 010101100111100 - / /aku_tb/out_put_signal 0100010001001100 / /aku_tb/out_put_signal 0	00 (01010110011111000					1001 010101101111100