

آزمایشگاه سیستم های دیجیتال

گزارش آزمایش شماره ۳

سهیل مهریزی ، آرش جوادی

شرح:

در این آزمایش خواسته شده تا عملکرد رفتاری واحد منطق و محاسبه کامپیوتر مبنا را شبیه سازی کنیم .

واحد منطق و محاسبه :

در کامپیوتر مبنا، واحد منطق و محاسبه، وظیفه انتخاب عملیات های منطقی (OR, AND, XOR, NOT) و همچنین عملیات های محساباتی نظیر (Sum, Sub, transmission, ...) و اعمال آنها بر روی داده های ورودی را برعهده دارد .

واحد منطق و محاسبه خواسته شده در این کارگاه دارای ۲ ورودی ۱۶ بیت ، ۷ عملیات محاسباتی و ۴ عملیات منطقی است ، که باید با توجه به خط انتخاب ورودی ، عملیات مدنظر برروی ورودی ها اعمال شود و خروجی هارا آماده کند ،

برای عملیات های محساباتی ممکن است پس از محاسبه رقم نقلی ایجاد شود که در Carr_out ذخیره میشود .

برنامه رفتاری واحد منطق و محاسبه خواسته شده به شکل زیر است :

```

1  library ieee;
2  use IEEE.std_logic_1164.all;
3  use IEEE.std_logic_unsigned.all;
4  use ieee.numeric_std.all;
5
6  entity ALU is
7      port (
8          s : in std_logic_vector(3 downto 0);
9          A : in std_logic_vector(15 downto 0);
10         B : in std_logic_vector(15 downto 0);
11         out_put : out std_logic_vector(15 downto 0);
12         carry_out : out std_logic
13     );
14 end ALU;
15
16 architecture Behavioral of ALU is
17     signal ALU_result : std_logic_vector(15 downto 0);
18     signal temp: std_logic_vector(16 downto 0);
19
20 begin
21     with s select
22         -- Arithmetic Unit
23         ALU_result <= A + B when "0000",
24         A + B + '1' when "0001",
25         A - B when "0010",
26         A + B + '1' when "0011",
27         A when "0100",
28         A + '1' when "0101",
29         A - '1' when "0110",
30         A when "0111",
31         -- Logic Unit
32         A and B when "1000",
33         A or B when "1001",
34         A xor B when "1010",
35         not A when others;
36
37     out_put <= ALU_result;
38     temp <= ('0' & A) + ('0' & B);
39     carry_out <= temp(16);
40
41 end Behavioral;

```

در این برنامه مشاهده میشود

که یک ورودی ۴ بیت برای

سلکتور ، و ۲ ورودی ۱۶ بیت

برای داده های ورودی

یک خروجی ۱۶ بیت

و یک بیت نقلی خروجی

در بخش Architecture

این برنامه ، ۲ سیگنال یکی ۱۵ بیت

برای گرفتن خروجی عملیات های

انجام شده برروی داده های ورودی

و دیگری با اندازه ۱۷ بیت

برای پیدا کردن بیت نقلی

همانطور که مشاهده میکنید از بعد

خط ۲۱ مقدار بردار سلکتور نوع

عملیات را انتخاب میکند

که اگر سلکتور در باز زیر باشد

("0000" - "0111")

انتخاب میان عملیات های

محاسباتی است و بعد از آن تا

وضعیت "1010" انتخاب میان عملیات های منطقی است .

در خط ۳۷ محتوای سیگنال ALU result به خروجی منتقل میشود

و با استفاده از رابطه خط ۳۸ بیت نقلی احتمالی عملیات های محاسباتی بدست می آید.

تست بنچ این برنامه شبیه ساز رفتاری واحد منطق و محاسبه به صورت زیر است :

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4  entity ALU_tb is
5  end ALU_tb;
6  architecture test_bench of ALU_tb is
7  Component ALU
8      port (
9          s : in std_logic_vector(3 downto 0);
10         A : in std_logic_vector(15 downto 0);
11         B : in std_logic_vector(15 downto 0);
12         out_put : out std_logic_vector(15 downto 0);
13         carry_out : out std_logic
14     );
15 end Component;
16
17 signal selector_signal : std_logic_vector(3 downto 0) := "0000";
18 signal A_input_signal : std_logic_vector(15 downto 0) := (others => '0');
19 signal B_input_signal : std_logic_vector(15 downto 0) := (others => '0');
20 signal out_put_signal : std_logic_vector(15 downto 0) := (others => '0');
21 signal carry_out_signal: std_logic := '0';
22
23 begin
24 p1: ALU port map (
25     selector_signal, A_input_signal, B_input_signal, out_put_signal, carry_out_signal
26 );
27 process
28 begin
29     -- initializing input signals
30     A_input_signal <= "0001001000110100";
31     B_input_signal <= "0101011001111000";
32     -- slector changing states
33     selector_signal <= "0000";-- Sum(A, B)
34     wait for 10 ns;
35     selector_signal <= "0001";-- Sum(Sum(A, B), '1')
36     wait for 10 ns;
37     selector_signal <= "0010";-- Subtract(A, B)
38     wait for 10 ns;
39     selector_signal <= "0011";-- Passing the A itself
40     wait for 10 ns;
41     selector_signal <= "0100";-- Sum(Sum(A, B), '1')
42     wait for 10 ns;
43     selector_signal <= "0101";-- Sum(A, '1')
44     wait for 10 ns;
45     selector_signal <= "0110";-- Subtract(A, '1')
46     wait for 10 ns;
47     selector_signal <= "0111";-- Passing the A itself
48     wait for 10 ns;
49     selector_signal <= "1000";-- and(A, B)
50     wait for 10 ns;
51     selector_signal <= "1001";-- or(A, B)
52     wait for 10 ns;
53     selector_signal <= "1010";-- xor(A, B)
54     wait for 10 ns;
55     selector_signal <= "1011";-- not(A)
56
57 end process;
58
59 end test_bench;
```

در تست بنچ این برنامه

پس از تعریف وارد کردن

کامپوننت برنامه ، سیگنال های

را که میخواهیم با port map

به کامپوننت وصل کنیم و

مقدار دهی کنیم را مشخص

میکنیم .

سپس مقدار اولیه ای برای

سیگنال های ورودی در نظر

میگیریم و هر ۱۰ نانوثانیه یکبار

مقدار سلکتور را تغییر میدهیم

که منجر به تغییر عملیات

میشود .

همانطور که مشاهده میکنید

انتظار داریم ، هر ۱۰ نانوثانیه

اثر یکی از عملیات های

محاسباتی و منطقی را مشاهده

نماییم .

شکل موج های شبیه سازی شده این تست بنچ بصورت زیر است که نشان میدهد کاملاً این برنامه یک واحد منطق و محاسبه را مدل کرده است .

[illegible]