

# معماری کامپیوتر

دانشکده مهندسی کامپیوتر

دکتر اسدی  
بهار ۱۴۰۳

مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶



## تمرین ۸ تئوری

سوال ۱

۱. یک پردازنده دارای ۴ گروه دستورالعمل نوع الف تا د می باشد. نسبت وقوع این دستورالعمل ها در یک برنامه محک در جدول مقابل نشان داده شده است که هر گروه از دستورالعمل ها نیاز به چه مراحل در اجرا دارند و زمان اجرای هر مرحله چه مقدار است. نسبت افزایش سرعت اجرای این برنامه در صورت پیاده سازی خطلوله نسبت به عدم پیاده سازی خطلوله چقدر است؟

مراحل اجرای دستور	FE	DE	EXE	MEM	WB		
زمان اجرای مرحله	10ns	7ns	10ns	12ns	7ns	درصد وقوع	نوع دستور
	✓	✓	✓	✓	✓	۲۰٪	الف
	✓	✓	✓	-	✓	۴۰٪	ب
	✓	✓	✓	✓	-	۲۰٪	ج
	✓	✓	✓	-	-	۲۰٪	د

بدون پیاده سازی خطلوله، می توان از دو نوع single cycle و multi cycle استفاده کرد، در نوع اول، دوره تناوب برابر با طولانی ترین دستورالعمل است که برابر با ۴۶ns است و CPI آن برابر یک است. برای نوع دوم نیز دوره تناوب کلاک برابر است با طولانی ترین مرحله ی اجرا که برابر با ۱۲ns است. و برای CPI نیز داریم:

$$CPI = 0.2 * 5 + 0.4 * 4 + 0.2 * 4 + 0.2 * 3 = 4$$

و در معماری پایپ لاین دوره تناوب کلاک برابر است با کلاک در طراحی multi cycle یا همان ۱۲ns است. و CPI آن در حالتی که هازارد نداشته باشیم برابر است با ۱. پس speed up در مقابل نوع اول برابر است با:

$$SU_{SC} = \frac{IC \times CPI_{SC} \times CT_{SC}}{IC \times CPI_{PL} \times CT_{PL}} = \frac{46}{12}$$

و در مقابل نوع دوم:

$$SU_{MC} = \frac{IC \times CPI_{MC} \times CT_{MC}}{IC \times CPI_{PL} \times CT_{PL}} = \frac{4}{1}$$

۲. همان طور که در درس توضیح داده شد، زمانی که یک CPU دارای خطلوله به یک دستور پرش می‌رسد، دو کار می‌تواند انجام دهد. یا در خطلوله bubble قرار دهد تا نتیجه‌ی پرش مشخص شود یا پیش‌بینی کند که taken branch (یا not taken branch) رخ می‌دهد و با این فرض دستورات بعدی را در خطلوله قرار دهد. سپس در صورتی که اشتباه پیش‌بینی شده بود، خطلوله را خالی کند. حال به سوالات زیر جواب دهید.


(آ) درباره تاثیر branch predictorsها بر عملکرد پردازنده‌ها تحقیق کنید.

(ب) در رابطه با نحوه کارکرد branch predictor تک‌مرحله‌ای و دو مرحله‌ای را تحقیق کنید.

(آ) با اعمال کردن مکانیزم branch prediction در صورت موفقیت آمیز بودن آن، باعث کاهش CPI و افزایش کارایی پردازنده می‌شود. همچنین stall ها را نیز کاهش می‌دهد، و اگر به درستی حاصل پرش را پیش‌بینی نکند، نیاز است به منطق پاکسازی آثاری که این پیش‌بینی غلط به جا گذاشته، مانند flush کردن خط لوله و بازگردانی هرگونه write ای که صورت گرفته است.

(ب) در branch predictor تک مرحله‌ای، از یک شمارنده برای نگه داشتن نتیجه‌ی پرش‌های گذشته استفاده می‌شود، و بر اساس آنها، پرش‌های آینده را نیز پیش‌بینی می‌کند. اینگونه که با هر پرش به این شمارنده اضافه می‌شود و در غیر این صورت، با عبور از دستور برنج، از این شمارنده کم می‌شود و بیت علامت آن معیار پیش‌بینی پرش است و برای branch predictor دو مرحله‌ای، اگر فرض کنیم این predictor بر اساس  $n$  استیت پرش پیشین باشد، یک جدول با  $2^n$  خانه داریم که هر کدام احتمال پرش بعدی را بر اساس  $n$  پرش قبلی دارد.

۳. پردازنده Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. می‌خواهیم دستور lws را به آن اضافه کنیم. lws rd, rs, rt ( $rd = MEM[rt + (4 * rs)]$ )



به عنوان مثال اگر مقدار a0 برابر ۱۰۰۰ بوده و مقدار a1 برابر ۱۰ باشد، دستور lws \$t0,\$a1,\$a0 مقداری که درون آدرس ۱۰۴۰ قرار دارد را درون ثبات t0 قرار می‌دهد.

آ) تغییرات لازم در مسیره داده برای این که امکان استفاده از این دستور را داشته باشیم، مشخص کنید.


ب) سیگنال‌های کنترلی در چرخه‌های مختلف برای اجرای این دستور را بنویسید. فرض کنید که ALU امکان انجام عمل جمع با  $ALUOp=000$  و عمل ضرب با  $ALUOp=100$  را دارد. دو چرخه ابتدایی که در همه دستورات مشترک هستند به صورت زیر است:

چرخه اول:


IorD=0, MemRead=1, IRWrite=1, ALUSrcA=0, ALUSrcB=01, ALUOp=000, PC-Source=0, PCWrite=1

چرخه دوم:

ALUSrcA=0, ALUSrcB=11, ALUOp=000

$\cdot \quad (\tilde{I})$ 

• (ب)



۴. فرض کنید بخواهیم به جای ۳۲ ثبات ۳۲ بیتی MIPS از ۶۴ ثبات ۶۴ بیتی استفاده کنیم،

- (آ) برای این کار چه تغییراتی باید در ساختار و معماری پردازنده اعمال کنیم؟
- (ب) در صورت اعمال این تغییرات، اندازه کدها چه مقدار افزایش خواهد یافت؟
- (ج) این تغییر چطور می‌تواند باعث کاهش سرعت نسبت به حالت قبل شود؟
- (د) در صورت استفاده از خطلوله، چه تغییرات دیگری نسبت به حالت قبل وجود دارد؟

(آ) تمام رجیسترها، خانه‌های حافظه و گذرگاه‌های داده باید ۶۴ بیتی شوند، و تمام سلکت‌های رجیسترها باید ۶ بیتی بشوند. ساینز ISA نیز باید افزایش یابد تا بتواند با رجیسترهای جدید کار کند.

(ب) اندازه‌ی کدها متناسب با تغییر ساینز ISA زیاد می‌شود.

(ج) هرچه مقدار داده‌ی نیاز به جابجایی بیشتر شود، از سرعت آن در خواندن و نوشتن می‌کاهد. برای مثال، حافظه‌های بیشتر، زمان بیشتری برای دسترسی به داده نیاز دارند، همچنین تأخیر محاسبات، mux ها و گیت‌ها بخاطر افزایش ساینز ورودی، بیشتر می‌شود.

(د) نیاز است حواسمان باشد که طول هر مرحله نسبت به حالت قبل، افزایش داشته و باید فرکانس کلاک را کمتر کرد به اندازه‌ای که تأخیر به وجود آمده توسط افزایش اندازه‌ی محاسبات را پوشش دهد.

۵. فرض کنید یک مسیر داده single-cycle با زمان چرخه  $T$  داریم. مسیر داده را به  $n$  مرحله به صورت خطلوله تقسیم می‌کنیم (فرض کنید مرحله مختلف دارای تأخیر تقریباً یکسانی هست). فرض کنید زمان چرخه در این حالت برابر با  $((T/n) + an)$  باشد. اگر  $T=10\text{ns}$  و  $a=0.1\text{ns}$  و  $n \geq 2$  باشد آنگاه دوره چرخه را وقتی که گذردهی خطلوله برای جریان بزرگی از دستورالعمل‌ها ماکزیمم باشد، محاسبه کنید.

به دنبال  $n$  ای می‌گردیم که throughput را ماکزیمم کند، می‌دانیم برای گذردهی و زمان اجرا داریم:

$$\text{throughput} = \frac{1}{\text{execution time}}$$

$$\text{execution time} = IC \times CPI \times CT$$

$CPI$  و  $IC$  که اعداد ثابتی هستند، در تعداد دستور زیاد،  $CPI = 1$  پس برای اینکه گذردهی را ماکزیمم کنیم کفایت زمان اجرا را مینیمم کنیم و برای اینکار تنها نیاز است زمان هر کلاک را کمینه کنیم.

$$IC = \frac{T}{n} + an \xrightarrow{\frac{d}{dn}} -\frac{T}{n^2} + a = 0 \rightarrow n = \pm \sqrt{\frac{T}{a}} \xrightarrow{T=10, a=0.1} n = 10$$

و در این حالت گذردهی برابر است با

$$\text{throughput} = \frac{1}{2 \times 10^{-9} \times IC} = \frac{5 \times 10^8}{IC}$$