درس معماری کامپیوتر نیمسال دوم ۲۰-۳۰ استاد: دکتر حسین اسدی



دانشکده مهندسی کامپیوتر

تمرین سری هشتم

- پرسشهای خود را در صفحه quera مربوط به تمرین مطرح نمایید.
- سوالات نظری را حتماً به صورت انفرادی و سوالات عملی را میتوانید در گروههای دو نفر تحویل دهید.
 - پاسخها را به صورت تایپی بنویسید.
- اسکرینشاتها، عکسها و فایلهای مربوط به سوال عملی را در فایل فشرده مربوطه در cw و quera قرار دهید. هر گونه عدم تطابق بین دو تمرین آپلود شده در دو سایت منجر به از دست رفتن نمره تمرین مربوطه می شود.
 - پی دی اف قسمت تئوری را در سامانه cw و quera بارگذاری کنید.
 - هر دانشجو میتواند حداکثر سه تمرین را با دو روز تأخیر بدون کاهش نمره ارسال نماید.


درس معماری کامپیوتر

تمارين تئوري

۱. یک پردازنده دارای ۴ گروه دستورالعمل نوع الف تا د میباشد. نسبت وقوع این دستور العملها در یک برنامه محک در جدول مقابل نشان داده شده است که هر گروه از دستور العملها نیاز به چه مراحلی در اجرا دارند و زمان اجرای هر مرحله چه مقدار است. نسبت افزایش سرعت اجرای این برنامه در صورت پیادهسازی خطلوله نسبت به عدم پیادهسازی خطلوله چقدر است؟

مراحل اجراى دستور	FE	DE	EXE	MEM	WB		
زمان اجرای مرحله	10ns	7ns	10ns	12ns	7ns	درصد وقوع	نوع دستور
	~	~	~	~	~	7.7 •	الف
	~	~	~	-	~	7.₹ •	ب
	~	~	~	~	-	7.₹ •	3
	~	~	~	-	-	7.7 •	٥

- ۲. همان طور که در درس توضیح داده شد، زمانی که یک CPU دارای خطلوله به یک دستور پرش میرسد، دو کار می تواند not اینجام دهد. یا در خطلوله bubble قرار دهد تا نتیجه ی پرش مشخص شود یا پیشبینی کند که bubble قرار دهد تا نتیجه ی پرش مشخص شود یا پیشبینی کند که اشتباه پیشبینی (taken branch) رخ می دهد و با این فرض دستورات بعدی را در خطلوله قرار دهد. سپس در صورتی که اشتباه پیشبینی شده بود، خطلوله را خالی کند. حال به سوالات زیر جواب دهید.
 - آ) درباره تاثیر branch predictorsها بر عملکرد پردازندهها تحقیق کنید.
 - ب) در رابطه با نحوه کارکرد branch predictor تکمرحلهای و دومرحلهای را تحقیق کنید.
- . پردازنده Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS بردازنده [rt+(4*rs)] به [rt+(4*rs)]



درس معماري کامپيوتر

به عنوان مثال اگر مقدار a0 برابر a0 برابر a0 بوده و مقدار a1 برابر a0 باشد، دستور a0 a0 برابر a0 مقداری که درون آدرس a0 قرار دارد را درون ثبات a0 قرار می دهد.

- آ) تغییرات لازم در مسیرداده برای این که امکان استفاده از این دستور را داشته باشیم، مشخص کنید.
- ب) سیگنالهای کنترلی در چرخههای مختلف برای اجرای این دستور را بنویسید. فرض کنید که ALU امکان انجام عمل جمع با ALUOp=000 و عمل ضرب با ALUOp=100 را دارد. دو چرخه ابتدایی که در همه دستورات مشترک هستند به صورت زیر است:

چرخه اول:

IorD=0, MemRead=1, IRWrite=1, ALUSrcA=0, ALUSrcB=01, ALUOp=000, PC-Source=0, PCWrite=1

چرخه دوم:

ALUSrcA=0, ALUSrcB=11, ALUOp=000

- ۴. فرض کنید بخواهیم به جای ۳۲ ثبات ۳۲ بیتی MIPS از ۶۴ ثبات ۶۴ بیتی استفاده کنیم،
 - آ) برای این کار چه تغییراتی باید در ساختار و معماری پردازنده اعمال کنیم؟
 - ب) در صورت اعمال این تغییرات، اندازه کدها چه مقدار افزایش خواهد یافت؟
 - ج) این تغییر چطور می تواند باعث کاهش سرعت نسبت به حالت قبل شود؟
- د) در صورت استفاده از خطلوله، چه تغییرات دیگری نسبت به حالت قبل وجود دارد؟
- 0. فرض کنید یک مسیر داده \sin gle-cycle با زمان چرخه T داریم. مسیر داده را به n مرحله به صورت خطلوله تقسیم میکنیم (فرض کنید مرحل مختلف دارای تأخیر تقریبا یکسانی هست). فرض کنید زمان چرخه در این حالت برابر با a=0.1 و a=0.1 و a=0.1 باشد آنگاه دوره چرخه را وقتی که گذردهی خطلوله برای جریان بزرگی از دستورالعملها ماکزیمم باشد، محاسبه کنید.

¹throughput

درس معماری کامپیوتر

تمارين عملي

١. تمرين عملي اول

در این تمرین عملی قرار است دو الگوریتم مرتبسازی روی پردازندهی MIPS که توسعه دادهاید، اجرا کنید. به عبارت دیگر قصد داریم در این تمرین برنامهای بنویسیم که بتواند اعداد داخل حافظه را به طور صعودی مرتب کند و در همان حافظه ذخیره نماید. برای این کار ابتدا در حافظه، ۱۲۸ عدد ۸ بیتی تصادفی بنویسید. دقت کنید که این کار را قبل از اجرا کردن شبیهسازی مدار انجام دهید، یعنی زمانی که برنامهی شما شروع به کار میکند باید دادههای تصادفی داخل حافظه باشند.

سپس الگوریتمهای زیر را با ISA پردازندهی خود پیادهسازی کنید و اجرا بگیرید:

Bubble Sort .\

Gnome Sort .Y

گزارش

در این تمرین میخواهیم بررسی کنیم که کدام الگوریتم بهتر عمل کرده است. بدین منظور همان طور که در قسمت قبل هم گفته شده بود در ابتدا با دادههای یکسان دو الگوریتم ذکر شده را اجرا کنید و waveform آن را در گزارش خود بیاورید. سپس تحلیل کنید که کدام الگوریتم تعداد چرخه ساعت کمتری برای مرتبسازی نیاز داشته است. در نهایت نیز با نشان دادن مقادیر قبل و بعد از مرتبسازی نشان دهید که الگوریتمهای مرتبسازی نوشته شده به درستی کار میکنند.

همچنین از تحلیلهای زمانی برنامهی Quartus استفاده کنید و متوجه شوید که حداکثر فرکانسی که CPU شما میتواند کار کند، چه قدر است.

۲. تمرین عملی دوم

یکی از مباحث تحقیقاتی در آزمایشگاه (DSN) تحلیل رفتار کاربردها به منظور بهینهسازی معماریهای مرتبط با حافظههای نهان است. در این تمرین قصد داریم با قسمت اول این شاخه تحقیقاتی آشنا شویم. همانطور که در مباحث درس نیز اشاره شد، تمامی سیاستهای معماری حافظه نهان برای تمامی کاربردها مناسب نیستند. در صورتی که این سیاستها برای کاربردها درست انتخاب نشود، نه تنها بهبودی در کارایی مشاهده نمی شود بلکه می تواند منجر به کاهش کارایی نیز گردد. بدین منظور باید این کاربردها شناسایی شوند و سیاستهای مناسب برای حافظههای نهان انتخاب گردد. در این تمرین قصد داریم با یک مورد از این مؤلفهها یعنی محلیت زمانی ۳ بیشتر آشنا شویم.

صورت تمرين

در این تمرین باید یک کد به زبان ++ یا Python بنویسید که محلیت زمانی چند فایل ردگیری ٔ از فضای ابری Alibaba در این تمرین باید یک کد به زبان ++ یا Python بنویسید که در صفحه درس در + قرار داده شده است را محاسبه کند.

فرمت فايل Alibaba

فرمت هر خط فایلهای ردگیری Alibaba به صورت زیر است:

Time Stamp(ns), Response Time(ns), Offset(Byte), Request Size (Byte), Request Type(Read/Write), Process ID, Major Disk Number, Minor Disk Number

²Cache

³Temporal Locality

 $^{^4}$ Trace

رس معماری کامپیوتر

راهنمایی

بهتر است یک پنجره^۵ به صورت پارامتری در نظر بگیرید و در پنجره مشخص شده محلیت زمانی را محاسبه کنید. گذار ش

در گزارش خود باید نمودار مربوط به محلیت زمانی این چهار فایل ردگیری را برای پنجرههای ۱ دقیقه، ۱ ساعت، ۱۲ ساعت و ۲۴ ساعت رسم کنید. کدهای خود را نیز باید به همراه گزارش بارگذاری کنید.

مطالعه بيشتر

در صورتی که علاقمند به مطالعه بیشتر در این شاخه پژوهشی هستید میتوانید مقاله زیر را مطالعه نمایید:

Tarihi, Mojtaba, Asadi, Hossein, Alireza Haghdoost, Mohammad Arjomand, and Hamid Sarbazi-Azad. "A hybrid non-volatile cache design for solid-state drives using comprehensive I/O characterization." IEEE Transactions on Computers 65, no. 6 (2015): 1678-1691.

 $^{^5 {}m Window}$