معماري كامييوتر

دانشکده مهندسی کامپیوتر

دکتر اسدی بهار ۱۴۰۳


مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶ ، امیرحسین صوری، ۴۰۱۱۰۶۲۸



تمرین دوم، بخش عملی


سوال ١

7. در این تمرین میخواهیم که با عملیات جمعآوری که در برخی از پردازندههایی با ثباتهای بزرگ انجام می شود، آشنا شویم. فرض کنید که پردازنده ای در اختیار دارید که ۴ ثبات ۲ بایتی و یک ثبات ۸ بایتی در اختیار دارد. فرض کنید که میخواهیم هر دو بایت از ثبات ۸ بایتی را با مقادیر یکی از ثباتهای دو بایتی پر کنیم. یکی از کارهایی که در اینجا میتوان انجام داد این است که از شیفت و ORهای متوالی در ثبات ۸ بایتی کمک بگیریم که آن را پر کنیم. اما میتوان از عملیات جمعآوری نیز بهره برد. کاری که عملیات جمعآوری انجام می دهد، این است که ابتدا یک آرایه به طول ۴ به نام بردار اندیس که در آن اندیس ثباتها نوشته شده است و باید به ترتیب در ثبات بزرگ ۸ بایتی قرار گیرند را به عنوان ورودی دریافت می کند. به عنوان مثال به شکل زیر توجه کنید:



در این شکل هر خانه در ردیف داده نشان دهنده یک ثبات ۲ بایتی است و ۴ خانه نارنجی پایینی نشان دهنده یک ثبات ۸ بایتی است.

برای این کار کافی است که به صورت شماتیک مداری را در Quartus پیادهسازی کنید که عملیات جمع آوری را از ۴ ثبات دو بایتی به یک ثبات ۸ بایتی انجام می دهد. دقت کنید که بردار اندیس را می توانید ورودی مدار فرض کنید. همچنین برای اطلاعات بیشتر می توانید به اینجا مراجعه کنید.



در شکل گزارش شده data و index vector و کلاک به صورت ورودی به مدار داده می شوند. مدار بر اساس index های داده شده، دیتا ها را انتخاب می کند و آنها را در یک رجیستر ۸ بایتی می ریزد.

۔ ۔ برای آسانی بررسی صحت مدار، index های تشخیص داده شده و اعداد انتخاب شده برای ریخته شدن در رجیستر ۸ بایتی را به صورت خروجی در نظر گرفتم.

13-	index_vector[0]	50	
13-	index_vector[1]	S 0	7
<u>a</u> _	index_vector[2]	S 0	
<u> 12-</u>	index_vector[3]	S 0	
13-	index_vector[4]	50	
13-	index_vector[5]	50	
lb-	index_vector[6]	S 0	7
ib-	index_vector[7]	S 0	
<u>12-</u>	index_vector[8]	50	
13-	index_vector[9]	50	
13-	index_vector[10]	S 0	
B-	index_vector[11]	S 0	
<u>in</u> _	index_vector[12]	S 0	
13-	index_vector[13]	50	
13-	index_vector[14]	S 1	
13-	index_vector[15]	S 1	

(عدد ۳)

10	index_vector[16]	5.0	
15.	index_vector[17]		
15-	index_vector[18]		
15-	index_vector[19]		
15-	index_vector[20]	S 0	
15-	index_vector[21]	50	7
15-	index_vector[22]	5 0	
15-	index_vector[23]	S 0	
18-	index_vector[24]		
15-	index_vector[25]		
18-	index_vector[26]		
15-	index_vector[27]		
18-	index_vector[28]		
15-	index_vector[29]		
18-	index_vector[30]	5 1	
18-	index_vector[31]	50	

(عدد ۲)


13-	index_vector[32]	50	
13-	index_vector[33]	50	7
10_	index_vector[34]		
lo_	index_vector[35]		
10_	index_vector[36]		
10_	index_vector[37]		
lo_	index_vector[38]		
lo.	index_vector[39]		
lo.	index_vector[40]		
lo.	index_vector[41]		
io.	index_vector[42]		
in.			
-	index_vector[43]		_
6 -	index_vector[44]		
8-	index_vector[45]		
B-	index_vector[46]	S 0	
8-	index_vector[47]	S 1	

(۵۱۳ عدد)

50	
S 0	
S 0	
S 0	
	1
	\$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$0 \$

(عدد ۱۵)

در بالا، محتویات index vector آمده است که هر ۲ بایت آن یک index را مشخص می کند. در صورتی که index مورد نظر از بازه ی صفر تا تعداد رجیستر های دیتا (در این مورد ۱۶) منهای یک، خارج باشد، عدد -۱ در خانه ی هدف ریخته می شود. index vector ما در بالا به این صورت است. ۲۰ [۵] ۵۱۳، ۱۵] که همانطور که می بینید خروجی ها همانطور که گفته شده آمده است.



این هم تصویر مدار است که از ۱۶ رجیستر به عنوان محل ذخیره سازی دیتا و ۴ mux۱۶to۱ برای انتخاب خروجی و همچنین ۴ mux۲to۱ برای تشخیص اینکه آیا مقدار index خارج از بازه است یا خیر.