معماري كامپيوتر

دانشكده مهندسي كامپيوتر

دکتر اسدی بهار ۱۴۰۳


مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶



تمرین چهارم

سوال ١

۱. جدول زیر که نشان دهنده ی مقدار سیگنال های کنترلی در طول اجرای دستورات است را با توجه به مسیر داده ۱ معماری پردازنده MIPS که در کلاس طراحی شد (شکل زیر)، تکمیل نمایید. دقت کنید که اگر سیگنال کنترلی MUX برابر ۰ باشد ورودی پایین آن انتخاب می شود و در صورتی که برابر ۱ باشد ورودی بالای آن انتخاب می شود.




Instruction	PCSrc	ALUSrc	MemWrite	MemToReg
mult \$t0, \$t1				
bne \$t0, \$t1, 10				
lw \$t0, 0(\$t1)				
sw \$t0, 0(\$t1)				

Instruction	PCSrc	ALUSrc	MemWrite	MemToReg
mult \$t0, \$t1	8t0, \$t1 1		0	0
bne \$t0, \$t1, 10	$Zero_{ALU}$	1	0	don't care
lw \$t0, 0(\$t1)	1	0	0	1
sw \$t0, 0(\$t1)	1	0	1	don't care

سوال ۲

- ۲. طراحی مسیر داده برای پردازنده MIPS را در نظر بگیرید (شکل سوال ۱). میخواهیم با ایجاد تغییراتی، دو دستور زیر را به دستورات قابل پشتیبانی توسط این مسیر داده اضافه کنیم. ابتدا با ذکر دلیل نوع دستور مناسب برای هر کدام را مشخص کنید و سپس تغییرات لازم برای پشتیبانی از هر دستور را مشخص نمایید.
 - getpc \$rd این دستورالعمل مقدار PC را در ثبات rd میریزد.
- را برابر PC و سپس jof \$rt, imm(\$rs) .۲ و برابر باتدا مقدار PC این دستورالعمل ابتدا مقدار pC را برابر imm + \$rs قرار می دهد.
- ۱. این دستور می تواند از نوع R type باشد، زیرا تنها چیزی که نیاز دارد گرفتن ۵ بیت rd است که با این فرمت امکان پذیر است. برای انجام این کار از PC یک سیم به ماکسی که جلوی ورودی Write data قرار دارد وارد می کنیم و ورودی دیگر این ماکس را همان سیمی که از قبل به آن می آمده قرار می دهیم و سلکت آن سیگنال کنترلی ما می شود.
- ۲. برای این دستور از فرمت I type استفاده می کنیم. برای پشتیبانی این دستور نیز اول به بخش طراحی شده در قسمت ۱ نیاز داریم، سپس از خروجی ALU یک سیم و از خروجی ماکس جدید را به ورودی PC وصل می کنیم.
 ۸ می کنیم و خروجی ماکس جدید را به ورودی PCSrc یک سیم دیگر به یک ماکس ۲ به ۱ وصل می کنیم و خروجی ماکس جدید را به ورودی PC وصل می کنیم.
 ۸ سلکت ماکس نیز سیگنال کنترلی ما می شود.



سوال ٣

۳. جدول تأخیرهای زیر را برای بخشهای مختلف پردازنده MIPS در نظر بگیرید:

I-Mem	Add	Mux	ALU	Regs	D-Mem	Control
200ps	70ps	20 ps	90 ps	90 ps	250 ps	$40 \mathrm{ps}$

فرض کنید ۴ درصد دستورات از نوع پرش، ۱۳ درصد Beq و ۱۴ درصد از نوع Load و ۱۷ درصد از نوع Store و بقیه از نوع P باشند. در صورتی که با تغییراتی بتوان تأخیر ALU را به ۷۵ و تأخیر D-Mem را به ۲۲۰ کاهش داد و تأخیر کنترل به ۵۰ برسد، میزان Speed Up چقدر خواهد بود؟

باید ابتدا زمان متوسط هر دستور را برای این برنامه حساب کنیم، سپس با اعمال تغییرات جدید، speed up را مشخص کنیم. برای اینکار ابتدا تاخیر هر دستور را محاسبه می کنیم، سپس میانگین وزن دار می گیریم. برای حساب کردن هر کدام از این تاخیر ها نیاز است تا مسیر داده ها را دنبال کنیم. max هایی که تعریف شده اند، هرکدام برای یک بخشی از مدار است که نیاز دارد ۲ یا تعداد بیشتری پردازش قبلش انجام شود تا بتواند پردازش خود را کامل کند، که در این مثال، عمدتا منظور mux ها و ALU ها است یا حالتی که PC به طور مستقلانه از کل مدار آپدیت می شود.

$$D_{\mathrm{Beq}} = \max_{\mathrm{rel}} \sum_{\mathrm{rel}} (\mathrm{elector}) \sum_{$$

$$D_{\mathrm{Beq}} = \max_{\mathrm{wis}} \left\{ D_{\mathrm{Add}}(\mathrm{PC} + \mathrm{Add}), \max_{\mathrm{wis}} \left(D_{\mathrm{Add}}(\mathrm{PC} + \mathrm{Add}), D_{\mathrm{I-Mem}}(\mathrm{pcas}), D_{\mathrm{I-Mem}}(\mathrm{pcas}) \right) + D_{\mathrm{Add}}(\mathrm{pcas}), \sum_{\mathrm{wis}} \left(D_{\mathrm{I-Mem}}(\mathrm{pcas}) \right) + D_{\mathrm{Add}}(\mathrm{pcas}), \sum_{\mathrm{wis}} \left(D_{\mathrm{I-Mem}}(\mathrm{pcas}) \right) + D_{\mathrm{Control}}(\mathrm{pcas}), \sum_{\mathrm{wis}} \left(D_{\mathrm{I-Mem}}(\mathrm{pcas}) \right) + D_{\mathrm{Control}}(\mathrm{pcas}) + D_{\mathrm{Control}}(\mathrm{pcas}) + D_{\mathrm{Control}}(\mathrm{pcas}) + D_{\mathrm{Control}}(\mathrm{pcas}) + D_{\mathrm{I-Mem}}(\mathrm{pcas}) + D_{\mathrm{Regs}}(\mathrm{pcas}) + D_{\mathrm{Regs}}(\mathrm{pcas}) + D_{\mathrm{Mux}}(\mathrm{pcas}) + D_$$

$$D_{
m Load} = \max_{
m PC} {
m (PC} \, {
m (pc} \, {
m (nuz} \, {
m (pc} \, {
m (pc} \, {
m (nuz} \, {
m (pc} \, {
m$$

$$D_{\text{Load}} = \max_{\text{new}} \left\{ \max_{\text{PC}} \left(D_{\text{Add}}(\text{PC} \times \text{PC}), D_{\text{I-Mem}}(\text{pcase}), D_{\text{I-Mem}}(\text{pcase}) + D_{\text{Control}}(\text{pcase}) + D_{\text{I-Mem}}(\text{pcase}) \right) + YD_{\text{Mux}}(\text{pcase}) \right\} + YD_{\text{Mux}}(\text{pcase}),$$

$$\max_{\text{RF}} \left[D_{\text{I-Mem}}(\text{pcase}) + D_{\text{Control}}(\text{pcase}) +$$

$$D_{\mathrm{store}} = \max_{\substack{\mathrm{pC} \\ \mathrm{PC}}} \Big(\mathrm{PC} \,$$
 بستور, مسیر مسیر مسیر), $\mathrm{PC} \,$ با دستور $\mathrm{PC} \,$ ماکس های پرش و برنچ) + $\mathrm{YD}_{\mathrm{Mux}}(\mathrm{pc})$ + $\mathrm{YD}_{\mathrm{Mux}}(\mathrm{pc})$ ماکس های پرش و برنچ) + $\mathrm{YD}_{\mathrm{Mux}}(\mathrm{pc})$ ماکس مقصد) ماکس برنج $\mathrm{max} \,$ مسیر), $\mathrm{max} \,$ مستور $\mathrm{max} \,$ مقصد) باز $\mathrm{RF} \,$ گرفته می شود = داده خروجی $\mathrm{ALU} \,$ ماکس ا

$$D_{\text{store}} = \max_{\text{proposition}} \left\{ \max_{\text{proposition}} \left(D_{\text{Add}}(\text{PC جمع}), D_{\text{I-Mem}}(\gamma, -1) + D_{\text{Control}}(\gamma, -1) \right) + YD_{\text{Mux}}(\gamma, -1) \right\} + YD_{\text{Mux}}(\gamma, -1) + YD_{\text{Mux}}(\gamma, -1)$$

$$D_{ ext{R-type}} = \max_{ ext{PC}} \Big(ext{PC} \, ext{nunc}, \, ext{nunc$$

$$D_{\mathrm{R-type}} = \max_{\mathrm{RF}} \left\{ \max_{\mathrm{ND}} \left(D_{\mathrm{Add}}(\mathrm{PC} + \mathrm{Add}), D_{\mathrm{I-Mem}}(\mathrm{Add}) + D_{\mathrm{Control}}(\mathrm{Add}) + D_{\mathrm{Control}}(\mathrm{Add}) + D_{\mathrm{NDD}}(\mathrm{Add}) + D_{\mathrm{Control}}(\mathrm{Add}) + D_{\mathrm{Co$$

در حالت اولیه مقدار تاخیرهای هر دستور به صورت زیر است:

$$\begin{split} D_{\text{jump}} &= \max_{\substack{x \in \mathcal{X} \\ \text{vis}}} \left(\mathsf{V}^{\bullet}, \mathsf{Y}^{\bullet}, \mathsf{Y}^{\bullet},$$

 $\frac{4}{1000} * 79. + \frac{10}{100} * 44. + \frac{14}{100} * 44. + \frac{14}{100}$

حال این عدد را بعد اعمال تغییرات محاسبه می کنیم:

$$\begin{split} D_{\text{Jump}} &= \max_{\substack{y \in \mathcal{Y} \\ y \in \mathcal{Y}, y \in \mathcal{Y}, y \in \mathcal{Y} \\ y \in \mathcal{Y}, y \in \mathcal{$$

حال و تب ط تاخ حال احاد ال

$$\frac{4}{1...}$$
 * 7 V· + $\frac{1}{1...}$ * 4 FY Δ + $\frac{1}{1...}$ * 4 FY Δ + $\frac{1}{1...}$ * 4 FY Δ + 4 FY Δ = 4 FY Δ + 4 FY Δ

میزان speed up برنامه نیز به صورت زیر محاسبه می شود.

$$\mathrm{speed}\ \mathrm{up} = \frac{\mathrm{runtime_{old}}}{\mathrm{runtime_{new}}} = \frac{\mathrm{dfr/d}*C}{\mathrm{df\cdot/f}*C} \approx \mathrm{i/\cdotffh}$$

۴. با استفاده از دستورات پردازنده MIPS توانسته ایم CPU جدیدی را طراحی کنیم که به شکل single-cycle کار میکند و دستورات آن مطابق زیر است:

Instruction	Operation
lw_add rd, (rs), rt	rd = Mem[Reg[rs]] + Reg[rt]
addi_st (rs), rs, imm	Mem[Reg[rs]] = Reg[rs] + imm
sll_add rd, rs, rt, imm	$rd = (Reg[rs] \cdot (imm) + Reg[rt]$

و تمامی دستورات این پردازنده جدید ما در قالبی ۳۲ بیتی با شکل زیر در حافظه ذخیره می شوند:

op	rs	rt	rd	imm
31-26	25-21	20-16	15-11	10-0

حال تصور کنید تأخیر بخشهای مختلف پردازنده جدید به شکل جدول زیر باشد:

Unit	Latency
Register File	2.5
Instruction Memory	4
Data Memory	6
ALU	5.5

حداقل زمان مورد نیاز برای انجام هر یک از دستورات پردازنده جدید را محاسبه کنید. (فرض کنید که میتوان از دو ALU در طراحی استفاده کرد)

حداقل زمان مورد نیاز برای انجام این دستورات، همان زمان مسیر بحرانی در هر یک از این دستورات است. مسیر بحرانی هر یک از دستورات زیر به این صورت محاسبه می شود:

 \bullet lw_add

$$L_{\text{critical path}} = L_{\text{IM}}(\text{fetching instruction}) + L_{\text{RF}}(\text{reading registers}) + L_{\text{DM}}(\text{reading data memory}) + L_{\text{ALU}}(\text{calculating the sum}) + L_{\text{RF}}(\text{writing the result}) = 20.5$$

 \bullet addi_st

$$L_{\text{critical path}} = L_{\text{IM}}(\text{fetching instruction}) + L_{\text{RF}}(\text{reading registers})$$

 $+ L_{\text{ALU}}(\text{calculating the sum}) + L_{\text{DM}}(\text{storing the result}) = 18$

 \bullet sll_add

$$L_{\text{critical path}} = L_{\text{IM}}(\text{fetching instruction}) + L_{\text{RF}}(\text{reading registers}) + L_{\text{ALU}}(\text{calculating the shift}) + L_{\text{ALU}}(\text{calculating the sum}) + L_{\text{RF}}(\text{write back}) = 20$$

- ۵. مسیرداده Single-Cycle پردازنده MIPS را در نظر بگیرید. با توجه به دو دستور زیر به سوالات پاسخ دهید:
- 1. AND Rd,Rs,Rt


 (\tilde{l})

- 2. SW Rt, Offset(Rs)
- آ) مقادیر سیگنالهای کنترلی برای هر یک از این دو دستور را مشخص کنید.
- ب) از کدام یک از منابع (بلوکهای موجود در مدار) در این دستورات استفاده می شود.
- ج) کدام یک از منابع، خروجی مشخصی تولید میکنند ولی از آنها در این دستورات استفاده نمی شود؟
- د) فرض کنید دو سیستم مختلف با تأخیرهای مشخص شده در مدار مطابق جدول زیر را داریم. مسیر بحرانی برای دستورات AND و load را مشخص کنید.


		I-Mem	Add	Mux	ALU	Regs	D-Mem	Control
8	a	$200 \mathrm{ps}$	$70 \mathrm{ps}$	$20 \mathrm{ps}$	90 ps	90 ps	250 ps	$40 \mathrm{ps}$
T _t	О	$750 \mathrm{ps}$	$200 \mathrm{ps}$	50 ps	$250 \mathrm{ps}$	$300 \mathrm{ps}$	$500 \mathrm{ps}$	$300 \mathrm{ps}$

Instruction	RegDst	Jump	Branch	MemRead	MemtoReg	MemWrite	ALUSrc	RegWrite
AND Rd,Rd,Rt	1	0	0	0	0	0	0	1
SW Rt, Offset(Rs)	d	0	0	0	d	1	1	0

(ب) (ج)



در شکل بالا می توانید مسیر طی شونده توسط دستور AND را مشاهده کنید، در این تصویر، بلوک هایی که با رنگ سبز مشخص شده اند به این معنی است که از آنها در این دستور استفاده می شود. و نیز بلوک های آبی، بلوک هایی هستند که خروجی تولید می کنند ولی از آن خروجی بهره ای برده نمی شود. ٠١



در شکل بالا می توانید مسیر طی شونده توسط دستور AND را مشاهده کنید، در این تصویر، بلوک هایی که با رنگ سبز مشخص شده اند به این معنی است که از آنها در این دستور استفاده می شود. و نیز بلوک های آبی، بلوک هایی هستند که خروجی تولید می کنند ولی از آن خروجی بهره ای در ده ند شده

(د) ۱. از همان فرمولی که برای سوال ۳ برای ماکسیمم تاخیر به دست آورده ایم استفاده می کنیم تا مسیر بحرانی هرکدام را مشخص کنیم.

٠٢

 $D_{ ext{R-type}} = \max_{ ext{PC}} \left\{ \max_{ ext{obs}} \left(ext{V•, Y•• + ••} \right) + ext{Y•, } \max_{ ext{RF}} \left[ext{Y•• + ••}, \max_{ ext{ALU}} \left(ext{Y•• + ••}, \max_{ ext{ALUSrow}} \left(ext{Y•• + ••}, ext{Y•• + ••} \right) + ext{Y•, } ext{Y••} \right] + ext{9•} \right\} = \Delta 1 \cdot ps$

مسیر بحرانی: مسیری است که با خوندن دستور(۲۰۰) شروع میشه، سپس رجیسترش مشخص می شود،(۹۰) بعد از آن از یک ماکس می گذرد(۲۰) سپس از ALU عبور می کند(۹۰) و پس از آن از ماکس ALUSrc می گذرد(۲۰) و نوشته می شود(۹۰).

$$\begin{split} D_{\text{R-type}} &= \max_{\text{PC}} \left\{ \max_{\text{out}} \left(\textbf{Y} \cdot \boldsymbol{\cdot}, \textbf{V} \boldsymbol{\delta} \cdot + \textbf{Y} \cdot \boldsymbol{\cdot} \right) + \textbf{Y} * \boldsymbol{\delta} \cdot, \max_{\text{RF}} \left[\textbf{V} \boldsymbol{\delta} \cdot + \textbf{Y} \cdot \boldsymbol{\cdot}, \max_{\text{ALU}} \left(\textbf{V} \boldsymbol{\delta} \cdot + \textbf{Y} \cdot \boldsymbol{\cdot}, \max_{\text{ALUSrc}} \left(\textbf{V} \boldsymbol{\delta} \cdot + \textbf{Y} \cdot \boldsymbol{\cdot}, \textbf{V} \boldsymbol{\delta} \cdot + \textbf{Y} \cdot \boldsymbol{\cdot} \right) + \boldsymbol{\delta} \cdot, \textbf{Y} \cdot \boldsymbol{\cdot} + \textbf{V} \boldsymbol{\delta} \cdot \boldsymbol{\cdot} \right) + \textbf{V} \boldsymbol{\delta} + \boldsymbol{\delta} \cdot, \textbf{V} \boldsymbol{\delta} \cdot + \textbf{Y} \cdot \boldsymbol{\cdot} \right] + \textbf{Y} \cdot \boldsymbol{\cdot} \right\} = \textbf{V} \boldsymbol{\cdot} \cdot ps \end{split}$$

مسیر بحرانی: مسیری است که با خوندن دستور(۷۵۰) شروع میشه، سپس رجیسترش مشخص می شود،(۳۰۰) بعد از آن از یک ماکس می گذرد(۵۰) سپس از ALU عبور می کند(۲۵۰) و پس از آن از ماکس ALUSrc می گذرد(۵۰) و نوشته می شود(۳۰۰).


$$\begin{split} D_{\text{Load}} &= \max_{\text{PC}} \left\{ \max_{\text{PC}} \left(\text{V·, Y·· + f·} \right) + \text{Y*Y·}, \max_{\text{RF}} \left[\text{Y·· + f·}, \max_{\text{MemtoReg}} \left\{ \text{Y·· + f·}, \text{Yo·} + \text{MemtoReg} \right\} \right] \right\} \\ &= \max_{\text{ALUSrc}} \left[\text{Y·· + f·}, \max_{\text{ALUSrc}} \left(\text{Y·· + f·}, \text{Y··} \right) + \text{Y·}, \text{q·· + f·} \right] + \text{q·} \right\} + \text{Y·}, \\ &= \max_{\text{RegDst}} \left(\text{Y·· + f·}, \text{Y··} \right) + \text{Y·} \right] + \text{q·} \right\} \\ &= \text{Vf·} ps \end{split}$$

مسیر بحرانی آدرس مموری است: مسیری است که با خوندن دستور(۲۰۰) شروع میشه، سپس رجیسترش مشخص می شود،(۹۰) سپس از ALU عبور می کند(۹۰) و بعد دیتا از D-Mem خوانده می شود(۲۵۰) سپس از ماکس عبور می کند(۲۰) و در RF نوشته می شود(۹۰)

$$\begin{split} D_{\text{Load}} &= \max_{\text{PC}} \left\{ \max_{\text{old}} \left(\textbf{Y} \cdot \textbf{V}, \textbf{V} \boldsymbol{\delta} \cdot + \textbf{T} \cdot \textbf{V} \right) + \textbf{Y} * \boldsymbol{\delta} \cdot, \max_{\text{RF}} \left[\textbf{V} \boldsymbol{\delta} \cdot + \textbf{T} \cdot \textbf{V}, \max_{\text{MemtoReg}} \left(\textbf{V} \boldsymbol{\delta} \cdot + \textbf{T} \cdot \textbf{V}, \boldsymbol{\delta} \cdot \textbf{V} + \textbf{T} \cdot \textbf{V} \right) \right] \right. \\ &= \max_{\text{ALU}} \left[\textbf{V} \boldsymbol{\delta} \cdot + \textbf{T} \cdot \textbf{V}, \max_{\text{ALUSrc}} \left(\textbf{V} \boldsymbol{\delta} \cdot + \textbf{T} \cdot \textbf{V}, \textbf{V} \boldsymbol{\delta} \cdot \textbf{V} \right) + \boldsymbol{\delta} \cdot, \textbf{T} \cdot \textbf{V} + \textbf{V} \boldsymbol{\delta} \cdot \textbf{V} \right] + \textbf{T} \boldsymbol{\delta} \cdot \right\} + \boldsymbol{\delta} \cdot, \\ &= \max_{\text{RegDst}} \left(\textbf{V} \boldsymbol{\delta} \cdot + \textbf{T} \cdot \textbf{V}, \textbf{V} \boldsymbol{\delta} \cdot \textbf{V} \right) + \boldsymbol{\delta} \cdot \textbf{V} \cdot \textbf{T} \cdot \textbf{V} \right. \\ &= \textbf{Y} \textbf{Y} \cdot \boldsymbol{V} \boldsymbol{\delta} \cdot \textbf{V} \right] + \boldsymbol{\delta} \cdot \boldsymbol{$$

مسیر بحرانی آدرس مموری است ولی دفعه ی قبل رجیستر آن زمان می برد ولی این بار آماده شدن offset طولانی است: مسیری است که با خوندن دستور(۷۵۰) شروع می شود. سپس پردازش می شود(۳۰۰) و سیگنال ALUSrc مشخص می شود. و از آن عبور می کنند(۵۰). سپس از ALU عبور می کند(۲۵۰) داده را از حافظه می خواند(۵۰۰) از ماکس عبور می دهد(۵۰) و در رجیستر می ریزد(۳۰۰)

- ۶. مسیر داده و واحد کنترل پردازنده میپس را در نظر بگیرید، فرض کنید بخواهیم دو دستور زیر را اضافه کنیم، چه تغییراتی
 در شماتیک باید ایجاد کنیم؟مقدار سیگنالهای خروجی از واحد کنترلی به جز ALUop را برای هر دستور مشخص کنید.
 - Addm (rd),rs,rt : mem[rd] = rs+rt
 - Xormi (rt),rs,i; mem[rt] \leftarrow rs XOR zero_extend(i)



- برای اضافه کردن دستور Addm کافیست بخش آبی رنگ را به مدار اضافه کنیم. به RF یک خروجی جدید اضافه می کنیم که مقدار rd را نیز به نمایش بگذارد، سپس بر سر مسیر ورود آدرس به حافظه یک ماکس می گذاریم تا تشخیص دهد خروجی ALU آدرس است یا رجیستر rd.
- برای دستور Xormi نیز به تمام بخش های اضافه شده نیاز داریم. ابتدا نیاز است یک بلاک zero extend طراحی کنیم و سپس تصمیم بگیریم که mmm
 چگونه extend شود. سپس یک ماکس بر سر راه دیتای ورودی به حافظه می گذاریم تا تصمیم بگیرد که خروجی ALU وارد شود یا مقدار یک رجیستر.