معماري كامپيوتر

دانشكده مهندسي كامپيوتر

دکتر اسدی بهار ۱۴۰۳

مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶



تمرین ۸ تئوری

سوال ١

۱. یک پردازنده دارای ۴ گروه دستورالعمل نوع الف تا د میباشد. نسبت وقوع این دستور العملها در یک برنامه محک در جدول مقابل نشان داده شده است که هر گروه از دستور العملها نیاز به چه مراحلی در اجرا دارند و زمان اجرای هر مرحله چه مقدار است. نسبت افزایش سرعت اجرای این برنامه در صورت پیادهسازی خطلوله نسبت به عدم پیادهسازی خطلوله چقدر است؟

مراحل اجراى دستور	FE	DE	EXE	MEM	WB		
زمان اجرای مرحله	10ns	7ns	10ns	12ns	7ns	درصد وقوع	نوع دستور
	~	~	~	~	~	7.7 •	الف
	~	~	~	-	~	7.4.	ب
	~	~	~	~	-	7.7 •	5
	~	~	~	-	-	7.7 •	٥

بدون پیاده سازی خط لوله، می توان از دو نوع single cycle و multi cycle استفاده کرد، در نوع اول، دوره تناوب برابر با طولانی ترین دستور است که برابر با ۴۶*ns* است و CPI آن برابر یک است.

برای نوع دوم نیز دوره ی تناوب کلاک برابر است با طولانی ترین مرحله ی اجرا که برابر با ۱۲*ns* است. و برای CPI نیز داریم:

$$CPI = \cdot/\Upsilon * \Delta + \cdot/\Upsilon * \Upsilon + \cdot/\Upsilon * \Upsilon + \cdot/\Upsilon * \Upsilon = \Upsilon$$

و در معماری پایپ لاین دوره تناوب کلاک برابر است با کلاک در طراحی multi cycle یا همان ۱۲ns است. و CPI آن در حالتی که هازارد نداشته باشیم برابر است با ۱. پس speed up در مقابل نوع اول برابر است با:

$$SU_{SC} = \frac{IC \times CPI_{SC} \times CT_{SC}}{IC \times CPI_{PL} \times CT_{PL}} = \frac{\mathbf{f}\mathbf{\hat{r}}}{\mathbf{1}\mathbf{\hat{r}}}$$


و در مقابل نوع دوم:

$$SU_{MC} = \frac{IC \times CPI_{MC} \times CT_{MC}}{IC \times CPI_{PL} \times CT_{PL}} = \frac{\mathbf{f}}{\mathbf{f}}$$

سوال ٢

- ۲. همان طور که در درس توضیح داده شد، زمانی که یک CPU دارای خطلوله به یک دستور پرش میرسد، دو کار میتواند not اینجام دهد. یا در خطلوله bubble قرار دهد تا نتیجهی پرش مشخص شود یا پیشبینی کند که taken branch (یا taken branch) رخ می دهد و با این فرض دستورات بعدی را در خطلوله قرار دهد. سپس در صورتی که اشتباه پیشبینی شده بود، خطلوله را خالی کند. حال به سوالات زیر جواب دهید.
 - آ) درباره تاثیر branch predictorsها بر عملکرد پردازندهها تحقیق کنید.
 - ب) در رابطه با نحوه کارکرد branch predictor تکمرحلهای و دومرحلهای را تحقیق کنید.
- (آ) با اعمال کردن مکانیزم branch prediction در صورت موفقیت آمیز بودن آن، باعث کاهش CPI و افزایش کارایی پردازنده می شود. همچنین branch prediction در صورت موفقیت آمیز بودن آن، باعث کاهش می دهد، و اگر به درستی حاصل پرش را پیش بینی نکند، نیاز است به منطق پاکسازی آثاری که این پیشبینی غلط به جا گذاشته، مانند flush کردن خط لوله و بازگردانی هرگونه write ای که صورت گرفته است.

۳. پردازنده Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم دستور Multi-Cycle MIPS که در شکل زیر آماده است را در نظر بگیرید. میخواهیم در شکل زیر آماده است را در نظر بگیرید.



به عنوان مثال اگر مقدار a0 برابر a0 بوده و مقدار a1 برابر a1 باشد، دستور a0 باشد، الله عنوان مثال اگر مقدار a0 برابر a0 بوده و مقداری که درون آدرس a0 قرار دارد را درون ثبات a0 قرار می دهد.

- آ) تغییرات لازم در مسیرداده برای این که امکان استفاده از این دستور را داشته باشیم، مشخص کنید.
- ب) سیگنالهای کنترلی در چرخههای مختلف برای اجرای این دستور را بنویسید. فرض کنید که ALU امکان انجام عمل جمع با ALUOp=000 و عمل ضرب با ALUOp=100 را دارد. دو چرخه ابتدایی که در همه دستورات مشترک هستند به صورت زیر است:


چرخه اول:


IorD=0, MemRead=1, IRWrite=1, ALUSrcA=0, ALUSrcB=01, ALUOp=000, PC-Source=0, PCWrite=1

چرخه دوم:

ALUSrcA=0, ALUSrcB=11, ALUOp=000

. (1)





- ۴. فرض کنید بخواهیم به جای ۳۲ ثبات ۳۲ بیتی MIPS از ۶۴ ثبات ۶۴ بیتی استفاده کنیم،
 - آ) برای این کار چه تغییراتی باید در ساختار و معماری پردازنده اعمال کنیم؟
 - ب) در صورت اعمال این تغییرات، اندازه کدها چه مقدار افزایش خواهد یافت؟
 - ج) این تغییر چطور می تواند باعث کاهش سرعت نسبت به حالت قبل شود؟
- د) در صورت استفاده از خطلوله، چه تغییرات دیگری نسبت به حالت قبل وجود دارد؟
- (آ) تمام رجیستر ها، خانه های حافظه و گذرگاه های داده باید ۶۴ بیتی شوند، و تمام سلکت های رجیستر ها باید ۶ بیتی بشوند. سایز ISA نیز باید افزایش یابد تا بتواند با رجیستر های جدید کار کند.
 - (ب) اندازه ی کد ها متناسب با تغییر سایز ISA زیاد می شود.
- (ج) هرچه مقدار داده ی نیاز به جابجایی بیشتر شود، از سرعت آن در خواندن و نوشتن می کاهد. برای مثال، حافظه های بیشتر، زمان بیشتری برای دسترسی به داده نیاز دارند، همچنین تاخیر محاسبات، mux ها و گیت ها بخاطر افزایش سایز ورودی، بیشتر می شود.
- (د) نیاز است حواسمان باشد که طول هر مرحله نسبت به حالت قبل، افزایش داشته و باید فرکانس کلاک را کمتر کرد به اندازه ای که تاخیر به وجود آمده توسط افزایش اندازه ی محاسبات را پوشش دهد.

0. فرض کنید یک مسیر داده single-cycle با زمان چرخه T داریم. مسیر داده را به n مرحله به صورت خطلوله تقسیم میکنیم (فرض کنید مرحل مختلف دارای تأخیر تقریبا یکسانی هست). فرض کنید زمان چرخه در این حالت برابر با a=0.1 و a=0.

به دنبال n ای می گردیم که thorughput را ماکزیمم کند، می دانیم برای گذردهی و زمان اجرا داریم:

$$throughput = \frac{1}{\text{execution time}}$$
 execution time = $IC \times CPI \times CT$

CPI و IC و IC که اعداد ثابتی هستند، در تعداد دستور زیاد، CPI = ۱ پس برای اینکه گذردهی را ماکزیمم کنیم کافیست زمان اجرا را مینیمم کنیم و برای اینکار تنها نیاز است زمان هر کلاک را کمینه کنیم.

$$IC = \frac{T}{n} + an \xrightarrow{\frac{d}{dn}} -\frac{T}{n^{\mathsf{T}}} + a = \cdot \rightarrow n = \pm \sqrt{\frac{T}{a}} \xrightarrow{T = 1 \cdot \cdot \cdot \cdot a = \cdot \cdot / 1} n = 1 \cdot \cdot a = 1 \cdot a =$$

و در این حالت گذردهی برابر است با

throughput =
$$\frac{1}{7 \times 1 \cdot {}^{-9} \times IC} = \frac{\Delta \times 1 \cdot {}^{\wedge}}{IC}$$