
# تمرین هفتم – عملی (مسیر داده و تست جمع برداری)

## مسير داده (PipeLine MIPS DataPath):

برای پیادهسازی این بخش از datapath زیر استفاده کردیم و با اعمال تغییراتی امکان اجرای دستورات ذکرشده در صورت سوال را فراهم کردیم:




این datapath به طور کلی در کلاس بررسی شده و بسیار مشابه همان datapath پردازندهی single-cycle است؛ البته تفاوتهایی دارد که در ادامه به آنها خواهیم پرداخت. در ادامه، به بررسی تفاوتهای این پردازنده با پردازندهی single-cycle و همچنین تغییراتی که باید در datapath موجود در تصویر اعمال کنیم تا همهی دستورات مورد نظر پوشش دادهشوند، می پردازیم:


#### • تفاوت PipeLine با SingleCycle


تفاوت اصلی این پردازنده با single-cycle در این است که به دلیل اجرای مرحله به مرحلهی دستورات و این که هر مرحله باید در یک cycle انجام شود، باید بین مراحل رجیسترهایی را در نظر بگیریم تا دادههایی که لازم است به مرحلهی بعد منتقل شوند را در خود ذخیره کند و در لبهی بالاروندهی کلاک به مرحلهی بعدی منتقل کند.


در پردازندهای که پیادهسازی کردهایم، دستورات در ۵ مرحلهی Memory Access ،Execution ،Read و Writeback اجرا میشوند و هر مرحله یک cycle طول می کشد. تنها استثنای این قاعده دستور mult است؛ در این دستور مرحلهی Execution بیش از یک cycle طول می کشد و پس از روشن شدن سیگنال ready به مرحله ی pipeline نمی شود و این محدودیت وسط Hazard Unit کنترل می شود.


برای پیاده سازی این مجموعه رجیسترها، از چند رجیستر در هر بلوک استفاده کرده ایم و در مدار قرار داده ایم:











### • تغییرات تصویر DataPath

در ابتدا لازم به ذکر است که از سمت چپ مجموعهی رجیسترها به ترتیب Registers3 ،Registers2 ،Registers1 ،PC و Registers4 نام گذاری شدهاند.

۱. اولین تفاوت در این است که mux پیش از PC را ۴ به ۱ گذاشته ایم تا امکان اجرای دستورات j و j فراهم شود. ورودی های ۲ و mux به ترتیب از رجیستر mux و mux به ترتیب از رجیستر mux و mux به ترتیب مربوط به آدرس mux و mux و mux به ترتیب از رجیستر mux به ترتیب مربوط به آدرس mux و mux به ترتیب از رجیستر mux به ترتیب مربوط به آدرس mux به ترتیب از رجیستر mux به ترتیب مربوط به آدرس mux به ترتیب از رجیستر mux به ترتیب از رجیستر mux به ترتیب از رجیستر mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux به ترتیب از mux به ترتیب مربوط به آدرس mux به ترتیب از mux

۲. یک mux پیش از Registers1 قرار می گیرد تا در صورتی که Hazard Unit بخواهد، به جای دستور فعلی، noop یا همان no-operation را در Registers1 ذخیره کند. ورودی شماره 0 این mux همان دستور فعلی و ورودی شماره 1 معادل دستور noop است. سیگنال مورد نیاز برای این mux توسط Hazard Unit تولید می شود.

۳. در این تصویر به سیگنال MemRead اشارهای نشدهاست؛ ولی آن را اضافه کردهایم و پس از عبور آن از Registers2 و Registers3 به Data Memory ورودی داده می شود.

۴. سیگنال Branch خروجی از control unit را حذف و به جای آن سیگنال دو بیتی PCPath را در نظر گرفته این سیگنال بستگنال Registers4 و Registers4 آپدیت می شود و سپس خروجی آن یعنی Registers4 از Registers3 عبور لومی از عبور از عبور از Registers3 و PC وارد آن می شود. آپدیت شدن آن نیز به این صورت است که اگر دستور beq می کند و به عنوان سیگنال کنترلی mux پیش از PC وارد آن می شود. آپدیت شدن آن نیز به این صورت است که اگر دستور، دستور یا pha باشد ولی سیگنال zero روشن نشده باشد، مقدار FinalPCPath برابر همان 00 می شود تا پس از اتمام این دستور، دستور بعدی اجرا شود.


۵. یک mux پیش از ورودی WriteData در بلوک Register File قرار دادیم که ورودی شماره 0 آن معادل همین حالت فعلی است و ورودی شماره 1 آن معادل PC + 2 است، تا بتوانیم دستور jal را پیادهسازی کنیم. سیگنال مورد نیاز این mux نیز با عنوان PC + 2 است، تا بتوانیم دستور Registers3 ،Registers2 و Registers4 و Registers4 و Registers4 و Ball می شود.

S. در کنار بلوک SignExtend یک بلوک ZeroExtend نیز قرار دادیم، زیرا در دستورات ANDi و Ori نیاز داریم. سپس یک SignExtend پس از این دو بلوک قرار دارد تا یکی از آنها را خروجی دهد. ورودی شماره O این mux متعلق به ZeroExtend و ورودی شماره O میشود. این میشود. این ZeroExtend است. سیگنال مورد نیاز این mux نیز با عنوان ExtType از Registers عامال می شود. سیگنال پس از عبور از Registers2 اعمال می شود.


۷. در مرحلهی Instruction Decode بیتهای مربوط به immediate نیز از Registers3 ،Registers2 و Registers4 عبور می کنند و به عنوان ورودی 2 در mux پیش از PC قرار می گیرند. این بیتها در واقع همان JumpAddress را مشخص می کنند و پیش از انتقال ۱ بیت به سمت چپ شیفت می خورند تا به جای ۷ بیت به ۸ بیت تبدیل شوند.

۸. تفاوت دیگر نیز حضور Hazard Unit است تا بتواند، وابستگیها را کنترل کند و در صورت مواجهه با وابستگی H- ،noop متوقف کند تا مقدار رجیستر مورد نظر آماده شود؛ سپس به اجرای ادامهی دستورات بپردازد. این بلوک سیگنالهای control unit و enable .signal و control unit می کند. سیگنال الهای enable و enable نیز برای کنترل آن ۵ رجیستر هستند.

تصویری از تغییرات اعمال شده به طور کلی به صورت زیر است:




تصویر نهایی DataPath نیز به این صورت است (این تصویر از نمای دور است و فایل آن شامل تمامی جزئیات ضمیمه شدهاست):



#### تست پردازنده:


برای تست این پردازنده و مقایسه ی آن با single-cycle و multi-cycle یک برنامه ی vector addition نوشته ایم. این برنامه و single-cycle نوشته ایم. این برنامه و بردار R3 و R3 و R3 و R3 قرار دارند و به ترتیب R و R و R و R و R و R قرار دارند و به ترتیب R و R و R قرار دارند و به ترتیب R و R و R قرار دارند و به ترتیب R و R مقدارده ی شده اند. خروجی نیز آرایه ای است که درایه های آن رجیسترهای R و R و R هستند.

ابتدا waveform این برنامه را در پردازندهی single-cycle مشاهده می کنید:




همان طور که مشخص است برنامه در ۲۲ cycle اجرا شدهاست.

حالا waveform همین برنامه را در پردازندهی waveform مشاهده می کنید:



همان طور که مشخص است برنامه در ۲۸ cycle اجرا شدهاست.

در نهایت waveform برنامه را در پردازندهی pipeline مشاهده می کنید:



همان طور که مشخص است برنامه در ۲۹ cycle انجام شدهاست.

نکتهی قابل توجه این است که تناوب کلاک در پردازندهی single-cycle برابر 10ns، در پردازندهی multi-cycle برابر 75ns و 75ns و 75ns و 75ns و 75ns و 75ns است. با این اوصاف این سه پردازنده به ترتیب برنامهی مشابه را در 120ns، 48ns و 75ns اجرا کردهاند.

به نظر می آید با توجه به استفاده از no-op، در این برنامه multi-cycle بهتر از pipeline عمل کردهاست، ولی در pipeline به خوبی تعداد cycle ها در مقایسه با multi-cycle کاهش یافتهاست.