

معماری کامپیوتر

دانشکده مهندسی کامپیوتر

دکتر اسدی
بهار ۱۴۰۳

مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶



تمرین اول

سوال ۱

۱. در بخشی از درس با یک کلاس میانی از ماشین‌ها که دارای هسته RISC و رابط میانی^۱ از نوع CISC بودند، آشنا شدید. یک مثال واقعی از چنین پردازنده‌هایی بیابید و در مورد نحوه کارکرد آن‌ها توضیح دهید.

یک مثال واقعی از این نوع پردازنده‌ها Crusoe Transmeta است که در واقع یک پردازنده ی RISC است ولی به برنامه نویس‌ها دستوراتی مشابه دستورات CISC ارائه می‌دهد. این پردازنده به چند دلیل توانسته این نوع معماری را داشته باشد.

- code morphing

این پردازنده به صورت پویا دستورات ۸۶x را گرفته و آن‌ها را به دستورات داخلی خود یعنی VLIW ترجمه می‌کند

- ترجمه کد و بهینه کردن آن منطبق با دستورات RISC
این پردازنده‌ها در داخل ساختار خود یک لایه ی سخت افزاری دارند که به واسطه ی آن می‌توانند دستورات پیچیده ی CISC را به دنباله ای از دستورات RISC تبدیل کنند. چه قبل اجرا و چه در زمان اجرا.

۲. به پرسش‌های زیر به صورت کامل پاسخ دهید.

۱. کلاس‌های موازی‌سازی را نام ببرید.
۲. کلاس‌های موازی‌سازی در اپلیکیشن را نام ببرید و هر کدام را توضیح دهید.
۳. کلاس‌های موازی‌سازی در معماری کامپیوتر را نام ببرید و هر کدام را توضیح دهید.

۱.

- (۱) موازی‌سازی در سطح دیتا
- (۲) موازی‌سازی در سطح ترد
- (۳) موازی‌سازی در سطح درخواست

۲.

- (۱) موازی‌سازی در سطح دیتا
چند داده را بتوان همزمان دستکاری کرد و عملیات بر روی آنها انجام داد
- (۲) موازی‌سازی در سطح تسک
موازی‌سازی تسک‌هایی که مستقل از یکدیگر هستند

۳.

- (۱) موازی‌سازی در سطح دستوز
این نوع موازی‌سازی سعی می‌کند که به اجرای یک برنامه سرعت بخشد. با استفاده از تکنیک‌هایی مانند pipelining، که به معنی به صف کردن دستوراتی که قرار است اجرا شوند، پیشبینی پرش و اجرای خارج از ترتیب.
- (۲) موازی‌سازی در سطح ترد
همان مفهوم multithreading که در زبان‌های برنامه‌نویسی پیشرفته‌تر نیز مشاهده می‌شود. به این معنی که از موازی‌کردن تعدادی ترد استفاده کنیم تا throughput کلی سیستم را افزایش دهیم
- (۳) موازی‌سازی در سطح درخواست
موازی‌سازی در سطح درخواست به این معنی است که اجرای برنامه‌های بزرگ و تسک‌های کلی و حجیم را به صورت موازی انجام دهیم. این مورد توسط برنامه‌نویس یا os مشخص می‌شود
- (۴) معماری برداری و GPU
به معنی انجام یک دستور بر روی مجموعه‌ای از داده‌ها است

۳. فرض کنید برنامه‌ای از دو بخش ترتیبی و قسمت موازی تشکیل شده است که این برنامه با سیستمی با n پردازنده اجرا می‌شود.

(آ) اگر اجرای برنامه روی یک پردازنده ۱ واحد زمانی طول بکشد، زمان اجرا روی n پردازنده (با فرض اینکه پردازنده‌ها یکسان بوده‌اند) و میزان تسریع را بدست آورید.

(ب) اگر اجرای برنامه روی n پردازنده ۱ واحد زمانی طول بکشد، زمان اجرای برنامه روی یک پردازنده (با فرض اینکه پردازنده‌ها یکسان بوده‌اند) و میزان تسریع را بدست آورید.

(ج) فرض کنید قدرت محاسباتی پردازنده i ام متناسب با u_i است و به عبارتی زمان اجرا روی پردازنده i ام برابر $\frac{1}{u_i}$ است. در این صورت پاسخ‌های قسمت آ و ب چگونه خواهد بود.

(آ)

t = زمان بخش موازی

q = زمان بخش ترتیبی

p = قدرت پردازشی

w = میزان پردازش مورد نیاز بخش موازی

m = میزان پردازش مورد نیاز بخش ترتیبی

$$1 = t + q, q = \frac{m}{p}, t = \frac{w}{p}$$

$$t \rightarrow \frac{t}{n}, t = 1 - q$$

پس زمان اجرا $q + \frac{1-q}{n}$ می‌شود و میزان تسریع برابر است با $\frac{1}{\frac{1-q}{n} + q}$ (ب)

$$t = \frac{w}{n * p}, \quad n * p \rightarrow p \Rightarrow t \rightarrow t * n$$

زمان اجرا $q + n(1 - q)$ و میزان تسریع $\frac{1}{n(1-q) + q}$ (ج)

برای بخش الف)

$$t = \frac{w}{u_k}, \quad u_k \rightarrow \sum_{i=1}^n u_i \Rightarrow t \rightarrow t * \frac{u_k}{\sum_{i=1}^n u_i}$$

زمان اجرا برابر می‌شود با $q + (1 - q) * \frac{u_k}{\sum_{i=1}^n u_i}$ و میزان تسریع $\frac{1}{(1-q) * \frac{u_k}{\sum_{i=1}^n u_i} + q}$

برای بخش ب)

$$t = \frac{w}{\sum_{i=1}^n u_i}, \quad \sum_{i=1}^n u_i \rightarrow u_k \Rightarrow t \rightarrow t * \frac{\sum_{i=1}^n u_i}{u_k}$$

زمان اجرا برابر می‌شود با $q + (1 - q) * \frac{\sum_{i=1}^n u_i}{u_k}$ و میزان تسریع $\frac{1}{(1-q) * \frac{\sum_{i=1}^n u_i}{u_k} + q}$ (برای بخش ب)

۴. یک پردازنده با مشخصات زیر پیاده‌سازی شده است:

۱. واکنشی^۲ دستورات ۲ پالس ساعت به طول می‌انجامد.

۲. اجرای دستورات ۳ پالس ساعت به طول می‌انجامد.

۳. پردازنده در سرعت ۱۰۰ مگاهرتز کار می‌کند.

ایجاد تغییرات زیر ممکن است:

۱. انجام واکنشی در یک پالس ساعت که باعث می‌گردد سرعت پردازنده به ۸۰ مگاهرتز کاهش یابد.

۲. اجرای دستورات در دو پالس ساعت که باعث می‌گردد سرعت پردازنده به ۷۵ مگاهرتز کاهش یابد.

۳. واکنشی در ۳ پالس ساعت و اجرا در ۴ پالس ساعت که باعث می‌گردد سرعت تا ۱۵۰ مگاهرتز افزایش یابد.

چنانچه برنامه‌ای با تعداد دستور مشخص روی ساختارهای فوق اجرا شود، کدام ساختار به کمترین زمان اجرا منجر می‌شود؟

c = تعداد دستورات

t = زمان اجرای کل

f = فرکانس

p = زمان پردازش و اجرا به کلاک

v = زمان واکنشی به کلاک

$$t = \frac{c * (p + v)}{f}$$

تحت ساختار ۱)

$$t = \frac{c * (3 + 1)}{8 * 10^7} = c * 5 * 10^{-8}$$

تحت ساختار ۲)

$$t = \frac{c * (2 + 2)}{7.5 * 10^7} = c * 5.33 * 10^{-8}$$

تحت ساختار ۳)

$$t = \frac{c * (4 + 3)}{1.5 * 10^8} = c * 4.66 * 10^{-8}$$

با مقایسه ی t های به دست آمده می توان دید که تحت ساختار ۳ کمترین زمان اجرا را برای یک برنامه با تعداد دستور ثابت خواهیم داشت

۵. فرض کنید زیرروال^۳ نوشته شده در قطعه کد اسمبلی MIPS زیر، با مقدار اولیه ۴ در ثبات a0 به واسطه دستور jal صدا زده شود. با فرض اینکه فرکانس کلاک ماشینی که برنامه روی آن اجرا می‌شود، ۹GHz باشد و همچنین با در نظر گرفتن جدول پایین، زمان اجرای این زیرروال را محاسبه کنید.

Instruction Type	CPI
ALU	0.5
Load	1.5
Store	0.9
Jump	1
Branch	0.8

```

1  fibonacci:
2  addi $sp, $sp, -8
3  sw $ra, 4($sp)
4  sw $a0, 0($sp)
5
6  li $t0, 1
7  ble $a0, $t0, base_case
8
9  addi $a0, $a0, -1
10 jal fibonacci
11 move $s1, $v0
12 lw $a0, 0($sp)
13 addi $a0, $a0, -2
14 jal fibonacci
15 add $v0, $s1, $v0
16
17 lw $ra, 4($sp)
18 lw $a0, 0($sp)
19 addi $sp, $sp, 8
20 jr $ra
21
22 base_case:
23 move $v0, $a0
24 addi $sp, $sp, 8
25 j epilogue
26
27 epilogue:
28 jr $ra

```

محاسبه می‌کنیم که از هر کلاس دستوری چند دستور استفاده می‌شود:

$$fibonacci(i) = \begin{cases} (ALU : 3, Load : 1, Store : 2, Jump : 2, Branch : 1) & i < 2 \\ fibonacci(i-1) + fibonacci(i-2) + (ALU : 6, Load : 4, Store : 2, Jump : 3, Branch : 1) & o.w \end{cases}$$

$$base = (3, 1, 2, 2, 1), regular = (6, 4, 2, 3, 1)$$

حال ما $fibonacci(4)$ را می‌خواهیم

$$\begin{aligned}
 fibonacci(4) &= fibonacci(3) + fibonacci(2) + regular \\
 &= fibonacci(2) + fibonacci(1) + regular + fibonacci(1) + fibonacci(0) + regular + regular \\
 &= fibonacci(1) + fibonacci(0) + regular + base + regular + base + base + regular + regular \\
 &= 5 * base + 4 * regular \\
 &= (39, 21, 18, 22, 9)
 \end{aligned}$$

حال CPI برنامه را حساب می‌کنیم

$$CPI = \frac{39 * 0.5 + 21 * 1.5 + 18 * 0.9 + 22 * 1 + 9 * 0.8}{109} = \frac{96.4}{109}$$

$$t = \frac{CPI * IC}{f} = \frac{96/4}{9 * 10^9} \approx 10/9 * 10^{-9}$$

۶. یک طراح کامپایلر می‌خواهد از میان دو توالی دستورالعمل^۴ یکی را برای یک پردازنده‌ی خاص انتخاب کند. شرکت سازنده‌ی پردازنده، جدول زیر را که نشان‌دهنده‌ی CPI پردازنده برای کلاس‌های مختلف دستورالعمل‌ها است را در اختیار طراح کامپایلر قرار داده است:

Instruction Class	A	B	C
CPI	1	2	3

در جدول زیر این توالی دستورالعمل‌ها و تعداد دستورالعمل‌هایی که از هر کلاس از دستورالعمل‌ها دارند را می‌بینید:

	A	B	C
Sequence 1	2	2	2
Sequence 2	6	1	1

حال به سوالات زیر جواب دهید:

۱. کدام توالی دستورات بیش‌تری دارد؟
۲. کدام توالی روی پردازنده‌ی ذکرشده سریع‌تر اجرا خواهد شد؟
۳. CPI هر کدام از این توالی‌ها را به دست آورید.

(۱) توالی ۱ دارای ۶ دستور است و توالی ۲ شامل ۸ دستور است. پس توالی ۲ (۳)

$$CPI_{seq1} = \frac{i_A * CPI_A + i_B * CPI_B + i_C * CPI_C}{IC_{seq1}} = \frac{2 * 1 + 2 * 2 + 2 * 3}{6} = 2$$

$$CPI_{seq2} = \frac{i_A * CPI_A + i_B * CPI_B + i_C * CPI_C}{IC_{seq2}} = \frac{6 * 1 + 1 * 2 + 1 * 3}{8} = 1.375$$

(۲)

$$t = \frac{CPI * IC}{f}$$

$$t_{seq1} = \frac{2 * 6}{f}, t_{seq2} = \frac{1.375 * 8}{f}$$

با مقایسه‌ی زمان هر یک از توالی‌ها مشاهده می‌کنیم که توالی دوم سریع‌تر اجرا خواهد شد.