معماري كامپيوتر

دانشكده مهندسي كامپيوتر

دکتر اسدی بهار ۱۴۰۳

مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶ و امیرحسین صوری، ۴۰۱۱۰۶۱۸۲



تمرین دهم سوال اول عملی

١. تمرين عملي اول

در این تمرین قصد داریم یک برنامه محک^۹ را با سیاستهای مختلف را روی ابزار Gem5 شبیه سازی کنیم و نتایج بدست آمده از شبیه سازی را تحلیل کنیم.

برای شبیه سازی از دو سیاست FIFO و LRU استفاده کنید. برای پیکریندی سیستم شبیه سازی نیز از پیکربندی پیش فرض در آدرس زیر استفاده کنید و به صورت زیر با قابلیتهای زیر اجرا کنید.

```
./build/X86/gem5.opt configs/deprecated/example/se.py -c [bench] --
caches --12cache --12_size=4kB --mem-type=DDR4_2400_16x4 --
cacheline_size 128
```

پس از شبیهسازی به واسطه راهنمایی داده شده، دنباله ۱۰ دسترسی حافظه توسط شبیهساز را بدست آورید. حال با توجه به این دنباله دسترسی به حافظه، به واسطه یک اسکریپت پایتون، بدست آورید که در صورتی که سیاست حافظه نهان به صورت بهینه عمل میکرد، مقدار نرخ برخورد به چه صورت تغییر میکرد.

نكته: فرض كنيد ساختار حافظه نهان به صورت 2-way set-associative است.

راهنمایی (اضافه کردن قابلیت سیاست حافظه نهان)

برای اضافه کردن قابلیت سیاست جایگزینی ۱۱ هنگام اجرای شبیهسازی مراحل زیر را اجرا کنید. ابتدا در فایل موجود در مسیر configs/common/ObjectList خط زیر را اضافه کنید:

سپس قابلیتهای زیر را به عنوان قابلیتهای شبیه سازی، در فایل configs/common/Options.py به تابع addNoISAOptions به ابع های در فایل الله عنوان قابلیتهای شبیه سازی، در فایل configs/common/Options.py اضافه کنید:

```
parser.add_argument("--12_repl", default="LRURP",
choices=ObjectList.repl_list.get_names(),
help = "replacement policy for 12")
```

نهايتا سه خط زير را به انتهاى تابع get_cache_opts_ در فايل موجود در مسير get_cache_opts_ نهايتا سه خط زير را به انتهاى تابع

```
replacement_policy_attr = f"{level}_repl"
if hasattr(options, replacement_policy_attr):
opts["replacement_policy"] = ObjectList.repl_list.get(getattr(options, replacement_policy_attr))()
```

حال می توانید با استفاده از قابلیت ا_2_repl نوع سیاست جایگزینی را هنگام شبیهسازی برای حافظه نهان لایه دوم تعیین کنید.

راهنمایی (بدست آوردن ترتیب دسترسی به حافظه)

برای بدست آوردن دنباله دسترسی به حافظه، باید فایل configs/common/CacheConfig.py را تغییر دهیم. در تابع config_cache و در زیر شرط if options.l2cache ابتدا دو خط زیر را کامنت کنید:

```
system.12.cpu_side = system.tol2bus.mem_side_ports
system.12.mem_side = system.membus.cpu_side_ports
```

سپس درست زیر این دو خط کامنت شده، قطعه کد زیر را اضافه کنید:

```
system.monitor2 = CommMonitor()
system.monitor2.trace = MemTraceProbe(trace_file = "CT_mon2.trc.gz")
system.monitor2.slave = system.l2.mem_side

system.membus.slave = system.monitor2.master
system.l2.cpu_side = system.tol2bus.master
```

با اضافه کردن این قطعه کد شما پکتهایی را که روی حافظهنهان لایه دوم جابهجا می شوند، مانیتور میکنید. با اجرای شبیه سازی، یک فایل فشرده در آدرس m5out/CT_mon2.trc.gz ایجاد می شود که دارای یک فایل، حاوی اطلاعات مانیتور شده روی حافظهنهان لایه دوم است. شما به واسطه اسکریپت موجود در مخزن gem5 می توانید اطلاعات موجود در فایل مدنظر را decode کنید.

```
python3 util/decode_packet_trace.py CT_mon2.trc result.csv
```

فایل خروجی تولید شده فرمتی به صورت زیر دارد:

```
5,u,217728,128,256,0
6,u,331264,128,98,1500
5,u,221184,128,256,3000
6,u,331136,128,98,11000
6,u,323072,128,131171,15500
6,u,322176,128,99,18500
6,u,318080,128,99,22500
6,u,319104,128,99,23500
5,u,221312,128,256,24500
6,u,322304,128,99,25000
```

در هر خط یک Cache Access نمایش داده شده است که مقدار سوم آدرس خانه مدنظر از حافظه را نمایش میدهد. شما به واسطه این داده ها میتوانید نرخ برخورد حالت بهینه را بدست آورید.

با توجه به راهنمایی های داده شده، قابلیت سیاست حافظه ی نهان را به agem اضافه کردم و سپس با دو سیاست گفته شده آنها را اجرا و گزارش miss-rate را استخراج کردم، همچنین، دنباله ی دسترسی به حافظه را نیز با دنبال کردن راهنمایی ها، بدست آوردم. برنامه ی مورد بررسی:

```
1 // C program to multiply two square matrices.
3 #define N 4
5 // This function multiplies mat1[][] and mat2[][],
6 // and stores the result in res[][]
7 void multiply(int mat1[][N], int mat2[][N], int res[][N])
       int i, j, k;
       for (i = 0; i < N; i++)
           for (j = 0; j < N; j++)
               res[i][j] = 0;
               for (k = 0; k < N; k++)
                   res[i][j] += mat1[i][k]*mat2[k][j];
21 int main()
        int mat1[N][N] = { {1, 1, 1, 1},
                       {4, 4, 4, 4}};
       int mat2[N][N] = { {1, 1, 1, 1},
                       {4, 4, 4, 4}};
       int res[N][N]; // To store result
       int i, j;
       multiply(mat1, mat2, res);
```

با اجرای این برنامه بر روی شبیه ساز به نتایج زیر برای miss rate با سیاست های مختلف رسیدیم.

iniss rate (آ) با سیاست LRU:

```
command line: ./build/X86/gem5.opt configs/deprecated/example/se.py -c binary/bench --caches --12_size=4kB --mem-type=DDR4_2400_16x4 --cacheline_size 128 --12_repl=LRURP

warn: The get_runtime_isa function is deprecated. Please migrate away from using this function.

warn: The set_py script is deprecated. It will be removed in future releases of gem5.

warn: monitor2.slave is deprecated. Slave is now called 'pu_side_port'

warn: monitor2.slave is deprecated. master is now called 'mem_side_port'

dlobal frequency set at 16000000000000000 ticks per second

warn: failed to generate dot output from moout/config.dot

scr/mem/fam_interface.cc:090: warn: DRAM device capacity (32768 Mbytes) does not match the address range assigned (512 Mbytes)

scr/mem_fam_interface.cc:090: warn: DRAM device capacity (32768 Mbytes) does not belong to any statistics::Group. Legacy stat is deprecated.

system.remote_gdb: Listening for connections on port 7000

**** REAL SIMULATION ****

scr/sim/simulate.cc:194: info: Entering event queue @ 0. Starting simulation...

scr/sim/simulate.cc:194: info: Entering event queue @ 0. Starting simulation...

scr/sim/syscall_emul.cc:74: warn: ignoring syscall seq(...)

scr/sim/syscall_emul.cc:74: warn: ignoring syscall mprotect(...)

scr/sim/syscall_emul.cc:74: warn: ignoring sycall mprotect(...)

scr/sim/syscall_emul.cc:74: warn: ignoring sycall mprote
```

(ت) miss rate با سیاست FIFO:

```
command line: ./build/X86/gem5.opt configs/deprecated/example/se.py -c binary/bench --caches --l2_size=4kB --mem-type=DDR4_2400_16x4 --cacheline_size 128 --l2_repl=FIFORP

warn: The 'get_runtime_isa' function is deprecated. Please migrate away from using this function.
warn: The 'get_runtime_isa' function is deprecated. Please migrate away from using this function.
warn: monitor2.slave is deprecated. Slave' is now called 'cpu_side_port'
warn: monitor2.slave is deprecated. "slave' is now called 'mem_side_port'
Global frequency set at 10000000000000 ticks per second
warn: failed to generate dot output from m5out/config.dot
src/mem/dran_interface.cc:690: warn: DRAM device capacity (32768 Mbytes) does not match the address range assigned (512 Mbytes)
src/sbase/statistics.hh:279: warn: One of the stats is a legacy stat is a stat that does not belong to any statistics::Group. Legacy stat is deprecated.
system.renote ggb: Listening for connections on port 7000
**** REAL SIMULATION ****
src/sim/smulate.cc:144: info: Entering event queue @ 0. Starting simulation...
src/sim/smulate.cc:144: info: Increasing stack size by one page.
src/sim/syscall_emul.cc:74: warn: ignoring syscall set poust_list(...)
src/sim/syscall_emul.cc:74: warn: ignoring syscall mprotect(...)
src/sim/syscall_emul.cc:74: warn: ignoring syscall mprote
```

(ج) miss rate با سیاست Random

```
warn: The 'get_runtime isa' function is deprecated. Please migrate away from using this function.

warn: The 'get_runtime isa' function is deprecated. Please migrate away from using this function.

warn: The 'get_runtime isa' function is deprecated. It will be removed in future releases of gem5.

warn: The 'get_runtime isa' function is deprecated. Please migrate away from using this function.

warn: monitor2.slave is deprecated. Slave is now called 'cpu_side_port'

Warn: monitor2.slave is deprecated. Slave is now called 'mem_side_port'

Global frequency set at 10000000000000 ticks per second

warn: failed to generate dot output from mbout/config.dot

src/mem/faminterface.cc.6500: warn: DRAM device capacity (32768 Mbytes) does not match the address range assigned (512 Mbytes)

src/mses/statistics.hh:279: warn: One of the stats is a legacy stat. Legacy stat is a stat that does not belong to any statistics::Group. Legacy stat is deprecated.

system.remote agds: Listening for connections on port 7000

****** REAL SIMULATION *****

src/sim/mem_state.cc:443: info: Intering event queue @ 0. Starting simulation...

src/sim/myscall_emul.cc:74: warn: ignoring syscall set_robust_list(...)

src/sim/syscall_emul.cc:74: warn: ignoring syscall set_robust_list(...)

src/sim/syscall_emul.cc:74: warn: ignoring syscall set_robust_list(...)

src/sim/syscall_emul.cc:74: warn: ignoring syscall mprotect(...)

# miss rate for overall accesses (Ratio)
```

سپس کدی نوشته تا با استفاده از دنباله ی دسترسی به حافظه، مقدار miss rate بهینه را یافتیم. کد مورد نظر به این صورت است:

```
1 import numpy as np
 2 from collections import deque
   import itertools
6 def parse_addresses(file_path):
      addresses =
       with open(file_path, 'r') as file:
           lines = file.readlines()
           for line in lines:
               elements = line.strip().split(',')
               address = int(elements[2], 10\psi)
               addresses.append(address)
       return addresses
17 def simulate_cache(file_path):
       addresses = parse_addresses(file_path)
       cache_simulator = CacheSimulator()
       for address in addresses:
           cache_simulator.access_count += 1
           if cache_simulator.access_cache(address):
               set_index = cache_simulator.get_set_index(address)
               cache_set = cache_simulator.cache[set_index]
               cache_simulator.future_addresses = addresses[cache_simulator.access_count:]
               best_cache_state, best_miss_count = cache_simulator.branch_and_replace(address, cache_set)
               cache_simulator.cache[set_index] = deque(best_cache_state, maxlen=cache_simulator.associativity)
       miss_rate = cache_simulator.miss_count / cache_simulator.access_count if cache_simulator.access_count > 0 else 0
       return miss_rate
34 miss_rate = simulate_cache('result.csv')
35 print(f"Miss Rate: {miss_rate:.4f}")
```

عملکرد آن به این صورت است که ابتدا آدرس ها را از فایل خوانده و سپس تک تک آدرس ها را شبیه سازی می کند، و هرگاه نیاز به جایگذاری بود، در هر دو حالت به آدرس های پیش رو نگاه می کند و تصمیم می گیرد که کدام حالت miss کمتری می خورد. التبه در این جلونگری نیز ممکن است نیاز به جایگذاری بیشتری باشد که در آن صورت پیچیدگی محاسباتی الگوریتم برابر با ۲۰۱۳ ۲۰۰۳ است که اصلا قابل محاسبه نیست پس با در نظر گرفتن این تقریب می توانیم محاسبات را سریع تر کینم.

```
• • •
   class CacheSimulator:
       def __init__(self, cache_size_kb=4, line_size_bytes=64, associativity=2):
            self.future_addresses = None
           self.cache_size_kb = cache_size_kb
           self.line_size_bytes = line_size_bytes
           self.associativity = associativity
           self.num_lines = (cache_size_kb * 1024)
           self.num_sets = self.num_lines
           self.cache = [deque(maxlen=associativity) for _ in range(self.num_sets)]
           self.access_count = 0
           self.miss_count = 0
       def get_set_index(self, address):
           return self.get_block_index(address) % self.num_sets
       def get_block_index(self, address):
           return address
       def access_cache(self, address):
           set_index = self.get_set_index(address)
           block_index = self.get_block_index(address)
           cache_set = self.cache[set_index]
           if block_index in cache_set:
               self.miss_count += 1
               if len(cache_set) >= self.associativity:
                   return True
               cache_set.append(block_index)
               return False
       def branch_and_replace(self, address, cache_set):
           block_index = self.get_block_index(address)
           best_miss_count = float('inf')
           best_cache_state = None
           for i in range(len(cache_set)):
               new_cache_set = cache_set.copy()
               new_cache_set[i] = block_index
               miss_count = self.simulate_future_accesses(new_cache_set)
                if miss_count < best_miss_count:</pre>
                   best_miss_count = miss_count
                   best_cache_state = new_cache_set
           return best_cache_state, best_miss_count
       def simulate_future_accesses(self, cache_set):
           future_miss_count = 0
           for address in self.future_addresses:
               block_index = self.get_block_index(address)
                if block_index not in cache_set:
                   future_miss_count += 1
           return future_miss_count
```

داخل این کلاس نیز توابعی تعبیه شده تا مشخص کنند، دسترسی به یک حافظه باعث جایگذاری می شود یا خیر و همچنین محاسبه ی miss های آینده

Miss Rate: 0.9641

در انتها نيز miss rate بهينه برابر اين مقدار است.