

طراحی سیستم های دیجیتال

دانشکده مهندسی کامپیوتر

دکتر فصیحی
بهار ۱۴۰۳

مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶



تمرین چهارم

سوال ۱

مداری طراحی کنید که ۳ عدد صحیح ۳۲ بیتی (A، B و C) را از ورودی بگیرد و با فشردن دکمه Start دو عدد A و B را با روش جمع متوالی در هم ضرب کند و در صورتی که حاصلضرب کوچکتر از عدد C باشد، حاصلضرب را در خروجی و در صورتی که بزرگتر باشد، عدد C را در خروجی قرار دهد.

الف) مدار خود را با یک ASM Chart طراحی کنید.

ب) از روی ASM Chart، منابع لازم برای DataPath را بدست آورده و بنویسید.

پ) سپس هر کدام از این منابع را در وریلاگ به صورت رفتاری توصیف کنید (برای هر منبع یک ماژول) و با اتصال ساختاری این ماژول ها به هم DataPath خود را تکمیل کنید.

ت) در انتها نمودار حالت طراحی خود را بدست آورید.


ث) از روی نمودار حالت بخش ControlUnit طراحی خود را در وریلاگ توصیف کنید.

ج) برای توصیف وریلاگ خود Testbench بنویسید.

به نکات زیر در طراحی مدار دقت کنید:

- ۱- طراحی شما باید در تعداد پالاس ساعت کمتر پاسخ را محاسبه کند.
- ۲- مدار شما باید از لحاظ سخت افزار بهینه باشد.
- ۳- سیگنال های کنترلی (Start و Ready) و قوانین طراحی (مانند عدم نشت مقادیر میانی مدار) در طراحی مدار رعایت گردد.

(آ) برداشتم از ضرب کننده ی مورد نظر، یک ضرب کننده است که از همان الگوریتم ذکر شده در اسلاید ها برای محاسبه ی ضرب در تعداد کلاک کمتر استفاده می کند با این تفاوت که اگر حاصل ضرب از یک مقداری overflow کرد، به جای نتیجه، همان مقدار را بازگردانیم، این حالت را با سیگنال overflow در طراحی خود مدل کرده ام، همچنین برای تعداد حلقه های کمتر، از دو ماژول min و max بهره برده ام. مقادیر میانی نیز از بیرون قابل مشاهده نیست و سخت افزار تا حد امکان بهینه شده است.



(ب) دستوراتی که این Datapath باید توانایی انجام آنها را داشته باشد به صورت زیر است:

```

ready <= 0
r4 <= 0
overflow <= 0
r1 <= min(inA, inB)
r2 <= max(inA, inB)
r3 <= inC
ready <= !(r1)
overflow <= r4 > r3
r4 <= r4 + r2
r1--
r5 <= r3
r5 <= r3
  
```

و برای اجرای این دستورات به قطعات زیر در دیتاپف نیاز است:

register with reset and enable for ready, overflow, r1 ~ r4 and state
 min and max modules
 reduction nor for r1
 adder, decrement
 2x1 mux for r5 and r1
 comparator

البته این min و max به صورت خاصی عمل می کنند تا اعداد علامت دار را نیز هندل کنند. ماژول min فاصله ی اعداد تا صفر را می سنجد و قدرمطلق عددی که فاصله ی کمتری دارد را خروجی می دهد، و ماژول max نیز به عددی که فاصله ی کمتری دارد نگاه می کند، اگر آن عدد منفی بود، قرینه ی عدد دوم و در غیر این صورت همان عدد دوم را خروجی می دهد. با انجام این تغییرات، همواره عددی که به صفر نزدیک تر است، در رجیستر ۱ قرار می گیرد و اگر منفی بود، عدد دوم را قرینه می کند و عدد دوم را نیز در رجیستر ۲ قرار می دهد.

(ج) از آنجایی که کد های توصیف رفتاری تا حد خوبی ساده و قابل فهم هستند، تنها به نشان دادن آنها اکتفا می کنم.

```
1 module decrementer #(
2     parameter n
3 ) (
4     a,
5     res
6 );
7
8 input [n-1:0] a;
9 output reg [n-1:0] res;
10
11 always @(a) begin
12     res <= a-1;
13 end
14
15 endmodule //decrementer
```

```
1 module adder #(
2     parameter n
3 ) (
4     a, b,
5     overflow, result
6 );
7
8 input [n-1:0] a, b;
9 output reg overflow;
10 output reg [n-1:0] result;
11
12 always @(a or b) begin
13     {overflow, result} <= a + b;
14 end
15
16 endmodule //adder
```

```
1 module two_to_one_mux #(
2     parameter n
3 ) (
4     a1, a2, sel,
5     res
6 );
7
8 input [n-1:0] a1, a2;
9 input sel;
10 output reg [n-1:0] res;
11
12 always @(a1 or a2 or sel) begin
13     if (sel == 1)
14         res <= a2;
15     else
16         res <= a1;
17 end
18
19 endmodule //two_to_one_mux
```

```
1 module compartor #(
2     parameter n
3 ) (
4     a, b,
5     isGreater
6 );
7
8 input[n-1:0] a, b;
9 output reg isGreater;
10
11
12 always @(a, b) begin
13     if ($signed(a) > $signed(b))
14         isGreater <= 1;
15     else
16         isGreater <= 0;
17 end
18
19 endmodule //compartor
```

```
1 module reduction_nor #(
2     parameter n
3 ) (
4     in,
5     rn
6 );
7
8
9 input [n-1:0] in;
10 output reg rn;
11
12 always @(in) begin
13     rn <= ~(|in);
14 end
15
16 endmodule //reduction_nor
```

```
1 module register #(
2     parameter n
3 ) (
4     data_in, reset, clk, enable,
5     data_out
6 );
7
8 input [n-1:0] data_in;
9 input reset, clk, enable;
10 output reg [n-1:0] data_out;
11
12 always @(posedge clk or negedge reset) begin
13     if (!reset)
14         data_out <= 0;
15     else begin
16         if (enable) begin
17             data_out <= data_in;
18         end
19     end
20 end
21 endmodule //register
```

```

1 module max #(
2     parameter n
3 ) (
4     a, b,
5     res
6 );
7
8
9 input [n-1:0]a, b;
10 output reg [n-1:0]res;
11
12 always @(a or b) begin
13     if ($signed(a) < 0) begin
14         if ($signed(b) < 0) begin
15             if ($signed(a) < $signed(b))
16                 res = -a;
17             else
18                 res = -b;
19         end
20     else begin
21         if (-a < b)
22             res = -b;
23         else
24             res = a;
25     end
26 end
27 else begin
28     if ($signed(b) < 0) begin
29         if (-b < a)
30             res = -a;
31         else
32             res = b;
33     end
34     else begin
35         if (a < b)
36             res = b;
37         else
38             res = a;
39     end
40 end
41 end
42
43 endmodule //max


```

```

1 module min #(
2     parameter n
3 ) (
4     a, b,
5     res
6 );
7
8
9 input [n-1:0]a, b;
10 output reg [n-1:0]res;
11
12 always @(a or b) begin
13     if ($signed(a) < 0) begin
14         if ($signed(b) < 0) begin
15             if ($signed(a) < $signed(b))
16                 res = -b;
17             else
18                 res = -a;
19         end
20     else begin
21         if (-a < b)
22             res = -a;
23         else
24             res = b;
25     end
26 end
27 else begin
28     if ($signed(b) < 0) begin
29         if (-b < a)
30             res = -b;
31         else
32             res = a;
33     end
34     else begin
35         if (a < b)
36             res = a;
37         else
38             res = b;
39     end
40 end
41 end
42
43 endmodule //min

```

سپس آنها را در ماژول دیتا پف به یکدیگر متصل می کنیم تا همچنین مداری تشکیل شود.



```

1  module datapath #(
2      parameter n
3  ) (
4      inA, inB, inC, reset_regs, sel_r1, sel_r5, clk, en,
5      cmp_res, nor_res, r5
6  );
7
8  input [n-1:0]inA, inB, inC;
9  input reset_regs, sel_r1, sel_r5, clk, en;
10 output cmp_res, nor_res;
11 output [n-1:0]r5;
12
13 wire [n-1:0]r1, r2, r3, r4, adder_res, r1_mux_in, r5_mux_in, dec_r1, min_in, max_in;
14 wire nor_res, cmp_res, r1_mux_sel, r5_mux_sel;
15
16 reduction_nor #(n) reduction_nor_instance (
17     .in(r1) ,
18     .rn(nor_res)
19 );
20
21 comparator #(n) comparator_ins (
22     .a(r4),
23     .b(r3),
24     .isGreater(cmp_res)
25 );
26
27 adder #(n) adder_inst (
28     .a(r4),
29     .b(r2),
30     .result(adder_res)
31 );
32
33 register #(n) r4_register (
34     .reset(reset_regs),
35     .clk(clk),
36     .enable(en),
37     .data_in(adder_res),
38     .data_out(r4)
39 );
40
41 register #(n) r3_register (
42     .reset(1'b1),
43     .enable(1'b1),
44     .clk(clk),
45     .data_in(inC),
46     .data_out(r3)
47 );


```

```

1  max #(n) max_inst (
2      .a(inA),
3      .b(inB),
4      .res(max_in)
5  );
6
7  min #(n) min_inst (
8      .a(inA),
9      .b(inB),
10     .res(min_in)
11 );
12
13 register #(n) r2_register (
14     .reset(1'b1),
15     .enable(1'b1),
16     .clk(clk),
17     .data_in(max_in),
18     .data_out(r2)
19 );
20
21 decremter #(n) dec_r1_inst (
22     .a(r1),
23     .res(dec_r1)
24 );
25
26 two_to_one_mux #(n) r1_mux_inst (
27     .a1(min_in),
28     .a2(dec_r1),
29     .sel(sel_r1),
30     .res(r1_mux_in)
31 );
32
33 register #(n) r1_register (
34     .reset(1'b1),
35     .enable(1'b1),
36     .clk(clk),
37     .data_in(r1_mux_in),
38     .data_out(r1)
39 );
40
41 two_to_one_mux #(n) r5_mux_inst (
42     .a1(r3),
43     .a2(r4),
44     .sel(sel_r5),
45     .res(r5_mux_in)
46 );
47
48 register #(n) r5_register (
49     .reset(1'b1),
50     .enable(nor_res | cmp_res),
51     .clk(clk),
52     .data_in(r5_mux_in),
53     .data_out(r5)
54 );
55
56 endmodule //datapath

```

(د) نمودار حالت مدار کنترلی آن به این صورت در میآید:




```

1  module control_unit (
2      cmp_res, nor_res, start, clk,
3      reset_regs, sel_r1, sel_r5, en
4  );
5
6  input cmp_res, nor_res, start, clk;
7  output reset_regs, sel_r1, sel_r5, en;
8
9  reg state = 0;
10
11 always @(posedge clk) begin
12     if (state == 0) begin
13         if(start == 1) begin
14             state <= 1;
15         end
16     end
17     else begin
18         if(cmp_res) begin
19             state <= 0;
20         end
21         else if (nor_res) begin
22             state <= 0;
23         end
24     end
25 end
26
27 assign reset_regs = state | ~start;
28 assign sel_r1 = reset_regs;
29 assign en = state & (~cmp_res | ~nor_res);
30 assign sel_r5 = state & ~cmp_res & nor_res;
31
32 endmodule //control_unit

```

```

1 module mult_and_min #(
2     parameter n
3 ) (
4     inA, inB, inC, start, clk,
5     ready, overflow, result
6 );
7
8 input [n-1:0] inA, inB, inC;
9 input start, clk;
10 output ready, overflow;
11 output [n-1:0] result;
12
13 wire reset_regs, sel_r1, sel_r5, en, nor_res, cmp_res;
14
15 control_unit cn_inst (
16     .cmp_res(cmp_res),
17     .nor_res(nor_res),
18     .start(start),
19     .clk(clk),
20     .reset_regs(reset_regs),
21     .sel_r1(sel_r1),
22     .sel_r5(sel_r5),
23     .en(en)
24 );
25
26 datapath #(n) dp_inst (
27     .inA(inA),
28     .inB(inB),
29     .inC(inC),
30     .reset_regs(reset_regs),
31     .sel_r1(sel_r1),
32     .sel_r5(sel_r5),
33     .clk(clk),
34     .en(en),
35     .cmp_res(cmp_res),
36     .nor_res(nor_res),
37     .r5(result)
38 );
39
40 register #(1) ready_register (
41     .reset(reset_regs),
42     .clk(clk),
43     .enable(en),
44     .data_in(nor_res),
45     .data_out(ready)
46 );
47
48 register #(1) overflow_register (
49     .reset(reset_regs),
50     .clk(clk),
51     .enable(en),
52     .data_in(cmp_res),
53     .data_out(overflow)
54 );
55
56 endmodule //mult_and_min

```

(و) تست بنچ نوشته شده برای این مدار حالت هایی که در آنها ضرب بیشتر از عدد سوم می شود، حالتی که عدد بزرگتر در a قرار دارد و همچنین عدد بزرگتر در b قرار دارد را مدل می کند.

```

1 module testbench ();
2 parameter n = 32;
3 reg signed [n-1:0]a, b, c;
4 reg start, clk;
5 wire [n-1:0]result;
6 wire overflow, ready;
7
8 mult_and_min #(n) mam (
9     .inA(a),
10    .inB(b),
11    .inC(c),
12    .start(start),
13    .clk(clk),
14    .overflow(overflow),
15    .ready(ready),
16    .result(result)
17 );
18
19 initial begin
20     clk = 0;
21 end
22
23 always #5 clk = ~clk;
24
25 initial begin
26     a = 13; b = 12; c = 100; start = 1;
27     #20;
28     start = 0;
29     #200;
30     a = 4; b = 8; c = 59; start = 1;
31     #20;
32     start = 0;
33     #200;
34     a = 10; b = -2; c = 38; start = 1;
35     #20;
36     start = 0;
37     #200;
38     a = -10; b = -2; c = 38; start = 1;
39     #20;
40     start = 0;
41     #200;
42     a = -1; b = -2; c = 38; start = 1;
43     #20;
44     start = 0;
45     #200;
46     $stop();
47 end
48
49 initial begin
50     $monitor($time, ": value of a is: ", a, " value of b is: ", b, " value of c is: ", c,
51             " and we see result ", $signed(result), " with signals ready and overflow in order being ", ready, overflow);
52 end
53
54 initial begin
55     $dumpfile("mult_and_min.vcd");
56     $dumpvars();
57 end
58
59 endmodule //testbench

```

```

#      0: value of a is:      13 value of b is:      12 value of c is:      100 and we see result      x with signals ready and overflow in order being 00
#      95: value of a is:      13 value of b is:      12 value of c is:      100 and we see result      100 with signals ready and overflow in order being 01
#     220: value of a is:         4 value of b is:         8 value of c is:         59 and we see result      100 with signals ready and overflow in order being 00
#     275: value of a is:         4 value of b is:         8 value of c is:         59 and we see result      32 with signals ready and overflow in order being 10
#     440: value of a is:        10 value of b is:        -2 value of c is:         38 and we see result      32 with signals ready and overflow in order being 00
#     475: value of a is:        10 value of b is:        -2 value of c is:         38 and we see result     -20 with signals ready and overflow in order being 10
#     660: value of a is:       -10 value of b is:        -2 value of c is:         38 and we see result     -20 with signals ready and overflow in order being 00
#     695: value of a is:       -10 value of b is:        -2 value of c is:         38 and we see result      20 with signals ready and overflow in order being 10
#     880: value of a is:        -1 value of b is:        -2 value of c is:         38 and we see result      20 with signals ready and overflow in order being 00
#     905: value of a is:        -1 value of b is:        -2 value of c is:         38 and we see result       2 with signals ready and overflow in order being 10

```

فایل vcd نیز جهت مشاهده ی دقیق تر در دسترس شما قرار داده شده است.