طراحی سیستم های دیجیتال


دانشكده مهندسي كامپيوتر

استاد فصحتی بهار ۱۴۰۳

مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶



تمرين اول



. (Ī)

ype	Order	Modified		
erilog	0	03/21/24	12:35:18 AM	
erilog	2	03/21/24	12:44:59 AM	
erilog	1	03/21/24	12:44:07 AM	
er	rilog	rilog 2	rilog 2 03/21/24	rilog 2 03/21/24 12:44:59 AM

```
module SRFF (
    S, R, clk, SET, CLR,
    Q, Q_not
input wire S, R, clk, SET, CLR;
output reg Q, Q_not;
always @ (posedge clk or negedge CLR or negedge SET)begin
       Q <= 0;
    else if(~SET)
       Q <= 1;
        case({S,R})
            2'b00:
                Q <= Q;
               Q <= 0;
               Q <= 1;
            2'b11:
               0 <= 0;
        endcase
   Q_not <= ~Q;
endmodule
```

برای طراحی شماتیک ابتدا نیاز است SRFF را طراحی کنیم. همانطور که گفته شده بود در لیست حساسیت حلقه ی always را طراحی کنیم. همانطور که گفته شده بود در لیست حساسیت حلقه ی SRFF متغیر های مختلف SR سوییچ نیز آمده است که باعث می شود این سیگنال ها به طور ناهمزمان کار کنند. سپس اگر این سیگنال ها یک باشند، بر روی حالت های مختلف SR سوییچ کیس می زنیم و Q را مقدار دهی می کینم.

و سپس برای خود طراحی نیز ۲ نمونه از SRFF طراحی شده می گیریم و سیم ها را همانطور که نمایش داده شده متصل می کنیم.

(ب) این توصیف در واقع سخت افزار یک شمارنده ی جانسون برعکس است. از حالت ۰۰۰۰ شروع می کند و در هر کلاک، نات MSB به جای LSB می نشیند و همچنین همه ی بیت ها به سمت چپ شیفت می خورند پس شمارنده به اینگونه می شمارد:

علاوه بر این سیگنال های SET و CLR را نیز داریم که به صورت ناهمزمان و active low عمل می کنند و هنگام فعال سازی شمارنده را به ترتیب به وضعیت ۱ و وضعیت ۲ می برند.

(ج)

بستر آزمون نوشته شده با نرخ کلاک ۱۰ واحد زمانی کار می کند و هر ۸۵ ثانیه یک بار به یکی از ۴ حالت ورودی های ممکن می رود، دو بیت SET در حالت ورودی های ما هستند. در ۸۵ واحد بعدی SET در حالت ورودی های ما هستند. در ۸۵ واحد بعدی SET در حالت غیر فعال قرار می گیرد، در ۸۵ واحد زمانی سوم سیگنال CLR غیرفعال غیر فعال قرار می گیرد و به دلیل فعال بودن CLR همچنان خروجی ها در وضعیت صفر باقی می مانند. در ۸۵ واحد زمانی سوم سیگنال میشود و مدار در وضعیت تمام یک قرار می گیرد. و در بخش آخر شبیه سازی که هردو سیگنال غیرفعال هستند از وضعیت تمام یک شروع به شمردن می کند.

سوال ۲

۲- یک رمزکننده اولویتدار^۳ ۴ در ۲ را با زبان برنامهنویسی وریلاگ با دستورات تخصیص پیوسته ^۴ توصیف کنید و برای آن یک ماژول بسترآزمون (ماژول تحریک) نوشته که تمامی حالات را در ابزار شبیهسازی ModelSim مورد آزمون قرار دهد.

```
1 ∨ module encoder_4to2 (
2
         input [3:0]d ,
        output [1:0]q, v
4
     );
5
     assign q[1] = d[3] | d[2];
6
    assign q[0] = d[3] | (\sim d[2] \& d[1]);
    assign v = d[3] | d[2] | d[1] | d[0];
8
9
10
     endmodule //encoder_8to3
11
12
```

```
module TB_encoder ();
 1
 2
     reg [3:0]d;
     wire [1:0]q, v;
     encoder_4to2 tb0 (d, q, v);
 4
 5
     integer i;

✓ initial begin

         $monitor($time, ": q = %b", q ,
 7
         " for d = %b", d, " v = ", v);
 8
9
          d = 8'b0;
         for (i = 0; i < 16; i = i+1) begin
10 🗸
11
              #10;
12
              d = d + 1;
13
          end
14
          $stop();
15
     end
16
     endmodule //TB_encoder
17
18
```

در بالا کد خود سخت افزار و بستر آزمون آن آمده است. خود سخت افزار همانطور که گفته شده بود از دستور assign که دستور تخصیص پیوسته است استفاده شده است. در بستر آزمون نیز خروجی ها را مانیتور می کنیم و روی تمام حالات ممکن d ها حلقه می زنیم و خروجی رمزکننده اسرسی می کنیم، در زیر بخشی از این خروجی آمده است:

```
0: q = 00 for d = 0000 v = 0
10: q = 00 for d = 0001 v = 1
20: q = 01 for d = 0010 v = 1
30: q = 01 for d = 0011 v = 1
40: q = 10 for d = 0100 v = 1
50: q = 10 for d = 0101 v = 1
60: q = 10 for d = 0110 v = 1
70: q = 10 for d = 0111 v = 1
80: q = 11 for d = 1000 v = 1
90: q = 11 for d = 1001 v = 1
100: q = 11 for d = 1010 v = 1
110: q = 11 for d = 1011 v = 1
120: q = 11 for d = 1100 v = 1
130: q = 11 for d = 1101 v = 1
140: q = 11 for d = 1110 v = 1
150: q = 11 for d = 1111 v = 1
```

- ۳- الف) کد وریلاگ زیر ضرب دو عدد علامتدار ۸ بیتی را توصیف میکند. برای آن یک ماژول بسترآزمون نوشته و آن را در ابزار ModelSim شبیهسازی کنید. سپس نتایج شبیهسازی را به ۳ روش (چاپ در خروجی، نمایش موجها و فایل vcd) گزارش کنید.
- ب) درصورتی که مدار دارای اشکال است، ورودی آزمونی که اشکال را تشخیص میدهد، مشخص کنید؛ اگر نیست، توضیح دهید چگونه از صحت مدار خود اطمینان یافتید.

```
define width 8
 timescale 1ns/1ps
module mult (p, x, y);
  parameter width=`width;
  parameter N = \widetilde{y}
  input[width-1:0]x, y;
  output[width+width-1:0]p;
  reg [2:0] cc[N-1:0];
  reg [width:0] pp[N-1:0];
  reg [width+width-1:0] spp[N-1:0];
  reg [width+width-1:0] prod;
  wire [width:0] inv_x;
  integer kk,ii;
  assign inv_x = {\sim x[width-1], \sim x}+1;
  always @ (x or y or inv_x)
  begin
    cc[0] = {y[1],y[0],1'b0};
    for(kk=1;kk<N;kk=kk+1)</pre>
      cc[kk] = {y[2*kk+1],y[2*kk],y[2*kk-1]};
    for(kk=0;kk<N;kk=kk+1) begin</pre>
      case(cc[kk])
        3'b001, 3'b010: pp[kk] = {x[width-1],x};
        3'b011 : pp[kk] = {x,1'b0};
        3'b100 : pp[kk] = \{inv_x[width-1:0],1'b0\};
        3'b101 , 3'b110 : pp[kk] = inv_x;
        default : pp[kk] = 0;
      endcase
      spp[kk] = $signed(pp[kk]);
      for(ii=0;ii<kk;ii=ii+1)</pre>
        spp[kk] = {spp[kk], 2'b00};
    end //for(kk=0;kk<N;kk=kk+1)</pre>
    prod = spp[0];
    for(kk=1;kk<N;kk=kk+1)</pre>
      prod = prod + spp[kk];
  end
  assign p = prod;
endmodule
```


(آ) مدل شبیه سازی شده به این صورت است:

```
`define width 8
                                                                                                                                                            `timescale 1ns/1ps
                                                                                                                                                          module multiplier (
                                                                                                                                                               p, x, y
                                                                                                                                                         parameter N = `width/2;
input [width-1:0]x, y;
output [width+width-1:0] p;
 module TB_multiplier ();
                                                                                                                                                         output [width=Width=Let];
reg [2:0] cc[N-1:0];
reg [width:0] pp[N-1:0];
reg [width=width-1:0] pp[N-1:0];
reg [width=width-1:0] prod;
wire [width:0] inv_x;
integer kk, ii;
reg signed [15:0] prod;
wire signed [15:0] res;
integer signed i, j;
initial begin
                                                                                                                                                         for (j = 0; j < 256; j=j+1) begin
A = i; B = j;
prod = A * B;
            for (kk = 0 ; kk < N; kk = kk + 1) begin
    case (cc[kk])</pre>
                                                                                                                                                                           3'b001 , 3'b010 : pp[kk] = {x[width-1], x};
3'b011 : pp[kk] = {x, 1'b0};
3'b100 : pp[kk] = {inv_x[width-1:0], 1'b0};
      $stop();
                                                                                                                                                                      spp[kk] = $signed (pp[kk]);
for (ii = 0; ii<kk ; ii = ii + 1)
    spp[kk] = {spp[kk], 2'b00};</pre>
       $dumpfile("TB_multiplier.vcd");
                                                                                                                                                                 prod = spp[0];
for (kk = 1; kk < N; kk = kk+1) begin</pre>
       $dumpvars;
                                                                                                                                                                     prod = prod + spp[kk];
 endmodule //TB_multiplier
                                                                                                                                                  48 endmodule //multiplier
```


بستر آزمون ساخته شده تمام حالات ضرب را برای دو عدد ۸ بیتی علامت دار شبیه سازی می کند و اگر حاصل مدار با حاصل ضرب برابر نبود این تفاوت را برای ما نشان می دهد. این نمایش در خروجی به این صورت است:

```
File Edit View Bookmarks Window Help
 but product is
   and A and B are
  result of the verilog program is
                                          4352
   but product is 4864
and A and B are -128
                                     -38
  result of the verilog program is
   but product is 4352
and A and B are -1
  result of the verilog program is -4096
   but product is 4096
and A and B are -128
  result of the verilog program is -4224
   but product is 3968
and A and B are -1
                        -128
  result of the verilog program is -4864
   but product is 3840 and A and B are -1
  result of the verilog program is -4480
   but product is 3712
and A and B are -1
                        -128
  result of the verilog program is -4608
   but product is 3584
and A and B are -1
                        -128
  result of the verilog program is -4736
   but product is 3456 and A and B are -128
  result of the verilog program is
   but product is 3328
and A and B are -1
  result of the verilog program is -4992
   but product is 3200
and A and B are -1
                        -128
  result of the verilog program is
                                           1024
   but product is 3072 and A and B are -1
                        -128
  result of the verilog program is
   but product is 2944
and A and B are -1
  result of the verilog program is 2304
   but product is 2816
and A and B are -128
  result of the verilog program is
   but product is 2304
and A and B are -128
  result of the verilog program is 1280
   but product is
```

در نمایش موج به این صورت است:



و در فایل vcd به این صورت است:



(ب) همانطور که دیدید این مدار کاملا صحیح نیست و زمانی که ۱۲۸ A=- است دچار مشکل می شود. به طور خاص می توان به حالت A=- ۱۲۸ A=- اشاره کرد.