طراحی سیستم های دیجیتال

دانشكده مهندسي كامپيوتر

دکتر فصحتی بهار ۱۴۰۳

مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶



تمرين سوم

سوال ١

بخش اول:

() یک حافظه همزمان به عمق ۵۱۲ و عرض ۱۶ طراحی کنید که دارای دو پورت دوطرفه B و B با قابلیت خواندن/ نوشتن در هر دو پورت باشد. در حافظه های دو پورت در یک پالس ساعت امکان دارد یک پورت خانهای از حافظه که پورت دیگر می خواهد بر روی آن بنویسد را بخواند. در این حالت باید ابتدا داده خوانده شود و سپس بر روی آن خانه از حافظه نوشته شود. اگر هر دو پورت در یک پالس ساعت بخواهند در یک خانه از حافظه بنویسند باید داده پورت B در خانه حافظه نوشته شود و سیگنال M یک گردد. در این سوال پالس ساعت پورت M و M با هم یکسان است.

برای طراحی خود testbench نوشته تا از صحت طراحی خود مطمئن شوید.

```
1 module memory #(
2    parameter integer width = 8,
3    parameter integer depth = 16,
4    parameter integer log_depth = 4
5 )(
6    input clk,
7    input reset,
8    input write_on_a,
9    input write_on_b,
10    input [log_depth:0] address_a,
11    input [log_depth:0] address_b,
12    inout [width-1:0] a,
13    inout [width-1:0] b,
14    output reg we_race
15 );
16
17 reg [width-1:0] storage[depth-1:0];
18 reg [width-1:0] a_internal;
19 reg [width-1:0] b_internal;
20    integer i;
21
```

برای پیاده سازی این حافظه، ابتدا از یک سری پارامتر ها برای عمق و عرض کمک گرفته ایم، سپس ورودی های لازمه را گرفته، دو سیم a و b سیم های دو طرفه ی ما هستند و سیگنال we race نیز خروجی است. برای پیاده سازی این حافظه از یک آرایه به عمق depth و عرض width استفاده کرده ایم و دو رجیستر نیز داریم که در صورت خروجی دادن از خطوط دو طرفه، آنها را مقدار دهی می کنیم.

این حلقه ی اصلی برنامه است که حالات مختلف بین نوشتن و خواندن داده را مدل کرده است، ابتدا ریست را داریم که تمام خانه های حافظه را با یک حلقه صفر می کند. و در صورتی که ریست فعال نبود، بر روی حالات مختلف case write on a، write on b می زنیم و با توجه به خواسته های سوال کار های مورد نظر را انجام می دهیم.

```
1 module memory_tb;
2
3 localparam integer MIDTH = 8;
4 localparam integer DEPTH = 5clog2(DEPTH);
5 localparam integer DEPTH = 5clog2(DEPTH);
6
7 reg_clk;
8 reg_reset;
9 reg_write_om_s;
10 reg_[LGG_DEPTH:0] address_a;
11 reg_[LGG_DEPTH:0] address_b;
12 wire_[MIDTH-1:0] a;
13 wire_[MIDTH-1:0] b;
14 vire_[MIDTH-1:0] b;
15 reg_[MIDTH-1:0] a_reg;
16 reg_[MIDTH-1:0] b_reg;
17 wire_we_race;
18
19 assign a = write_om_a? a_reg_(MIDTH(1*b2));
20 assign b = write_om_b? b_reg_(MIDTH(1*b2));
21 memory #(
22 ...depth(DEPTH),
23 ...depth(DEPTH),
24 ...depth(DEPTH),
25 ...oest(reset),
26 ...write_om_devite_om_b),
37 ...esst(reset),
38 ...address_g(address_a),
39 ...address_g(address_a),
30 ...address_g(address_b),
31 ...address_g(address_b),
32 ...address_g(address_b),
33 ...address_g(address_b),
34 ...address_g(address_b),
35 ...w_nace(we_race)
36 );
```

این نیز ماژول تست مان است.



```
reset = 1;
write_on_a = 0;
write_on_b = 0;
address_a = 0;
address_b = 0;
a_reg = 0;
b_reg = 0;
reset = 0;
write_on_a = 1;
write_on_b = 1;
address_a = 5;
address_b = 3;
a_reg = 25;
b_reg = 9;
write_on_a = 0;
write_on_b = 0;
address_a = 3;
address_b = 5;
write_on_a = 1;
write_on_b = 0;
address_a = 3;
address_b = 3;
a_reg = 20;
write_on_a = 0;
write_on_b = 1;
address_a = 5;
address_b = 5;
b_reg = 70;
write_on_a = 0;
write_on_b = 0;
address_a = 3;
address_b = 5;
#10;
write_on_a = 1;
write_on_b = 1;
address_a = 3;
address_b = 3;
a_reg = 25;
b_reg = 35;
#10;
write_on_a = 0;
write_on_b = 0;
address_a = 3;
address_b = 0;
#10;
$stop();
```

• • •

سناریو نیز به این صورت است که ابتدا در دو خانه ی متفاوت نوشتن اتفاق می افتد، سپس این دو خانه را می خوانیم تا مطمئن شویم درست نوشته شده اند، پس از آن در یک خوانه می نویسیم و می خوانیم و سپس در خانه ای دیگر همین کار را انجام می دهیم و در نهایت جفت این خانه ها را می خوانیم تا از صحت عملکرد مطمئن شویم، و در نهایت نیز در یک خانه همزمان دو مقدار مختلف می ریزیم و آن خانه را می خوانیم تا ببینیم چه مقداری به خود گرفته.

```
# Time: 0, reset: 1, write_on_a: 0, write_on_b: 0, address_a: 0, address_b: 0, a: 0, b: 0, we_race: 0
# Time: 5, reset: 0, write_on_a: 1, write_on_b: 1, address_a: 5, address_b: 3, a: 25, b: 9, we_race: 0
# Time: 15, reset: 0, write_on_a: 0, write_on_b: 0, address_a: 3, address_b: 5, a: 9, b: 25, we_race: 0
# Time: 25, reset: 0, write_on_a: 1, write_on_b: 0, address_a: 3, address_b: 3, a: 20, b: 9, we_race: 0
# Time: 35, reset: 0, write_on_a: 0, write_on_b: 1, address_a: 5, address_b: 5, a: 25, b: 70, we_race: 0
# Time: 45, reset: 0, write_on_a: 0, write_on_b: 0, address_a: 3, address_b: 5, a: 20, b: 70, we_race: 0
# Time: 55, reset: 0, write_on_a: 1, write_on_b: 1, address_a: 3, address_b: 3, a: 25, b: 35, we_race: 1
# Time: 65, reset: 0, write_on_a: 0, write_on_b: 0, address_a: 3, address_b: 0, a: 35, b: 0, we_race: 0
```

همانطور که مشاهده می کنید، نوشتن در آدرس های مختلف، خواندن از آدرس های مختلف، نوشتن و خواندن همزمان از یک خانه و نوشتن همزمان در یک خانه همگی در تست آمده و آنها طبق خواسته ی سوال به درستی عملیانی می شوند.

```
سوال ٢
                                     ۲) کدام توصیف وریلاگ زیر معادل ماشین حالت متناهی مقابل است؟ (i ورودی و o خروجی است)
                                              reg i; reg [1:0] o;
                                                                                       reg i; reg [2:0] o;
                                                                                                                        الف)
                                              always @(posedge clock) begin
                                                                                       always @(i) begin
                                                 if (i === 1'b1)
                                                                                          if (i == 1'b1)
                     0/01
                                                   o = 2'b00;
                                                                                            o = 2'b00;
1/00
                                   В
                                                else
                                                   o = o + 1'b1;
                                                                                            o = o + 1'b1;
                      1/00
                                              end
      1/00
                                              reg i; reg [2:0] o;
                                                                                       reg i; reg [1:0] o;
               0/10
                            0/00
                                              always @(posedge clock, i) begin
                                                                                       always @(posedge clock) begin
                                                 if (i == 1'b1)
                                                                                          case (o)
                                                   o = 2'b00;
                                                                                          2'b00: o = 2'b01;
                                                 else
                                                                                          2'b01 : o = i ? 2'b00 : 2'b10;
                                                   o = o + 1'b1;
                                                                                          2'b10 : o = i ? 2'b00 : 2'b11;
                                                                                          2'b11 : o = 2'b00;
                                                                                          endcase
                                                                                        end
```

گزینه ی ب زیرا ماشین ۴ حالت دارد پس نیاز به ۲ رجیستر است و تمامی حالت اگر i=i می بود به استیت ۰۰ می روند.

```
سوال ٣
      ٣) كدام توصيف وريلاگ زير معادل مدار مقابل است؟ (مقدار ابتدايي فيليپ فلاپها صفر است)
reg [1:0]q = 2'b00;
                                            reg [1:0]q = 2'b00;
                                                                                  الف)
                                      ب)
always @(negedge clk) begin
                                             always @(negedge clk) begin
                                                q[0] \le q[1];
   q[0] \le q[1];
   q[1] \le q[0];
                                                q[1] \le q[0];
end
                                             end
reg [1:0]q = 2'b00;
                                            reg [1:0]q = 2'b00;
                                                                                  پ)
always @(negedge clk) begin
                                            always @(negedge clk) begin
  q[0] \le q[1];
                                               q[0] \le q[1];
  @(negedge clk)
                                               @(\text{negedge clk}) \text{ q}[0] \leq \text{q}[1];
   q[0] \le q[1];
                                                q[1] \le q[0];
   q[1] \le q[0];
                                               @(\text{negedge clk}) q[1] \le q[0];
end
                                            end
```

گزینه ی پQ[au] دقت کنیم متوجه می شویم که Q[au] در واقع همان مقدار Q[au] را به خود می گیرد و همچنین پس از دو لبه ی پایین رونده ی کلاک مقدار Q[au] برابر با • است ولی در الف اینگونه نیست.

```
سوال ۴
                 ۴) اگر هر گیت تأخیری برابر با ۲ داشته باشد؛ کدام توصیف وریلاگ زیر، معادل مدار مقابل است؟
reg out = 1'b0;
                                                         reg out = 1'b0;
                                                                                                الف)
always @(enable, out) begin
                                                         always @(enable, out) begin
   out <= #2 (enable ? ~out : 1'b0);
                                                            out = \#10 (enable ? ~out : 1'b0);
                                                         end
end
reg out = 1'b0;
                                                         reg out = 1'b0;
always @(enable, out) begin
                                                         always @(enable, out) begin
   out <= #10 (enable ? ~out : 1'b1);
                                                            out = \#2 (enable ? \simout : 1'b1);
end
                                                         end
```

گزینه ی ت مجموع تاخیر کل برابر با ۱۰ است و همچنین در صورت غیر فعال بودن، مقدار یک در out نمایش داده می شود.

```
سوال ۵
                                                                              ۵) كدام توصيف زير بدون خطا است؟
module a(x, y);
                                                           module a(output reg x, y);
                                         ب)
input x, y;
                                                           always
always @(x, y)
x \le 0;
                                                              y \le 0;
endmodule
                                                           endmodule
module \ a(x, \, y);
                                                           module a(input reg x, y);
                                        ت)
                                                                                                     پ)
                                                           always @(x, y)
output x, y;
assign x = y;
                                                              #10 y \le 0;
endmodule
                                                           endmodule
```

گزینه ی ت در گزینه ی الف نمی توان یک پین خروجی را بی مقدار گذاشت. در گزینه ی ب، x و y سیم هستند و نمی توان به آنها داخل always مقدار داد. در گزینه ی پ نیز نمی توان ورودی از نوع رجیستر داشت.