طراحی سیستم های دیجیتال

دانشكده مهندسي كامپيوتر

دکتر فصحتی بهار ۱۴۰۳

مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶




تمرین چهارم

سوال ١

مداری طراحی کنید که P عدد صحیح P بیتی (P ه و P) را از ورودی بگیرد و با فشردن دکمه Start دو عدد P و P را با روش جمع متوالی در هم ضرب کند و در صورتی که بزرگتر باشد، عدد P باشد، حاصلضرب را در خروجی و در صورتی که بزرگتر باشد، عدد P را در خروجی قرار دهد.

- الف) مدار خود را با یک ASM Chart طراحی کنید.
- ب) از روی ASM Chart منابع لازم برای DataPath را بدست آورده و بنوسید.
- پ) سپس هر کدام از این منابع را در وریلاگ به صورت رفتاری توصیف کنید (برای هر منبع یک ماژول) و با اتصال ساختاری این ماژولها به هم DataPath خود را تکمیل کنید.
 - ت) در انتها نمودار حالت طراحی خود را بدست آورید.
 - ث) از روی نمودار حالت بخش ControlUnit طراحی خود را در وریلاگ توصیف کنید.
 - ج) برای توصیف وریلاگ خود Testbench بنویسید.
 - به نکات زیر در طراحی مدار دقت کنید:
 - ۱- طراحی شما باید در تعداد پالاس ساعت کمتر پاسخ را محاسبه کند.
 - ۲- مدار شما باید از لحاظ سخت افزار بهینه باشد.
 - ۳- سیگنالهای کنترلی (Start و Ready) و قوانین طراحی (مانند عدم نشت مقادیر میانی مدار) در طراحی مدار رعایت گردد.
- (آ) برداشتم از ضرب کننده ی مورد نظر، یک ضرب کننده است که از همان الگوریتم ذکر شده در اسلاید ها برای محاسبه ی ضرب در تعداد کلاک کمتر استفاده می کند با این تفاوت که اگر حاصل ضرب از یک مقداری overflow کرد، به جای نتیجه، همان مقدار را بازگردانیم، این حالت را با سیگنال overflow در طراحی خود مدل کرده ام، همچنین برای تعداد حلقه های کمتر، از دو ماژول min و max بهره برده ام. مقادیر میانی نیز از بیرون قابل مشاهده نیست و سخت افزار تا حد امکان بهینه شده است.



(ب) دستوراتی که این Datapath باید توانایی انجام آنها را داشته باشد به صورت زیر است:

```
\begin{array}{l} {\rm ready} <= 0 \\ {\rm r4} <= 0 \\ {\rm overflow} <= 0 \\ {\rm r1} <= {\rm min(inA, inB)} \\ {\rm r2} <= {\rm max(inA, inB)} \\ {\rm r3} <= {\rm inC} \\ {\rm ready} <= !(|{\rm r1}) \\ {\rm overflow} <= {\rm r4} > {\rm r3} \\ {\rm r4} <= {\rm r4} + {\rm r2} \\ {\rm r1} - \\ {\rm r5} <= {\rm r3} \\ {\rm r5} <= {\rm r3} \\ \end{array}
```

و برای اجرای این دستورات به قطعات زیر در دیتاپف نیاز است:

register with reset and enable for ready, overflow, r1 \sim r4 and state min and max modules reduction nor for r1 adder, decrement 2x1 mux for r5 and r1 comparator

البته این min و max به صورت خاصی عمل می کنند تا اعداد علامت دار را نیز هندل کنند. ماژول min فاصله ی اعداد تا صفر را می سنجد و قدرمطلق عددی که فاصله ی کمتری دارد نگاه می کند، اگر آن عدد منفی بود، قرینه ی عددی که فاصله ی کمتری دارد نگاه می کند، اگر آن عدد منفی بود، قرینه ی عدد دوم و در غیر این صورت همان عدد دوم را خروجی می دهد. با انجام این تغییرات، همواره عددی که به صفر نزدیک تر است، در رجیستر ۱ قرار می گیرد و اگر منفی بود، عدد دوم را قرینه می کند و عدد دوم را نیز در رجیستر ۲ قرار می دهد.

(ج) از آنجایی که کد های توصیف رفتاری تا حد خوبی ساده و قابل فهم هستند، تنها به نشان دادن آنها اکتفا می کنم.

```
1 module decrementer #(
2    parameter n
3 ) (
4    a,
5    res
6 );
7
8 input [n-1:0] a;
9 output reg [n-1:0] res;
10
11 always @(a) begin
12   res <= a-1;
13 end
14
15 endmodule //decrementer</pre>
```

```
1 module adder #(
2  parameter n
3 ) (
4  a, b,
5  overflow, result
6 );
7
8 input [n-1:0] a, b;
9 output reg overflow;
10 output reg [n-1:0]result;
11
12 always @(a or b) begin
13 {overflow, result} <= a + b;
14 end
15
16 endmodule //adder</pre>
```

```
1 module two_to_one_mux #(
2    parameter n
3 ) (
4    a1, a2, sel,
5    res
6 );
7
8 input [n-1:0]a1, a2;
9 input sel;
10 output reg [n-1:0] res;
11
12 always @(a1 or a2 or sel) begin
13    if (sel == 1)
14        res <= a2;
15    else
16        res <= a1;
17 end
18
19 endmodule //two_to_one_mux</pre>
```

```
1 module compartor #(
2 parameter n
3 ) (
4 a, b,
5 isGreater
6 );
7
8 input[n-1:0] a, b;
9 output reg isGreater;
10
11
12 always @(a, b) begin
13 if ($signed(a) > $signed(b))
14 isGreater <= 1;
15 else
16 isGreater <= 0;
17 end
18
19 endmodule //compartor</pre>
```


```
1 module reduction_nor #(
2    parameter n
3  ) (
4    in,
5    rn
6  );
7
8
9 input [n-1:0] in;
10 output reg rn;
11
12 always @(in) begin
13    rn <= ~(|in);
14 end
15
16 endmodule //reduction_nor</pre>
```

```
1 module register #(
2    parameter n
3 ) (
4    data_in, reset, clk, enable,
5    data_out
6 );
7 input [n-1:0]data_in;
8 input reset, clk, enable;
9 output reg [n-1:0] data_out;
10
11 always @(posedge clk or negedge reset) begin
12 if (!reset)
13    data_out <= 0;
14    else begin
15    if (enable) begin
16        data_out <= data_in;
17    end
18    end
19   end
20
21 endmodule //register</pre>
```

```
1 module max #(
2    parameter n
3  ) (
4    a, b,
5    res
6  );
7
8
9 input [n-1:0]a, b;
10 output reg [n-1:0]res;
11
12 always @(a or b) begin
13    if ($signed(a) < 0) begin
14     if ($signed(b) < 0) begin
15         if ($signed(a) < $signed(b))
16         res = -a;
17         else
18         res = -b;
19         end
20         else begin
21         if (-a < b)
22             res = -b;
23         else
24         res = a;
25         end
26         end
27         else begin
28         if ($signed(b) < 0) begin
29         if (-b < a)
30             res = -a;
31         else
32         res = b;
33         end
34         else begin
35         if (a < b)
36             res = b;
37         else
38         res = b;
39         end
40         end
41         end
42         end
43         end
44         end
44         end
45         end
46         end
47         else begin
48         if (a < b)
49         if (a < b)
40         end
41         end
42         end
43         end
44         end
44         end
45         end
46         end
47         else
48         if (a < b)
49         end
49         end
40         end
40         end
41         end
42         end
43         end
44         end
44         end
45         end
46         end
47         end
48         end
49         end
40         end
40         end
41         end
42         end
43         end
44         end
45         end
46         end
47         end
48         end
49         end
40         end
40         end
41         end
42         end
42         end
43         end
44         end
45         end
46         end
47         end
48         end
49         end
40         end
40         end
41         end
42         end
43         end
44         end
45         end
46         end
47         end
48         end
49         end
40         end
40         end
41         end
42         end
42         end
43         end
44         end
45         end
46         end
47         end
48         end
49         end
40         end
40         end
40         end
40         end
```


```
1 module min #(
2    parameter n
3  ) (
4    a, b,
5    res
6  );
7
8
9 input [n-1:0]a, b;
10 output reg [n-1:0]res;
11
12 always @(a or b) begin
13    if ($signed(a) < 0) begin
14     if($signed(b) < 0) begin
15     if ($signed(b) < $signed(b))
16         res = -b;
17     else
18         res = -a;
19    end
20    else begin
21     if (-a < b)
22         res = -a;
23     else
24         res = b;
25    end
26    end
27    else begin
28    if($signed(b) < 0) begin
29    if (-b < a)
30         res = -b;
31    else
32         res = a;
33    end
34    else begin
35    if (a < b)
36         res = a;
37    else
38         res = a;
39    end
40    end
41    end
42
43    endmodule //min</pre>
```

سپس آنها را در ماژول دیتاپف به یکدیگر متصل می کنیم تا همچین مداری تشکیل شود.



```
1 module datapath #(
        inA, inB, inC, reset_regs, sel_r1, sel_r5, clk, en,
       cmp_res, nor_res, r5
8 input [n-1:0]inA, inB, inC;
9 input reset_regs, sel_r1, sel_r5, clk, en;
10 output cmp_res, nor_res;
11 output [n-1:0]r5;
13 wire [n-1:0]r1, r2, r3, r4, adder_res, r1_mux_in, r5_mux_in, dec_r1, min_in, max_in;
14 wire nor_res, cmp_res, r1_mux_sel, r5_mux_sel;
16 reduction_nor #(n) reduction_nor_instance (
        .in(r1),
        .rn(nor_res)
21 compartor #(n) compartor_ins (
       .a(r4),
       .b(r3),
       .isGreater(cmp_res)
27 adder #(n) adder_inst (
       .a(r4),
        .b(r2),
        .result(adder_res)
33 register #(n) r4_register (
        .reset(reset_regs),
        .clk(clk),
       .enable(en),
       .data_in(adder_res),
       .data_out(r4)
41 register #(n) r3_register (
        .reset(1'b1),
        .enable(1'b1),
       .clk(clk),
       .data_in(inC),
        .data_out(r3)
```

```
max #(n) max_inst (
        .a(inA),
        .b(inB),
        .res(max_in)
   min #(n) min_inst (
        .a(inA),
        .b(inB),
        .res(min_in)
   register #(n) r2_register (
       .reset(1'b1),
        .enable(1'b1),
        .clk(clk),
        .data_in(max_in),
        .data_out(r2)
   decrementer #(n) dec_r1_inst (
        .a(r1),
        .res(dec_r1)
26 two_to_one_mux #(n) r1_mux_inst (
        .a1(min_in),
        .a2(dec_r1),
        .sel(sel_r1),
        .res(r1_mux_in)
33 register #(n) r1_register (
        .reset(1'b1),
        .enable(1'b1),
        .clk(clk),
        .data_in(r1_mux_in),
        .data_out(r1)
41 two_to_one_mux #(n) r5_mux_inst (
        .a1(r3),
        .a2(r4),
        .sel(sel_r5),
        .res(r5_mux_in)
48 register #(n) r5_register (
        .reset(1'b1),
        .enable(nor_res | cmp_res),
        .clk(clk),
        .data_in(r5_mux_in),
        .data_out(r5)
```



```
1 module control_unit (
       cmp_res, nor_res, start, clk,
      reset_regs, sel_r1, sel_r5, en
4 );
6 input cmp_res, nor_res, start, clk;
7 output reset_regs, sel_r1, sel_r5, en;
9 reg state = 0;
10
11 always @(posedge clk) begin
12
    if (state == 0) begin
13
           if(start == 1) begin
14
               state <= 1;</pre>
15
16
17
      else begin
18
           if(cmp_res) begin
19
                state <= 0;
20
21
           else if (nor_res) begin
22
               state <= 0;</pre>
23
24
25 end
26
27 assign reset_regs = state | ~start;
28 assign sel r1 = reset regs;
29 assign en = state & (~cmp_res | ~nor_res);
30 assign sel r5 = state & ~cmp res & nor res;
31
32 endmodule //control_unit
```

```
1 module mult_and_min #(
        ready, overflow, result
8 input [n-1:0]inA, inB, inC;
9 input start, clk;
10 output ready, overflow;
11 output [n-1:0]result;
13 wire reset_regs, sel_r1, sel_r5, en, nor_res, cmp_res;
       .cmp_res(cmp_res),
       .start(start),
      .reset_regs(reset_regs),
       .sel_r1(sel_r1),
       .sel_r5(sel_r5),
       .inA(inA),
       .inB(inB),
       .reset_regs(reset_regs),
       .sel_r1(sel_r1),
       .sel_r5(sel_r5),
       .cmp_res(cmp_res),
        .nor_res(nor_res),
        .r5(result)
       .enable(en),
        .data_in(nor_res),
        .data_out(ready)
     .reset(reset_regs),
       .enable(en),
      .data_in(cmp_res),
       .data_out(overflow)
```

• • •

```
3 reg signed [n-1:0]a, b, c;
5 wire [n-1:0]result;
6 wire overflow, ready;
       .inA(a),
         .inB(b),
         .inC(c),
         .start(start),
         .clk(clk),
         .overflow(overflow),
         .ready(ready),
         .result(result)
25 initial begin
        a = 13; b = 12; c = 100; start = 1;
         start = 0;
         start = 0;
         a = 10; b = -2; c = 38; start = 1;
         start = 0;
         start = 0;
        start = 0;
         $stop();
        $monitor($time, ": value of a is: ", a, " value of b is: ", b, " value of c is: ", c,
    " and we see result ", $signed(result), " with signals ready and overflow in order being ", ready, overflow);
         $dumpfile("mult_and_min.vcd");
         $dumpvars():
```

```
0: value of a is: 13 value of b is: 12 value of c is: 100 and we see result x with signals ready and overflow in order being 00 95; value of a is: 13 value of b is: 12 value of c is: 100 and we see result 100 with signals ready and overflow in order being 01 220; value of a is: 4 value of b is: 8 value of c is: 59 and we see result 100 with signals ready and overflow in order being 00 275; value of a is: 4 value of b is: 8 value of c is: 59 and we see result 32 with signals ready and overflow in order being 00 440; value of a is: 10 value of b is: -2 value of c is: 38 and we see result 32 with signals ready and overflow in order being 00 475; value of a is: 10 value of b is: -2 value of c is: 38 and we see result -20 with signals ready and overflow in order being 00 665; value of a is: -10 value of b is: -2 value of c is: 38 and we see result -20 with signals ready and overflow in order being 00 675; value of a is: -10 value of b is: -2 value of c is: 38 and we see result -20 with signals ready and overflow in order being 10 880; value of a is: -1 value of b is: -2 value of c is: 38 and we see result 20 with signals ready and overflow in order being 10 905; value of a is: -1 value of b is: -2 value of c is: 38 and we see result 20 with signals ready and overflow in order being 10 905; value of a is: -1 value of b is: -2 value of c is: 38 and we see result 20 with signals ready and overflow in order being 10 905; value of a is: -1 value of b is: -2 value of c is: 38 and we see result 2 with signals ready and overflow in order being 10
```

فایل vcd نیز جهت مشاهده ی دقیق تر در دسترس شما قرار داده شده است.