

طراحی سیستم های دیجیتال

دانشکده مهندسی کامپیوتر

دکتر فصحتی
بهار ۱۴۰۳


مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶



تمرین دوم

سوال ۱

۱- گذرگاه دوطرفه زیر را به عرض N بیت با روش مدل سازی جریان داده^۱ طراحی کنید (اگر OE یک باشد داده روی گذرگاه ارسال می شود و اگر OE صفر باشد داده از گذرگاه دریافت می شود).
راهنمایی: برای اینکه پیاده سازی خود را برای N بیت امکان پذیر کنید؛ از پارامتر در زبان ورایلاگ استفاده کنید.



```
1 module inoutPin_Dataflow
2   #(parameter n)
3   (
4     data_in, oe,
5     data_out,
6     bi_data
7   );
8   input [n-1:0]data_in;
9   input oe;
10  output [n-1:0]data_out;
11  inout [n-1:0]bi_data;
12 );
13 assign bi_data = oe ? data_in : {n{1'bz}};
14 assign data_out = bi_data;
15
16 endmodule
```

در بالا کد این بلاک را مشاهده می کنید، در واقع چیزی که مدل شده یکی از بلوک های ۱ یا ۲ است و در تست بنچ این دو به هم متصل می شوند و مدار داده شده حاصل می شود.
در این کد با استفاده از عملگر ؟ مقدار دهی bi_data انجام شده است و خروجی نیز متصل به همین سیم است.

```

1 `define N 8
2
3 module inoutPin_TB ();
4 parameter n = `N;
5 wire [n-1:0]bi_data, data_in_1, data_in_2, data_out_1, data_out_2;
6 reg oe_1;
7 wire oe_2;
8 reg [n-1:0]d1, d2;
9 integer i, j;
10
11 assign data_in_1 = d1;
12 assign data_in_2 = d2;
13 assign oe_2 = ~oe_1;
14
15 inoutPin_Dataflow #(8) tb1 (data_in_1, oe_1, data_out_1, bi_data);
16 inoutPin_Dataflow #(8) tb2 (data_in_2, oe_2, data_out_2, bi_data);
17
18 initial begin
19     $monitor($time,
20         "data in 1 is : ", data_in_1, "    data in 2 is : "
21         , data_in_2,
22         "data out 1 is : ", data_out_1, "    data out 2 is : "
23         , data_out_2,
24         "oe 1 is : ", oe_1, "    oe 2 is : ", oe_2);
25 end
26
27 initial begin
28     for (i = 0; i < 2; i = i + 1) begin
29         assign oe_1 = i;
30         for(j = 0; j < 4; j = j + 1)begin
31             d1 = $random;
32             d2 = $random;
33             #20;
34         end
35         #30;
36     end
37     $stop();
38 end
39 endmodule //inoutPin_TB

```

و خروجی آن نیز به این صورت است:

```

VSIM 12> run -all
#
#      0:    data in 1 is : 36    data in 2 is : 129    data out 1 is : 129    data out 2 is : 129    oe 1 is : 0    oe 2 is : 1
#      20:   data in 1 is : 9     data in 2 is : 99    data out 1 is : 99    data out 2 is : 99    oe 1 is : 0    oe 2 is : 1
#      40:   data in 1 is : 13    data in 2 is : 141   data out 1 is : 141   data out 2 is : 141   oe 1 is : 0    oe 2 is : 1
#      60:   data in 1 is : 101   data in 2 is : 18    data out 1 is : 18    data out 2 is : 18    oe 1 is : 0    oe 2 is : 1
#     110:   data in 1 is : 1     data in 2 is : 13    data out 1 is : 1     data out 2 is : 1     oe 1 is : 1    oe 2 is : 0
#     130:   data in 1 is : 118   data in 2 is : 61    data out 1 is : 118   data out 2 is : 118   oe 1 is : 1    oe 2 is : 0
#     150:   data in 1 is : 237   data in 2 is : 140   data out 1 is : 237   data out 2 is : 237   oe 1 is : 1    oe 2 is : 0
#     170:   data in 1 is : 249   data in 2 is : 198   data out 1 is : 249   data out 2 is : 249   oe 1 is : 1    oe 2 is : 0
VSIM 13>

```

چون یکی از oe ها همواره not دیگری است هیچگاه حالت مساوی رخ نمی دهد.

۲- این گذرگاه را با مدل سازی سطح گیت^۲ هم طراحی کنید. اگر تأخیر گیت های وارون و بافر سه حالتی مطابق با جدول ۱ باشند، با استفاده از شبیه سازی، تأخیر برای انتقال ۸ بیت را در سه حالت کمینه، عمومی^۳ و بیشینه به دست آورید.

جدول ۱- جدول تأخیر گیت ها^۴

کمینه		عمومی		بیشینه	
Not	Tristate Buffer	Not	Tristate Buffer	Not	Tristate Buffer
2,1	5,4,4	3,2	6,5,5	4,3	7,6,6

+ به ترتیب از چپ به راست تأخیرها برابر است با Rise, Fall و Turn off

طراحی به این صورت است:

```

1 module inoutPin_gateLevel
2 #(parameter n)
3 (
4     data_in, oe,
5     data_out,
6     bi_data
7 );
8     input [n-1:0]data_in;
9     input oe;
10    output [n-1:0]data_out;
11    inout [n-1:0]bi_data;
12
13    genvar i;
14    generate
15    for (i = 0; i < n; i=i+1) begin
16        bufif1 #(5:6:7, 4:5:6, 4:5:6) b (bi_data[i], data_in[i], oe);
17    end
18    endgenerate
19
20    assign #(5:6:7, 4:5:6, 4:5:6) data_out = bi_data;
21
22 endmodule

```

تأخیرها نیز در زیر آورده شده است.
تأخیرها در حالت دیفالت.

```

VSIM 18> run -all
#      0:      data in 1 is : 36      data in 2 is : 129      data out 1 is : x      data out 2 is : x      oe 1 is : 0      oe 2 is : x
#      3:      data in 1 is : 36      data in 2 is : 129      data out 1 is : x      data out 2 is : x      oe 1 is : 0      oe 2 is : 1
#     15:      data in 1 is : 36      data in 2 is : 129      data out 1 is : 129      data out 2 is : 129      oe 1 is : 0      oe 2 is : 1
#     20:      data in 1 is : 9       data in 2 is : 99      data out 1 is : 129      data out 2 is : 129      oe 1 is : 0      oe 2 is : 1
#     32:      data in 1 is : 9       data in 2 is : 99      data out 1 is : 99      data out 2 is : 99      oe 1 is : 0      oe 2 is : 1
#     40:      data in 1 is : 13      data in 2 is : 141     data out 1 is : 99      data out 2 is : 99      oe 1 is : 0      oe 2 is : 1
#     52:      data in 1 is : 13      data in 2 is : 141     data out 1 is : 141     data out 2 is : 141     oe 1 is : 0      oe 2 is : 1
#     60:      data in 1 is : 101     data in 2 is : 18      data out 1 is : 141     data out 2 is : 141     oe 1 is : 0      oe 2 is : 1
#     71:      data in 1 is : 101     data in 2 is : 18      data out 1 is : 18      data out 2 is : 18      oe 1 is : 0      oe 2 is : 1
#    110:      data in 1 is : 1       data in 2 is : 13      data out 1 is : 18      data out 2 is : 18      oe 1 is : 1      oe 2 is : 1
#    112:      data in 1 is : 1       data in 2 is : 13      data out 1 is : 18      data out 2 is : 18      oe 1 is : 1      oe 2 is : 0
#    123:      data in 1 is : 1       data in 2 is : 13      data out 1 is : 1       data out 2 is : 1       oe 1 is : 1      oe 2 is : 0
#    130:      data in 1 is : 118     data in 2 is : 61      data out 1 is : 1       data out 2 is : 1       oe 1 is : 1      oe 2 is : 0
#    141:      data in 1 is : 118     data in 2 is : 61      data out 1 is : 118     data out 2 is : 118     oe 1 is : 1      oe 2 is : 0
#    150:      data in 1 is : 237     data in 2 is : 140     data out 1 is : 118     data out 2 is : 118     oe 1 is : 1      oe 2 is : 0
#    162:      data in 1 is : 237     data in 2 is : 140     data out 1 is : 237     data out 2 is : 237     oe 1 is : 1      oe 2 is : 0
#    170:      data in 1 is : 249     data in 2 is : 198     data out 1 is : 237     data out 2 is : 237     oe 1 is : 1      oe 2 is : 0
#    182:      data in 1 is : 249     data in 2 is : 198     data out 1 is : 249     data out 2 is : 249     oe 1 is : 1      oe 2 is : 0
VSIM 19>

```

تأخیرها در حالت مینیمم.

۳- با استفاده از گزارش‌های تأخیر در روش مدل‌سازی سطح گیت، تأخیرهای مناسب برای انتقال ۸ بیت را در طراحی مدل‌سازی جریان داده خود اعمال کنید و طراحی خود را شبیه‌سازی نمایید.


در مدل‌سازی تأخیر در روش مدل‌سازی جریان داده به صورت زیر، ماکسیمم تأخیر برای هر مرحله که در حالت مینیمم، ۱۲، در حالت عمومی ۱۵ و در حالت ماکسیمم ۱۸ بوده را به عنوان تأخیر پین به پین آن مرحله می‌نویسیم، به این صورت:

```

1  `define N 8
2
3  module inoutPin_TB ();
4  parameter n = `N;
5  wire [n-1:0]bi_data, data_in_1, data_in_2, data_out_1, data_out_2;
6  reg oe_1;
7  wire oe_2;
8  reg [n-1:0]d1, d2;
9  integer i, j;
10
11 assign #(12:15:18) data_in_1 = d1;
12 assign #(12:15:18) data_in_2 = d2;
13 assign oe_2 = ~oe_1;
14
15 inoutPin_Dataflow #(n) tb1 (data_in_1, oe_1, data_out_1, bi_data);
16 inoutPin_Dataflow #(n) tb2 (data_in_2, oe_2, data_out_2, bi_data);
17
18 initial begin
19     $monitor($time,
20         ":    data in 1 is : ", data_in_1, "    data in 2 is : "
21         , data_in_2,
22         "    data out 1 is : ", data_out_1, "    data out 2 is : "
23         , data_out_2, "\n"
24         );
25 end
26
27 initial begin
28     for (i = 0; i < 2; i = i + 1) begin
29         oe_1 = i;
30         for(j = 0; j < 4; j = j + 1)begin
31             d1 = $random;
32             d2 = $random;
33             $display($time, ":    data_in_1: ", d1,
34                 "    data_in_2: ", d2);
35             #20;
36         end
37         #30;
38     end
39 end
40
41 endmodule //inoutPin_TB

```

و حاصل آن را در حالت تاخیر دیفالت، به صورت فرم موج زیر می بینیم:



و به صورت خروجی در ترمینال:

```
VSIM 41> run -all
#      0:      data_in_1: 36      data_in_2: 129
#      0:      data in 1 is :  x      data in 2 is :  x      data out 1 is :  x      data out 2 is :  x
#
#      15:     data in 1 is : 36      data in 2 is : 129      data out 1 is : 129      data out 2 is : 129
#
#      20:     data_in_1: 9      data_in_2: 99
#      35:     data in 1 is : 9      data in 2 is : 99      data out 1 is : 99      data out 2 is : 99
#
#      40:     data_in_1: 13      data_in_2: 141
#      55:     data in 1 is : 13      data in 2 is : 141      data out 1 is : 141      data out 2 is : 141
#
#      60:     data_in_1: 101      data_in_2: 18
#      75:     data in 1 is : 101      data in 2 is : 18      data out 1 is : 18      data out 2 is : 18
#
#      110:    data_in_1: 1      data_in_2: 13
#      110:    data in 1 is : 101      data in 2 is : 18      data out 1 is : 101      data out 2 is : 101
#
#      125:    data in 1 is : 1      data in 2 is : 13      data out 1 is : 1      data out 2 is : 1
#
#      130:    data_in_1: 118      data_in_2: 61
#      145:    data in 1 is : 118      data in 2 is : 61      data out 1 is : 118      data out 2 is : 118
#
#      150:    data_in_1: 237      data_in_2: 140
#      165:    data in 1 is : 237      data in 2 is : 140      data out 1 is : 237      data out 2 is : 237
#
#      170:    data_in_1: 249      data_in_2: 198
#      185:    data in 1 is : 249      data in 2 is : 198      data out 1 is : 249      data out 2 is : 249
#
VSIM 42>
```

۴- باتوجه به تجربیات خود در این تمرین، مدل سازی سطح گیت و مدل سازی جریان داده را با هم مقایسه کنید.

با استفاده از مدل سازی سطح گیت، دست باز بیشتری در طراحی و ایجاد جزئیات داریم، و تمرکز اصلی مان روی ارتباط گیت ها و مدار فیزیکی است در صورتی که در سطح مدل سازی جریان بیشتر تمرکز بر روی عملکرد است. در طراحی گیت لول، دقت بیشتری در تعیین زمان عملیات ها داریم و همچنین مدل سازی جریان داده سادگی بیشتری در نوشتن کد دارد.