

طراحی سیستم های دیجیتال

دانشکده مهندسی کامپیوتر

دکتر فصیحی
بهار ۱۴۰۳

مهدی علی نژاد، ۴۰۱۱۰۶۲۶۶



تمرین سوم

سوال ۱

بخش اول:

(۱) یک حافظه همزمان به عمق ۵۱۲ و عرض ۱۶ طراحی کنید که دارای دو پورت دو طرفه A و B با قابلیت خواندن/نوشتن در هر دو پورت باشد. در حافظه های دو پورت در یک پالس ساعت امکان دارد یک پورت خانه ای از حافظه که پورت دیگر می خواهد بر روی آن بنویسد را بخواند. در این حالت باید ابتدا داده خوانده شود و سپس بر روی آن خانه از حافظه نوشته شود. اگر هر دو پورت در یک پالس ساعت بخوانند در یک خانه از حافظه بنویسند باید داده پورت B در خانه حافظه نوشته شود و سیگنال w_race یک گردد. در این سوال پالس ساعت پورت A و B با هم یکسان است. برای طراحی خود testbench نوشته تا از صحت طراحی خود مطمئن شوید.

```
1 module memory #(
2     parameter integer width = 8,
3     parameter integer depth = 16,
4     parameter integer log_depth = 4
5 )
6 (
7     input clk,
8     input reset,
9     input write_on_a,
10    input write_on_b,
11    input [log_depth:0] address_a,
12    input [log_depth:0] address_b,
13    inout [width-1:0] a,
14    inout [width-1:0] b,
15    output reg we_race
16 );
17 reg [width-1:0] storage[depth-1:0];
18 reg [width-1:0] a_internal;
19 reg [width-1:0] b_internal;
20 integer i;
21
```

برای پیاده سازی این حافظه، ابتدا از یک سری پارامترها برای عمق و عرض کمک گرفته ایم، سپس ورودی های لازمه را گرفته، دو سیم a و b سیم های دو طرفه ی ما هستند و سیگنال we_race نیز خروجی است. برای پیاده سازی این حافظه از یک آرایه به عمق depth و عرض width استفاده کرده ایم و دو رجیستر نیز داریم که در صورت خروجی دادن از خطوط دو طرفه، آنها را مقدار دهی می کنیم.

```

1 always @(posedge clk or posedge reset) begin
2     we_race = 0;
3     if (reset) begin
4         for (i = 0; i < depth; i = i + 1) begin
5             storage[i] <= {width{1'b0}};
6         end
7         a_internal <= 0;
8         b_internal <= 0;
9     end else begin
10        case ({write_on_a, write_on_b})
11            2'b11: begin
12                b_internal = b;
13                storage[address_b] <= b_internal;
14                if (address_a == address_b)
15                    we_race = 1;
16                else begin
17                    a_internal = a;
18                    storage[address_a] = a_internal;
19                end
20            end
21            2'b10: begin
22                b_internal = storage[address_b];
23                a_internal = a;
24                storage[address_a] = a_internal;
25            end
26            2'b01: begin
27                a_internal = storage[address_a];
28                b_internal = b;
29                storage[address_b] = b_internal;
30            end
31            2'b00: begin
32                b_internal = storage[address_b];
33                a_internal = storage[address_a];
34            end
35        endcase
36    end
37 end
38
39 assign a = write_on_a ? {width{1'b2}} : a_internal;
40 assign b = write_on_b ? {width{1'b2}} : b_internal;

```

این حلقه ی اصلی برنامه است که حالات مختلف بین نوشتن و خواندن داده را مدل کرده است، ابتدا ریست را داریم که تمام خانه های حافظه را با یک حلقه صفر می کند. و در صورتی که ریست فعال نبود، بر روی حالات مختلف write on a، write on b می زنیم و با توجه به خواسته های سوال کار های مورد نظر را انجام می دهیم.

```

1 module memory_tb;
2
3     localparam integer WIDTH = 8;
4     localparam integer DEPTH = 16;
5     localparam integer LOG_DEPTH = $clog2(DEPTH);
6
7     reg clk;
8     reg reset;
9     reg write_on_a;
10    reg write_on_b;
11    reg [LOG_DEPTH:0] address_a;
12    reg [LOG_DEPTH:0] address_b;
13    wire [WIDTH-1:0] a;
14    wire [WIDTH-1:0] b;
15    reg [WIDTH-1:0] a_reg;
16    reg [WIDTH-1:0] b_reg;
17    wire we_race;
18
19    assign a = write_on_a ? a_reg : {WIDTH{1'b2}};
20    assign b = write_on_b ? b_reg : {WIDTH{1'b2}};
21
22    memory #(
23        .width(WIDTH),
24        .depth(DEPTH),
25        .log_depth(LOG_DEPTH)
26    ) uut (
27        .clk(clk),
28        .reset(reset),
29        .write_on_a(write_on_a),
30        .write_on_b(write_on_b),
31        .address_a(address_a),
32        .address_b(address_b),
33        .a(a),
34        .b(b),
35        .we_race(we_race)
36    );

```

این نیز ماژول تست مان است.



```
1
2   initial begin
3       clk = 0;
4       reset = 1;
5       write_on_a = 0;
6       write_on_b = 0;
7       address_a = 0;
8       address_b = 0;
9       a_reg = 0;
10      b_reg = 0;
11      #5;
12      reset = 0;
13      write_on_a = 1;
14      write_on_b = 1;
15      address_a = 5;
16      address_b = 3;
17      a_reg = 25;
18      b_reg = 9;
19      #10;
20      write_on_a = 0;
21      write_on_b = 0;
22      address_a = 3;
23      address_b = 5;
24      #10;
25      write_on_a = 1;
26      write_on_b = 0;
27      address_a = 3;
28      address_b = 3;
29      a_reg = 20;
30      #10;
31      write_on_a = 0;
32      write_on_b = 1;
33      address_a = 5;
34      address_b = 5;
35      b_reg = 70;
36      #10;
37      write_on_a = 0;
38      write_on_b = 0;
39      address_a = 3;
40      address_b = 5;
41      #10;
42      write_on_a = 1;
43      write_on_b = 1;
44      address_a = 3;
45      address_b = 3;
46      a_reg = 25;
47      b_reg = 35;
48      #10;
49      write_on_a = 0;
50      write_on_b = 0;
51      address_a = 3;
52      address_b = 0;
53      #10;
54      $stop();
55  end
```

سناریو نیز به این صورت است که ابتدا در دو خانه ی متفاوت نوشتن اتفاق می افتد، سپس این دو خانه را می خوانیم تا مطمئن شویم درست نوشته شده اند، پس از آن در یک خوانه می نویسیم و سپس در خانه ای دیگر همین کار را انجام می دهیم و در نهایت جفت این خانه ها را می خوانیم تا از صحت عملکرد مطمئن شویم، و در نهایت نیز در یک خانه همزمان دو مقدار مختلف می ریزیم و آن خانه را می خوانیم تا ببینیم چه مقداری به خود گرفته.

```
# Time: 0, reset: 1, write_on_a: 0, write_on_b: 0, address_a: 0, address_b: 0, a: 0, b: 0, we_race: 0
# Time: 5, reset: 0, write_on_a: 1, write_on_b: 1, address_a: 5, address_b: 3, a: 25, b: 9, we_race: 0
# Time: 15, reset: 0, write_on_a: 0, write_on_b: 0, address_a: 3, address_b: 5, a: 9, b: 25, we_race: 0
# Time: 25, reset: 0, write_on_a: 1, write_on_b: 0, address_a: 3, address_b: 3, a: 20, b: 9, we_race: 0
# Time: 35, reset: 0, write_on_a: 0, write_on_b: 1, address_a: 5, address_b: 5, a: 25, b: 70, we_race: 0
# Time: 45, reset: 0, write_on_a: 0, write_on_b: 0, address_a: 3, address_b: 5, a: 20, b: 70, we_race: 0
# Time: 55, reset: 0, write_on_a: 1, write_on_b: 1, address_a: 3, address_b: 3, a: 25, b: 35, we_race: 1
# Time: 65, reset: 0, write_on_a: 0, write_on_b: 0, address_a: 3, address_b: 0, a: 35, b: 0, we_race: 0
```

همانطور که مشاهده می کنید، نوشتن در آدرس های مختلف، خواندن از آدرس های مختلف، نوشتن و خواندن همزمان از یک خانه و نوشتن همزمان در یک خانه همگی در تست آمده و آنها طبق خواسته ی سوال به درستی عملیانی می شوند.


۲) کدام توصیف وریلاگ زیر معادل ماشین حالت متناهی مقابل است؟ (i ورودی و o خروجی است)



<p>(الف)</p> <pre> reg i; reg [1:0] o; always @(posedge clock) begin if (i === 1'b1) o = 2'b00; else o = o + 1'b1; end </pre>	<p>(ب)</p> <pre> reg i; reg [2:0] o; always @(i) begin if (i == 1'b1) o = 2'b00; else o = o + 1'b1; end </pre>
<p>(ت)</p> <pre> reg i; reg [2:0] o; always @(posedge clock, i) begin if (i == 1'b1) o = 2'b00; else o = o + 1'b1; end </pre>	<p>(پ)</p> <pre> reg i; reg [1:0] o; always @(posedge clock) begin case (o) 2'b00 : o = 2'b01; 2'b01 : o = i ? 2'b00 : 2'b10; 2'b10 : o = i ? 2'b00 : 2'b11; 2'b11 : o = 2'b00; endcase end </pre>

گزینه ی ب
زیرا ماشین ۴ حالت دارد پس نیاز به ۲ رجیستر است و تمامی حالت اگر $i == 1$ می بود به استیت ۰۰ می روند.

۳) کدام توصیف وریلاگ زیر معادل مدار مقابل است؟ (مقدار ابتدایی فلیپ فلاپ‌ها صفر است)



reg [1:0]q = 2'b00;

```
always @(negedge clk) begin
    q[0] <= ~q[1];
    q[1] <= ~q[0];
end
```

reg [1:0]q = 2'b00;

```
always @(negedge clk) begin
    q[0] <= ~q[1];
    @(negedge clk)
    q[0] <= q[1];
    q[1] <= q[0];
end
```

(ب)

reg [1:0]q = 2'b00;

```
always @(negedge clk) begin
    q[0] <= ~q[1];
    q[1] <= q[0];
end
```

(الف)

(ت)


reg [1:0]q = 2'b00;

```
always @(negedge clk) begin
    q[0] <= ~q[1];
    @(negedge clk) q[0] <= q[1];
    q[1] <= q[0];
    @(negedge clk) q[1] <= q[0];
end
```

(پ)

گزینه ی پ
اگر دقت کنیم متوجه می شویم که $Q[1]$ در واقع همان مقدار $Q[0]$ را به خود می گیرد و همچنین پس از دو لبه ی پایین رونده ی کلاک مقدار $Q[0]$ برابر با ۰ است ولی در الف اینگونه نیست.

۴) اگر هر گیت تأخیری برابر با ۲ داشته باشد؛ کدام توصیف وریلاگ زیر، معادل مدار مقابل است؟



(ب)

```
reg out = 1'b0;
always @(enable, out) begin
    out <= #2 (enable ? ~out : 1'b0);
end
```

(ت)

```
reg out = 1'b0;
always @(enable, out) begin
    out <= #10 (enable ? ~out : 1'b1);
end
```

(الف)

```
reg out = 1'b0;
always @(enable, out) begin
    out = #10 (enable ? ~out : 1'b0);
end
```

(پ)

```
reg out = 1'b0;
always @(enable, out) begin
    out = #2 (enable ? ~out : 1'b1);
end
```

گزینه ی ت
 مجموع تاخیر کل برابر با ۱۰ است و همچنین در صورت غیر فعال بودن، مقدار یک در out نمایش داده می شود.

(۵) کدام توصیف زیر بدون خطا است؟

```
module a(x, y);
input x, y;
always @(x, y)
  x <= 0;
endmodule
```

(ب)

```
module a(output reg x, y);
always
  y <= 0;
endmodule
```

(الف)

```
module a(x, y);
output x, y;
assign x = y;
endmodule
```

(ت)

```
module a(input reg x, y);
always @(x, y)
  #10 y <= 0;
endmodule
```

(پ)

گزینه ی ت
در گزینه ی الف نمی توان یک پین خروجی را بی مقدار گذاشت.
در گزینه ی ب، x و y سیم هستند و نمی توان به آنها داخل always مقدار داد.
در گزینه ی پ نیز نمی توان ورودی از نوع رجیستر داشت.