RK356X IO 电源域配置说明

文档标识: RK-SM-YF-905

发布版本: V1.0.0

日期: 2021-05-15

文件密级:□绝密 □秘密 □内部资料 ■公开

免责声明

本文档按"现状"提供,瑞芯微电子股份有限公司("本公司",下同)不对本文档的任何陈述、信息和内容的准确性、可靠性、完整性、适销性、特定目的性和非侵权性提供任何明示或暗示的声明或保证。本文档仅作为使用指导的参考。

由于产品版本升级或其他原因,本文档将可能在未经任何通知的情况下,不定期进行更新或修改。

商标声明

"Rockchip"、"瑞芯微"、"瑞芯"均为本公司的注册商标,归本公司所有。

本文档可能提及的其他所有注册商标或商标,由其各自拥有者所有。

版权所有 © 2021 瑞芯微电子股份有限公司

超越合理使用范畴,非经本公司书面许可,任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部,并不得以任何形式传播。

瑞芯微电子股份有限公司

Rockchip Electronics Co., Ltd.

地址: 福建省福州市铜盘路软件园A区18号

网址: <u>www.rock-chips.com</u>

客户服务电话: +86-4007-700-590

客户服务传真: +86-591-83951833

客户服务邮箱: fae@rock-chips.com

前言

概述

主控电源域的IO电平要与对接外设芯片的IO电平保持一致,还要注意软件的电压配置要跟硬件的电压一致,否则,最坏的情况可能会导致IO的损坏。

本文主要描述了RK3566、RK3568平台Linux SDK配置IO电源域的方法,旨在帮助开发者正确配置IO的电源域。

产品版本

芯片名称	内核版本
RK3566、RK3568	Linux 4.19

读者对象

本文档(本指南)主要适用于以下工程师:

- 技术支持工程师
- 软件开发工程师

修订记录

版本号	作者	修改日期	修改说明
V1.0.0	Caesar Wang	2021-05-15	初始版本

目录

RK356X IO 电源域配置说明

- 1. 第一步: 获取硬件原理图并确认硬件电源的设计方案
- 2. 第二步: 查找对应的内核dts配置文件
- 3. 第三步:修改内核dts的电源域配置节点pmu_io_domains
- 4. 第四步: SDK查看当前固件电源域配置
- 5. 第五步: 烧录固件后确认寄存器值是否正确

1. 第一步: 获取硬件原理图并确认硬件电源的设计方案

本文以RK_EVB1_RK3568_DDR4P216SD6_V10_20200911 EVB板为例进行介绍。

硬件原理图: RK EVB1 RK3568 DDR4P216SD6 V10 20200911.pdf

电源方案: 从硬件原理图分析, EVB板RK_EVB1_RK3568_DDR4P216SD6_V10_20200911是带PMU(RK809-5)方案。

2. 第二步: 查找对应的内核dts配置文件


由第一步可知,该EVB板的硬件电源设计是带PMU方案的,对应的内核dts配置文件位于: arch/arm64/boot/dts/rockchip/rk3568-evb.dtsi(本文讨论的方案)

3. 第三步:修改内核dts的电源域配置节点 pmu_io_domains

```
&pmu_io_domains {
    status = "okay";
    pmuio1-supply = <&vcc3v3_pmu>;
    pmuio2-supply = <&vcc3v3_pmu>;
    vccio1-supply = <&vccio_acodec>;
    vccio3-supply = <&vccio_sd>;
    vccio4-supply = <&vcc_1v8>;
    vccio5-supply = <&vcc_3v3>;
    vccio6-supply = <&vcc_1v8>;
    vccio7-supply = <&vcc_1v8>;
    vccio7-supply = <&vcc_3v3>;
};
```

以pmuio1-supply为例,首先查看硬件原理图确认pmuio1电源域(PMUIO1)的配置如图所示。

PMUIO1 配置的电源域为VCC3V3 PMU(即3.3v)。



4. 第四步: SDK查看当前固件电源域配置

命令: ./build.sh info

5. 第五步: 烧录固件后确认寄存器值是否正确

以**RK356X**芯片为例,根据手册获取PMU_GRF_IO_VSEL0~PMU_GRF_IO_VSEL2寄存器(基地址: 0xFDC20140~0xFDC20148)说明如下:

Copyright 2021 © Rockchip Electronics Co., Ltd.

207

RKRK3568 TRM-Part1

Bit	Attr	Reset Value	Description
31:16	RW	0×0000	write_enable Write enable for lower 16bits, each bit is individual. 1'b0: Write access disable 1'b1: Write access enable
15	RO	0x0	reserved
14	RW	0×0	poc_vccio7_sel25 VCCIO7 2.5V control 1'b0: Disable 1'b1: Enable
13	RW	0×0	poc_vccio6_sel25 VCCIO6 2.5V control 1'b0: Disable 1'b1: Enable
12	RW	0×0	poc_vccio5_sel25 VCCIO5 2.5V control 1'b0: Disable 1'b1: Enable
11	RW	0×0	poc_vccio4_sel25 VCCIO4 2.5V control 1'b0: Disable 1'b1: Enable
10	RW	0×0	poc_vccio3_sel25 VCCIO3 2.5V control 1'b0: Disable 1'b1: Enable
9	RW	0×0	poc_vccio2_sel25 VCCIO2 2.5V control 1'b0: Disable 1'b1: Enable

PMU GRF IO VSEL1
Address: Operational Base + offset (0x0144)

	ddress: Operational Base + offset (0x0144)		
Bit	Attr	Reset Value	
31:16	RW	0×0000	write_enable Write enable for lower 16bits, each bit is individual. 1'b0: Write access disable 1'b1: Write access enable
15	RO	0x0	reserved
14	RW	0×0	poc_vccio7_iddq VCCIO7 iddq control 1'b0: Disable 1'b1: Enable
13	RW	0×0	poc_vccio6_iddq VCCIO6 iddq control 1'b0: Disable 1'b1: Enable
12	RW	0×0	poc_vccio5_iddq VCCIO5 iddq control 1'b0: Disable 1'b1: Enable
11	RW	0×0	poc_vccio4_iddq VCCIO4 iddq control 1'b0: Disable 1'b1: Enable
10	RW	0×0	poc_vccio3_iddq VCCIO3 iddq control 1'b0: Disable 1'b1: Enable
9	RW	0×0	poc_vccio2_iddq VCCIO2 iddq control 1'b0: Disable 1'b1: Enable
8	RW	0×0	poc_vccio1_iddq VCCIO1 iddq control 1'b0: Disable 1'b1: Enable
7	RW	0x1	poc_vccio7_sel33 VCCIO7 3.3V control 1'b0: Disable 1'b1: Enable

PMU GRF IO VSEL2 Address: Operational Base + offset (0x0148)				
Bit	Attr	Reset Value	Description	
31:16	RW	0×0000	write_enable Write enable for lower 16bits, each bit is individual. 1'b0: Write access disable 1'b1: Write access enable	
15:8	RO	0x00	reserved	
7	RW	0×0	poc_pmuio2_iddq PMUIO2 iddq control 1'b0: Disable 1'b1: Enable	
6	RW	0×0	poc_pmuio1_iddq PMUIO1 iddq control 1'b0: Disable 1'b1: Enable	
5	RW	0×1	poc_pmuio2_sel33 PMUIO2 3.3V control 1'b0: Disable 1'b1: Enable	
4	RW	0x1	reserved	
3	RW	0×0	poc_pmuio2_sel25 PMUIO2 2.5V control 1'b0: Disable 1'b1: Enable	
2	RW	0x0	reserved	

```
# io -4 -r 0xFDC20140
fdc20140: 00000050

# io -4 -r 0xFDC20144
fdc20144: 000000af

# io -4 -r 0xFDC20148
fdc20148: 00000030
```