INTERFAZ DE PERIFERICOS PROGRAMABLE 8255A-5.

La interfaz de periféricos programable 8255A-5 (PPI) es un componente de bajo costo muy popular encontrado en muchas aplicaciones. El PPI tiene 24 terminales para E/S, programables en grupos de 12, que se emplea en tres modos separados de operación. El 8255A-5 puede interfazar cualquier dispositivo de E/S compatible TTL, al microprocesador 8088. El 8255-5 requiere de la inserción de dos estados de espera (para un 8088 de 8MHz) cada vez que se activa por un comando IN u OUT. Debido a que los dispositivos de E/S son inherentemente mas lentos de cualquier forma, los estados de espera utilizados durante las transferencias de E/S no afectan la velocidad del sistema. El 8255-5 todavía encuentra aplicaciones (compatibles para programación, sin embargo, puede no aparecer en el sistema) aun en los últimos sistemas de computadoras basados en μP 80486. El 8255-5 se emplea para interfaz del teclado y el puerto paralelo de la impresora en las computadoras personales.

Descripción Básica del 8255A-5.

La Figura 1 (a) ilustra el diagrama de los terminales de salida del 8255A-5 y la Figura 1 (b) muestra el diagrama interno. Sus tres puertos de E/S (etiquetados A, B y C) se programan en grupos de 12 terminales. Las conexiones del grupo A consisten del Puerto A (PA₇-PA₀) y la mitad superior del puerto C (PC₇-PC₄), y el grupo B consiste del Puerto B (PB₇-PB₀) y la mitad inferior del Puerto C (PC₃-PC₀).




Figura 1 (a) Terminales del 8255A Interfaz Periférico Programable (PPI).




Figura 1 (b) Diagrama de bloques.

El 8255A-5 se selecciona por su terminal $\overline{\text{CS}}$ para programación y lectura o escritura a un puerto. La selección del registro es realizada a través de la terminales A_1 y A_0 que seleccionan un registro interno para operaciones de programación.

Tabla 1 Asignaciones de puerto de E/S para el 8255A-5

A_1	A_0	Función		
0	0	Puerto A		
0	1	Puerto B		
1	0	Puerto C		
1	1	Registro de Comando		

La Tabla 1 muestra las asignaciones de los puertos de E/S usados para programación y acceso a los puertos de E/S. En la computadora personal, un 8255A o su equivalente es decodificado en los puertos de E/S 60H-63H.




Figura 2 El 8255A interfazado al banco bajo del microprocesador 8088.

El 8255A-5 es un dispositivo bastante simple de interfazar al 8088 y programarlo. Para que el 8255A-5 pueda ser leído o grabado, la señal $\overline{\text{CS}}$ debe ser un 0 lógico y la dirección de E/S correcta debe ser aplicada a los terminales A_1 - A_0 . Los terminales de direcciones del puerto restantes no importan y son externamente decodificados para seleccionar el 8255A-5.

La Figura 2 muestra un 8255A-5 conectado al 8088, de tal forma que trabaja con puertos de E/S de direcciones de 8 bit C0H (puerto A), C2H (puerto B), C4H (puerto C), y C6H (registro de comandos). Notar en esta interfaz que todos los terminales del 8255A-5 son conexiones directas al 8088 excepto por la terminal $\overline{\text{CS}}$. La terminal se $\overline{\text{CS}}$ decodifica y seleccionada por un decodificador 74ALS138.

La entrada de RESET del 8255A-5, inicializa el dispositivo cada vez que el microprocesador es reinicializado. Una entrada de RESET en el 8255A-5, ocasiona que todos los puertos sean puestos como puertos simples usando el modo 0 de operación. Debido a que los terminales del puerto se programan internamente como terminales de entrada en un restablecimiento, esto evita daños cuando la alimentación es aplicada al sistema. Después de una señal de RESET, ningún otro comando es necesario para programar el 8255A-5 mientras se deba programar como un dispositivo de entrada en los tres puertos. Notar que un 8255A-5 se interfaz a una computadora personal en las direcciones puerto 60H-63H para control del teclado y también para controlar la bocina, el temporizador y otros dispositivos internos como la expansión de memoria. El 8255A-5 es fácil de programar debido a que solo contiene dos registros de comandos internos como se muestra en la Figura 3. Note que el bit de la posición 7 selecciona el byte de control A o el byte de control B.

Programación de 8255A-5

El byte de control A programa la función del grupo A y B, mientras que el byte de control B pone (1) o reinicializa (0) los bit del puerto C solo si el 8255A-5 se programa en el modo 1 o 2. Los terminales del grupo B (puerto B y la parte baja del puerto C) se programan como terminales de entrada o salida. El grupo B puede operar en el modo 0 o en el modo 1. El modo 0 es el modo básico de E/S que permite que los terminales del grupo B sean programados como simples entradas y conexiones de salida amarradas. La operación del modo 1 es la operación de habilitación periódica para las conexiones del grupo B donde los datos se transfieren a través del puerto B, y el puerto C proporciona las señales de reconocimiento.

Los terminales del grupo A (puerto A y la parte superior del puerto C) son también programadas como terminales de entrada o de salida. La diferencia es que este grupo A puede operar en lo modos 0, 1 y 2. La función del modo 2 es operar en modo bidireccional para el puerto A.




Figura 3 (a) El byte de control para el registro de control del 8255A.

Si se pone un 0 en la posición del bit 7 del byte de control, se selecciona el byte de control B. Este control permite que cualquier bit del puerto C sea puesto (1) o reinicializado (0) si el 8255A-5 opera en el modo 1 o en el modo 2; de otra forma, este byte de control no se emplea para programación. Nosotros frecuentemente usamos la función de activar/borrar un bit en sistemas de control para poner o limpiar un bit de control en el puerto C.

Operación del MODO 0.

La operación del Modo 0 ocasiona que el 8255A-5 funcione como una entrada reforzada o como una salida amarrada. La figura 4 muestra el 8255A-5 conectado a un arreglo de

ocho indicadores de 7 segmentos. En este circuito, los puertos A y B se programan (modo 0) como simples puertos de salida con amarradores.




Figura 3 (b) Pone a 1 o borra el bit indicado en el campo del bit seleccionado.

El puerto A provee las entradas de datos a los segmentos del indicador y el puerto B selecciona una posición a la vez por medio de la multicanalización de los indicadores. El 8255A-5 es interfazado al 8088 a través de un decoficicador de direcciones que opera en las direcciones de puertos de E/S.

Los valores de las resistencias son elegidos en la Figura 4, en base a la corriente de segmento que es 80 mA. Esta corriente es requerida para producir una corriente promedio de 10 mA por segmento cuando los indicadores son multicanalizados. En este tipo de sistemas de indicador, solo una de las ocho posiciones del indicador esta encendida en cualquier instante dado. la corriente pico de ánodo es de 560 mA, pero la corriente promedio de ánodo es de 70 mA. Cada vez que los indicadores son multicanalizados, incrementamos la corriente de segmento desde 10 mA hasta un valor igual a 'numero de posiciones de indicador' veces 10 mA. Esto significa que un indicador de 4 dígitos utiliza 40 mA por segmento, un indicador de 5 dígitos utiliza 50 mA, y así sucesivamente.




Figura 4 Conjunto de 8 despegados de 7 segmentos interfazado al 8088 mediante un 8255A.

Antes de que el software para operar el indicador sea examinado, debemos primero programar el 8255A-5. Esto se realiza una secuencia de instrucciones listadas en el Ejemplo 1. Aquí, los puertos A y B se programan como salidas.

Ejemplo 1

; software para programar el 8255A

MOV AL,10000000B ;byte de control

MOV DX,COMMAND ;direccionar registro de control OUT DX,AL ;manda byte de control al 8255A

El procedimiento para manejar estos indicadores es listado en el Ejemplo 2. Para que este sistema de indicador funcione correctamente, debemos llamar a este procedimiento frecuentemente. Notar que el procedimiento llama a otro procedimiento (DELAY) que causa un retraso de 1ms.

Ejemplo 2

;procedimiento para el rastreo de 8 dígitos del indicadores multicanalizados.

; Este procedimiento debe ser llamado continuamente desde un programa $\,$

;para desplegar la información codificada en 7 segmentos en el área MEMORY.

DISP PROC NEAR

PUSHF ;salvar registros

PUSH AX PUSH BX PUSH DX PUSH SI

;coloca registros para el indicador

MOV BX,8 ;cargar cuenta

MOV AH,7FH ;cargar patrón elegido

MOV SI,OFFSET MEMORY-1 ;directionar indicador RAM

MOV DX,PORTB ;direccionar puerto B

;despliega ocho dígitos

DISP1: MOV AL,AH ;seleccionar dígito

OUT DX,AL

DEC DX ;direccionar puerto A

MOV AL,[BX+SI] ;obtener dato OUT DX,AL ;desplegar dato

CALL DELAY ;esperar 1 ms

ROR AH,1 ;ajustar código de selección

INC DX
DEC BX
JNZ DISP1

;direccionar puerto B ;ajustar cuenta ;repetir 8 veces

POP SI POP DX

;recuperar registros

POP BX POP AX POPF RET

DISP ENDP

Este tiempo de retraso no se ilustra en este ejemplo, pero se emplea para permitir el tiempo necesario para que cada posición se encienda. Es recomendado por los fabricantes de indicadores LED que la iluminación del indicador sea entre 100 Hz y 1,500 Hz. Usando un retraso de tiempo de 1 ms, iluminamos cada dígito durante 1 ms para una velocidad de iluminación de 1,000 Hz/8 o 125.

El procedimiento del indicador direcciona una área de memoria donde los datos, en código de 7 segmento, son almacenados por los ocho dígitos del indicador. El registro AH es cargado con un código (7FH) que inicialmente direcciona la posición mas significante del indicador. Una vez que se selecciona la posición del indicador, se direcciona el contenido de la localidad de memoria MEMORY+7 y se envía al dígito mas significativo. El código de selección se ajusta para seleccionar el siguiente dígito del indicador, como en la memoria.

Este proceso se repite ocho veces para desplegar el contenido de la locación MEMORY hasta MEMORY+7 en los 8 dígitos del indicador.

MODO 1 Entrada con habilitación periódica

Este modo de operación ocasiona que el puerto A y/o el puerto B funcionen como dispositivos de entrada con amarradores. Esto permite que los datos externos se almacenen en el puerto hasta que el microprocesador este listo para almacenarlos. El puerto C se emplea en la operación de modo 1, no para datos, sino para señales de control o reconocimiento que ayudan a operar a uno o ambos puertos A y B como entrada con puertos de habilitación periódica. La Figura 5 muestra ambos diagramas de tiempo y como ambos puertos son estructurados para el modo 1 de operación entrada con habilitación periódica.

El puerto con entrada de habilitación periódica captura datos de la terminal del puerto cuando se activa la señal de habilitación periódica (\$\overline{STB}\$). Notar que la señal de habilitación periódica captura los datos del puerto en la transición de 0 a 1. La señal (\$\overline{STB}\$) ocasiona que se capturen los datos en el puerto y también activa las señales IBF (input buffer full) y INTR (interrup request). Una vez que el microprocesador advierte

que los datos están presentes en el puerto, a través del software (IBF) o del hardware (INTR), ejecuta una instrucción IN para leer el puerto (\overline{RD}) . La acción de lectura del puerto restaura a IBF y a INTR a sus estados inactivos hasta que el próximo dato es recibido en el puerto.

Definiciones de Señales para Modo 1 Entrada con habilitación periódica.

- STB- Señal de habilitación periódica: Una entrada usada para cargar datos dentro del amarrador del puerto, el cual retiene la información hasta que se lee por el microprocesador a través de una instrucción IN.
- 2. IBF Reforzador de Entrada Lleno: Una salida que indica que el amarrador de entrada contiene información.
- 3. INTR Requerimiento de Interrupción: Una salida que requiere una interrupción. La terminal INTR cambia a 1 lógico cuando la señal STB regresa a 1 lógico y es limpiada cuando el dato es metido desde el puerto por el microprocesador.
- 4. INTE Habilitador de Interrupción: Un bit interno programado a través del puerto PC₄ (puerto A) o una posición de bit en PC₂ (puerto B).
- 5. PC₇, PC₆ Terminales 7 y 6 del Puerto: Terminales de E/S de propósito general que son disponibles para cualquier propósito.




Figura 5 Operación de habilitación periódica de entrada (modo 1) del 8255A. (a) Estructura interna. (b) Diagrama de tiempos.

Ejemplo de Señal de Habilitación Periódica de Entrada. Un teclado es un excelente ejemplo de dispositivo de entrada de habilitación periódica. El codificador del teclado elimina las interferencias de los interruptores de las teclas y proporciona una señal de habilitación periódica cuando se presiona cada tecla, y el dato de salida contiene la codificación ASCII de la tecla.

La Figura 6 ilustra un teclado conectado para enviar una señal de habilitación periódica al puerto A. Aquí, \overline{DAV} (data available) se activa por 1 μs cada vez que una tecla se presiona en el teclado. Esto genera datos a ser enviados en forma de habilitación periódica al puerto A debido a que \overline{DAV} se conecta a la entrada \overline{STB} del puerto A. Entonces, cada vez que una tecla se presiona, se almacena en el puerto A del 8255A-5. La entrada \overline{STB} también activa la señal IBF, indicando que los datos están en el puerto A.

El ejemplo 3 muestra un procedimiento que lee datos desde el teclado cada vez que una tecla se presiona. Este procedimiento lee la tecla desde el puerto A y regresa el código ASCII en AL. Para detectar una tecla, se lee el puerto C y el bit IBF (posición del bit PC₅) se prueba para ver si el reforzador esta lleno. Si el reforzador esta vacío (IBF=0), entonces el procedimiento se mantiene probando este bit, esperando que un caracter sea tecleado.




Figura 6 Utilización del 8255A para operación de habilitación periódica de entrada de un teclado.

Ejemplo 3 ;procedimiento que lee el codificador del teclado y regresa con el caracter ASCII en AL

BIT5 EQU 20H READ PROC **NEAR** AL,PORTC ;leer puerto C IN TEST AL,BIT5 ; verificar IBF JZ READ :si IBF = 0;leer código ASCII AL,PORTA IN RET READ **ENDP**

Salida de Habilitación Periódica Modo 1

La Figura 7 ilustra la configuración interna y los diagramas de tiempo del 8255A-5 cuando se opera como un dispositivo de salida de habilitación periódica bajo el modo 1. La operación de salida de habilitación periódica es similar a la salida de modo 0 excepto que señales de control se incluyen para proporcionar el reconocimiento.

Cuando un dato se escribe a un puerto programado como puerto de salida de habilitación periódica, la señal \overline{OBF} (output buffer full) cambia a 0 lógico para indicar que un dato esta presente en el amarrador del puerto. Esta señal indica que los datos están disponibles para un dispositivo externo de E/S que removerá el dato por medio una señal de habilitación periódica en la terminal \overline{ACK} (acknowledge) del puerto. La señal \overline{ACK} regresa la señal \overline{OBF} a un 1 lógico, indicando que el reforzador no esta lleno.




Figura 7 Operación de habilitación periódica de salida (modo 1) del 8266A. (a) Estructura interna. (b)Diagrama de tiempos.

Definiciones de Señales para el Modo 1 de Salida con habilitación periódica.

- 1. OBF Reforzador de Salida lleno: Una salida que cambia a bajo cuando los datos son sacados (OUT) del amarrador del puerto A o del puerto B. Esta señal se pone a 1 lógico cuando el pulso ACK se regresa desde el dispositivo externo.
- 2. ACK Reconocimiento: Una señal que ocasiona que la terminal OBF regrese al nivel 1 lógico. La ACK es una respuesta desde un dispositivo externo que indica que ha recibido el dato del puerto del 8255A-5.
- 3. INTR Requerimiento de interrupción: Una señal que interrumpe al microprocesador cuando el dispositivo externo recibe el dato a través de la señal ACK. Esta terminal es calificada por el bit interno INTE (interrupt enable).

- 4. INTE Habilitador de Interrupciones: No es una entrada ni una salida, es un bit interno programado para habilitar o deshabilitar la terminal INTR. El bit INTE A se programa como PC₆ y INTE B es PC₂.
- 5. PC₅, PC₄ Bit 5 y 4 del puerto C que son terminales de E/S de propósito general: El bit de control poner o reinicializar puede ser usado para colocar o reinicializar estas dos terminales.

Ejemplo de Salida con habilitación periódica. La interfaz de la impresora discutida anteriormente se emplea aquí para demostrar como realizar la sincronización de salida de habilitación periódica entre la impresora y el 8255A-5.

La Figura 8 ilustra el puerto B conectado a una impresora en paralelo con ocho entradas de datos para recibir datos codificados en ASCII, una entrada $\overline{\rm DS}$ (data strobe) para enviar datos de habilitación periódica a la impresora, y una salida $\overline{\rm ACK}$ de reconocimiento de recepción del caracter ASCII.

En este circuito no hay señal para generar la señal \overline{DS} para la impresora, entonces PC_4 es usada con software para generar la señal \overline{DS} . La señal \overline{ACK} es regresada desde el reconocimiento de recepción de datos de la impresora, y se conecta a la entrada \overline{ACK} del 8255A-5.




Figura 8 El 8255A conectado a una interfaz de impresora en paralelo que muestra el modo de habilitación periódica de salida .

El Ejemplo 4 lista el software que envía el caracter codificado en ASCII en AH hacia la impresora. El procedimiento primero prueba \overline{OBF} para decidir si la impresora ha retirado el dato del puerto B. Si no $(\overline{OBF}=0)$, el procedimiento espera que la señal de \overline{ACK} regrese de la impresora. Si $\overline{OBF}=1$, entonces el procedimiento envía el contenido de AH a la impresora a través del puerto B y también manda la señal \overline{DS} .

Ejemplo 4

;procedimiento que envía el caracter en AH codificado ;en ASCII a la impresora a través del puerto B

BIT1 EQU 2H

PRINT PROC NEAR

revisa que la impresora este lista;

IN AL,PORTC ;obtener OBF TEST AL,BIT1 ;probar OBF JZ PRINT ; si OBF = 0

;manda el caracter a la impresora por el puerto B

MOV AL,AH OUT PORTB,AL

;manda DS a la impresora

MOV AL,8 ;borrar DS

OUT COMMAND,AL

MOV AL,9 ;poner a 1 DS

OUT COMMAND,AL

RET

PRINT ENDP

Modo 2 Operación Bidireccional

En el modo 2, el cual se permite solamente para el grupo A, el puerto A se convierte en bidireccional, permitiendo que los datos sean transmitidos y recibidos a través de los mismos ocho cables. Los datos acarreados bidireccionalmente son útiles al interfazar dos computadoras.

Son también usados para la interfaz estándar paralela de alta velocidad IEEE-488 (canal de instrumentación de propósito general GPIB). La Figura 9 muestra la estructura interna y el diagrama de tiempo para el modo 2 de operación bidireccional.

Definiciones de Señales para el Modo 2 Bidireccional.

- 1. INTR Requerimiento de interrupción: Una salida usada par interrumpir al microprocesador en condiciones de entrada o salida.
- 2. OBF Reforzador de Salida Lleno: Una salida que indica que el reforzador de salida contiene datos para el canal bidireccional.

- 3. \overline{ACK} Reconocimiento: Una entrada que habilita los reforzadores de tres estados para que los datos puedan aparecen en el puerto A. Si \overline{ACK} es un 1 lógico, los reforzadores de salida del puerto A están en su estado de alta impedancia.
- 4. STB Señal de Habilitación Periódica: Una entrada usada para cargar el amarrador de entrada del puerto A con los datos externos provenientes del canal bidireccional del puerto A.
- 5. IBF Reforzador de Entrada Lleno: Una salida usada para indicar que el reforzador de entrada contiene datos provenientes del reforzador bidireccional externo.
- 6. INTE Habilitador de Interrupciones: Bit internos (INTE1 e INTE2) que habilitan la terminal INTR. El estado de la terminal INTR es controlado por los bit PC_6 (INTE1) y PC_4 (INTE2) del puerto C.

El Canal Bidireccional. El canal bidireccional se emplea haciendo referencia al puerto A con las instrucciones IN y OUT. Para transmitir datos a través del canal bidireccional, el programa primero prueba la señal \overline{OBF} para determinar cuando el reforzador de salida esta vacío. Si es así, entonces se envían los datos al reforzador de salida a través de la instrucción OUT. La circuitería externa también monitorea la señal \overline{OBF} para decidir si el microprocesador ha enviado datos al canal. Tan pronto como la circuitería recibe un 0 lógico en \overline{OBF} , manda de regreso la señal \overline{ACK} para retirarlo del reforzador de salida. La señal \overline{ACK} coloca el bit OBF y también habilita el reforzador de salida de tres estados, entonces los datos pueden ser leídos. El ejemplo 5 lista el procedimiento que transmite el contenido del registro AH a través del puerto bidireccional A.

Ejemplo 5

;procedimiento para transmitir AH a través del ;canal bidireccional del puerto A

BIT7 EQU 80H TRANS PROC NEAR

;revisa OBF

IN AL,PORTC ;obtener OBF TEST AL,BIT7 ;verificar OBF JZ TRANS ;si OBF = 0

;manda el dato

MOV AL,AH ;obtener dato OUT PORTB,AL

RET

TRANS ENDP




Figura 9 Modo 2 de operación del 8255A. (a) Estructura interna. (b) Diagrama de tiempos.

Para recibir datos a través del canal del puerto bidireccional A, se prueba el bit IBF con software para decidir si los datos han sido enviados al puerto. Si IBF=1, entonces se meten los datos utilizando una instrucción IN. La interfaz externa envía datos al puerto usando la señal STB. Cuando STB se activa, la señal STB cambia a 1 lógico, y el dato en el puerto a se mantiene dentro del puerto en un amarrador. Cuando la instrucción IN se ejecuta, el bit IBF se limpia y el dato en el puerto se traslada a AL. El Ejemplo 6 lista un procedimiento que lee datos del puerto.

Ejemplo 6

```
;procedimiento que introduce datos del canal
;bidireccional salvándolos en AL
```

```
BIT5 EQU 20H
```

READ PROC NEAR

;verificar IBF
IN AL,PORTC ;obtener IBF
TEST AL,BIT5 ;verificar IBF
JZ READ ;si IBF = 0

;leer IBF IN AL,PORTA RET

READ ENDP

La terminal INTR (requerimiento de interrupción) puede ser activada en ambas direcciones de datos que fluyen a través del canal. Si INTR se habilita por ambos bit INTE, entonces los reforzadores de salida y entrada ocasionan un requerimiento de interrupción. Esto ocurre cuando los datos se envían al reforzador usando STB o cuando los datos se escriben usando OUT.

Sumario de Modos del 8255A-5.

La Figura 10 muestra un sumario gráfico de los tres modos de operación para el 8255A-5. El modo 0 proporciona E/S simple, el modo 1 proporciona E/S con señal de habilitación periódica, y el modo 2 proporciona E/S bidireccional. Como se menciono anteriormente, estos modos se seleccionan a través del registro de control del 8255A-5.

	Modo 0		Modo 1			Modo 2
Puerto A	IN	OUT	IN	OUT		I/O
Puerto B	IN	OUT	IN	OUT		Not used
0			$INTR_{B}$	$INTR_{B}$		I/O
1			IBF_{B}	$\overline{\mathrm{OBF}}_{\mathrm{B}}$		I/O
2			$\overline{\text{STB}}_{\text{B}}$	$\overline{\text{ACK}}_{\text{B}}$		I/O
Puerto C 3	IN	OUT	$INTR_A$	$INTR_A$		INTR
4			$\overline{\text{STB}}_{\text{A}}$	I/O		$\overline{\text{STB}}$
5			IBF_{B}	I/O		IBF
6			I/O	\overline{ACK}_A		\overline{ACK}
7			I/O	$\overline{\mathrm{OBF}}_{\mathrm{A}}$		OBF

Figura 10 Resumen de las conexiones de los puertos del 8255A.