

Computerarchitektur - Musterlösung

Schlichte Lösung mit Rechenwegen und Tabellen.

Aufgabe 1 - Fehlertoleranz

a) Gerade Parität. P1 prüft 1,3,5,7; P2 prüft 2,3,6,7; P4 prüft 4,5,6,7.

Wort-Nr.	1	2	3	4	5	6	7
1	1	0	1	1	0	1	0
2	0	0	0	1	1	1	1
3	1	0	1	0	1	0	1
4	0	1	0	1	0	1	0
5	0	0	1	1	0	0	1
6	1	0	0	1	1	0	0
7	0	0	1	0	1	1	0
8	1	1	0	1	0	0	1
9	0	1	1	0	0	1	1
10	1	1	0	0	1	1	0

b) Gesucht r mit $2^r \geq m + r + 1$, $m = 96$. $r = 6$: $64 < 103$, $r = 7$: $128 \geq 104$. Also 7 Prüf-Bits.

c) TMR: $(3 \cdot p^2 - 2 \cdot p^3) \cdot p_v$. 5MR: $(10 \cdot p^3 - 15 \cdot p^4 + 6 \cdot p^5) \cdot p_v$. $p_v = 0,97$.

Wahrscheinlichkeit korrekter Funktion	$p = 0,93$	$p = 0,60$
TMR	0,95641	0,62856
5MR	0,96701	0,66208

Aufgabe 2 - Cache-Grundlagen

a) Word/Byte = $\log_2(128) = 7$ Bit. Cache-Zeilen = $2^{21} / 2^7 = 2^{14} = 16384$. Line = 14 Bit. Tag = $40 - 14 - 7 = 19$ Bit.

b) Cache-Zeile: $2^9 = 512$ Byte. Gesamtzahl Cache-Zeilen: $2^{23} / 2^9 = 2^{14}$. Anzahl Mengen aus Line-Feld: 2^{11} . Assoziativität: $2^{14} / 2^{11} = 2^3 = 8$ -Wege.

Aufgabe 3 - Speicher

Dateiname	Dateigröße	Sektoren = $\text{ceil}(\text{Größe}/6144)$	Verschnitt
datei_a	182400	30	$30 \cdot 6144 - 182400 = 1920$
datei_b	6144	1	0
datei_c	9200	2	$12288 - 9200 = 3088$
datei_d	65536	11	$67584 - 65536 = 2048$

b) Beidseitig: $7 \cdot 2 = 14$ Spuren pro Zylinder. Pro Spur: $3 \cdot 2^{10} \cdot 1024$ Byte = 3145728 Byte. Zylinder: $14 \cdot 3145728 = 44040192$ Byte = 42 MiB.

Aufgabe 4 - Adressierungsarten und Stacknotation

a) Aus LOAD INDEXED-MODE 100 R2 = 700 folgt: Adresse $100 + R2 = 320$, also $R2 = 220$.

Lese-Zugriff	Wert
LOAD DIRECT 360	540
LOAD INDIRECT 360	880
LOAD IMMEDIATE 75	75
LOAD REGISTER-MODE R1	320
LOAD INDEXED-MODE 100 R2	700
LOAD BASED-INDEXED-MODE R1 R2	880
LOAD INDIRECT-REGISTER-MODE R1	620

Rechnungen: INDIRECT 360: Speicher[360] = 540, Speicher[540] = 880. BASED-INDEXED: $R1 + R2 = 320 + 220 = 540$, Speicher[540] = 880. INDIRECT-REGISTER: $R1 = 320$, Speicher[320] = 700, Speicher[700] = 620.

b1) $a \ b \ c - * \ d \ e + / \rightarrow (a * (b - c)) / (d + e)$

b2) $(p - q) / (r + s * t) \rightarrow p \ q - r \ s \ t * + /$

c) Aus LOAD BASED-INDEXED-MODE R3 R4 = 660 folgt: Speicher[$R3 + R4$] = 660. Da Speicher[500] = 660 und $R4 = 180$, gilt $R3 = 320$.

Lese-Zugriff	Wert
LOAD DIRECT 300	420
LOAD INDIRECT 300	900
LOAD REGISTER-MODE R4	180
LOAD INDEXED-MODE 60 R4	500
LOAD INDIRECT-REGISTER-MODE R4	710
LOAD BASED-INDEXED-MODE R3 R4	660

Rechnungen: DIRECT 300: Speicher[300] = 420. INDIRECT 300: Speicher[300] = 420, Speicher[420] = 900. INDEXED: $60 + 180 = 240$, Speicher[240] = 500. INDIRECT-REGISTER: $R4 = 180$, Speicher[180] = 260, Speicher[260] = 710. BASED-INDEXED: $R3 + R4 = 320 + 180 = 500$, Speicher[500] = 660.

Aufgabe 5 - Parallelität und Abhängigkeiten

Taktzyklus	AE1	AE2	AE3
1	I1	I2	I3
2	I4	I5	I6
3	I7	I8	-
4	I9	I10	-

Mit 3 AE werden 4 Takte benötigt. Mit unbegrenzt vielen AEs ebenfalls 4 Takte, weil die längsten RAW-Ketten vier Stufen haben: $I1 \rightarrow I4 \rightarrow I7 \rightarrow I9$ und $I2 \rightarrow I5 \rightarrow I8 \rightarrow I10$.

b) Paarweise Abhängigkeiten:

RAW: $I1 \rightarrow I2$ (P1), $I1 \rightarrow I6$ (P1), $I2 \rightarrow I4$ (P4), $I3 \rightarrow I4$ (P2), $I3 \rightarrow I6$ (P2), $I4 \rightarrow I5$ (P5), $I5 \rightarrow I6$ (P1).

WAW: $I1 \rightarrow I5$ (P1).

WAR: $I1 \rightarrow I3$ (P2), $I1 \rightarrow I6$ (P3), $I2 \rightarrow I4$ (P5), $I2 \rightarrow I5$ (P1), $I5 \rightarrow I6$ (P3).

Aufgabe 6 - Cache-Kohärenz (MESI)

Nr.	C1	C2	C3	CM	Korrekt?	Grund
1	M	I	I	I	ja	M: einzige aktuelle Kopie, CM ungültig
2	S	S	I	V	ja	Shared in mehreren Caches, CM gültig
3	I	E	I	I	nein	E verlangt gültige Kopie im CM
4	S	M	I	I	nein	M darf nicht mit S koexistieren
5	E	I	I	V	ja	E ist alleinige saubere Kopie

Schritt	Operation	CLA:C1	CLA:C2	CLA:C3	CLA:CM
Start	-	I	E	I	V
1	P1: read VA	S	S	I	V
2	P3: write VA	I	I	M	I
3	P2: read VA	I	S	S	V
4	P1: write VA	M	I	I	I
5	P3: read VA	S	I	S	V

Aufgabe 7 - ISA/IJVM und Mic-1

Instruktion	Taktzyklen
ILOAD A	5
ILOAD B	5
IADD	3
DUP	2
BIPUSH 7	3
ISUB	3
ISTORE C	6
Summe	27

$T = 1 / 200 \text{ MHz} = 5 \text{ ns}$. Gesamtzeit = $27 * 5 \text{ ns} = 135 \text{ ns}$.

b) Menschenlesbarer Code:

Bytes	Mnemonic
1-2	ILOAD A
3-4	BIPUSH 6
5	IADD
6	DUP
7-8	ILOAD B
9	ISUB
10	IADD
11-12	ISTORE C

Stackhöhen nach Instruktionen: ILOAD A -> 1, BIPUSH 6 -> 2, IADD -> 1, DUP -> 2, ILOAD B -> 3, ISUB -> 2, IADD -> 1, ISTORE C -> 0.

Maximale Höhe = 3, erreicht nach Ausführung des 8. Bytes.

Nach Byte 6: $[A+6, A+6]$ (unten -> oben).

Nach Byte 9 für $A = 7$, $B = 3$: $[13, 10]$. Denn nach DUP: $[13, 13]$, dann ILOAD B: $[13, 13, 3]$, ISUB: $13 - 3 = 10$.

Für $A = 10$, $B = 4$: $C = (A+6) + ((A+6)-B) = 16 + 12 = 28$.

Aufgabe 8 - Leistungsbewertung

a) Beschleunigung des Multiplikationsteils: $180/6 = 30$. Anteil benutzt = 0,70, Anteil unbenutzt = 0,30.

Gesamtbeschleunigung $S = 1 / (0,30 + 0,70/30) = 1 / 0,32333 = 3,09278$, also ca. 3,09.

b) Gesucht x mit $2,0 = 1 / (0,40 + 0,60/x)$. Also $0,50 = 0,40 + 0,60/x$, daher $x = 6$. Neue Multiplikationszeit = $180/6 = 30$ Taktzyklen.