

Computerarchitektur - Probeklausur

Nur Aufgaben. Einfaches schwarz-weißes Layout. Rechenwege auf separatem Blatt.

Aufgabe 1 - Fehlertoleranz (21 P)

a) Fügen Sie für die folgenden zehn Wörter die erforderlichen Prüf-Bits für den Hamming-Algorithmus ein. Es wird gerade Parität verwendet. Lücken sind mit x markiert.

Wort-Nr.	1	2	3	4	5	6	7
1	x	x	1	x	0	1	0
2	x	x	0	x	1	1	1
3	x	x	1	x	1	0	1
4	x	x	0	x	0	1	0
5	x	x	1	x	0	0	1
6	x	x	0	x	1	0	0
7	x	x	1	x	1	1	0
8	x	x	0	x	0	0	1
9	x	x	1	x	0	1	1
10	x	x	0	x	1	1	0

b) Ein nicht fehlertoleranter Code mit Hamming-Abstand 1 besitzt pro Code-Wort 96 Daten-Bits. Wie viele Prüf-Bits sind erforderlich, um ein fehlerhaftes Bit pro Wort korrigieren zu können?

c) Gegeben sind ein TMR- und ein 5MR-System. Das System funktioniert, wenn die Mehrheit der N-Komponenten und der Voter korrekt funktionieren. Der Voter funktioniert mit $p_v = 0,97$. Eine einzelne N-Komponente funktioniert mit Wahrscheinlichkeit p. Füllen Sie die Tabelle auf 5 Nachkommastellen gerundet aus.

Wahrscheinlichkeit korrekter Funktion	$p = 0,93$	$p = 0,60$
TMR		
5MR		

Aufgabe 2 - Cache-Grundlagen (14 P)

a) Ein Cache mit Kapazität 2^{21} Byte hat 128 Byte große Cache-Zeilen. Es werden 40-Bit-Adressen benutzt.

1) Wie viele Bits werden von Tag, Line und Word/Byte benutzt? 2) Wie viele Cache-Zeilen hat der Cache insgesamt?

b) Ein Cache hat Kapazität 2^{23} Byte. Es werden 32-Bit-Adressen verwendet. Aufbau:

Tag	Line	Word/Byte
12 Bit	11 Bit	9 Bit

1) Wie viele Byte sind in einer Cache-Zeile? 2) Welche Assoziativität hat der Cache?

Aufgabe 3 - Speicher (12 P)

a) Wir arbeiten mit Sektoren der Größe 6144 Byte. Wie viele Sektoren brauchen die Dateien, wie groß ist der Verschnitt?

Dateiname	Dateigröße [Byte]	Anzahl Sektoren	Verschnitt [Byte]
datei_a	182400		
datei_b	6144		
datei_c	9200		
datei_d	65536		

b) Ein Zylinder einer magnetischen Festplatte hat 7 Scheiben, beidseitig beschrieben. Eine Spur hat $3 \cdot 2^{10}$ Sektoren mit je 1024 Byte. Welche Kapazität hat der gesamte Zylinder? Angabe in MiB.

Aufgabe 4 - Adressierungsarten und Stacknotation (20 P)

a) Eine CPU hat die Register R1 und R2. Füllen Sie alle X passend aus.

Register	Registerinhalt
R1	320
R2	X

Speicheradresse	Speicherinhalt
220	640
300	480
320	700
360	540
480	920
540	880
700	620

Lese-Zugriff gemäß Adressierung	In den Akkumulator geladener Wert
LOAD DIRECT 360	540
LOAD INDIRECT 360	X
LOAD IMMEDIATE 75	75
LOAD REGISTER-MODE R1	X
LOAD INDEXED-MODE 100 R2	700
LOAD BASED-INDEXED-MODE R1 R2	X
LOAD INDIRECT-REGISTER-MODE R1	X

b) Die Reihenfolge der Operanden auf dem Stapel ist relevant.

1) Konvertieren Sie in die Infix-Notation: $a \ b \ c - * \ d \ e + /$

2) Konvertieren Sie in die Postfix-Notation: $(p - q) / (r + s * t)$

c) Zweite Adressierungstabelle. Eine CPU hat die Register R3 und R4. Füllen Sie alle X passend aus.

Register	Registerinhalt
R3	X
R4	180

Speicheradresse	Speicherinhalt
180	260
240	500
260	710
300	420
420	900
500	660
600	360

Lese-Zugriff gemäß Adressierung	In den Akkumulator geladener Wert
LOAD DIRECT 300	X
LOAD INDIRECT 300	X
LOAD REGISTER-MODE R4	X
LOAD INDEXED-MODE 60 R4	500
LOAD INDIRECT-REGISTER-MODE R4	X
LOAD BASED-INDEXED-MODE R3 R4	660

Aufgabe 5 - Parallelität und Abhängigkeiten (18 P)

a) Es gibt 10 Instruktionen I1 ... I10 mit folgenden RAW-Abhängigkeiten:

I1 -> I4, I2 -> I5, I3 -> I6, I4 -> I7, I5 -> I8, I7 -> I9, I8 -> I10

Jede AE arbeitet eine Instruktion in einem Taktzyklus ab. Die Ausführungsreihenfolge darf nicht verändert werden. Wie viele Takte braucht man mindestens mit 3 AE? Füllen Sie die Tabelle aus.

Taktzyklus	AE1	AE2	AE3
1			
2			
3			
4			
5			
6			

Taktzyklus	AE1	AE2	AE3
7			

Wie viele Takte würden mit unbegrenzt vielen AEs benötigt?

b) Schreiben Sie alle Abhängigkeiten des Codes auf: RAW, WAW und WAR. Format: INX Pziel, Pquelle1, Pquelle2.

Instruktion	Operanden
I1	INX P1, P2, P3
I2	INX P4, P1, P5
I3	INX P2, P6, P7
I4	INX P5, P2, P4
I5	INX P1, P3, P5
I6	INX P3, P1, P2

Aufgabe 6 - Cache-Kohärenz (MESI) (14 P)

a) Sind die folgenden Zustände nach MESI korrekt? CLY im CM ist entweder V oder I. Tragen Sie korrekt / nicht korrekt ein.

Nr.	CLY:C1	CLY:C2	CLY:C3	CLY:CM	Korrekt?
1	M	I	I	I	
2	S	S	I	V	
3	I	E	I	I	
4	S	M	I	I	
5	E	I	I	V	

b) Mit Write-Back und Write-Allocation. CLA = Cache-Line A. Vervollständigen Sie die Zustände.

Schritt	Operation	CLA:C1	CLA:C2	CLA:C3	CLA:CM
Start	-	I	E	I	V
1	P1: read VA				
2	P3: write VA				
3	P2: read VA				
4	P1: write VA				
5	P3: read VA				

Aufgabe 7 - ISA/IJVM und Mic-1 (18 P)

a) Ausführungszeit der Mic-1. Takt: 200 MHz. Nutzen Sie die Taktzyklen der Befehle aus dem Instruktionsset und geben Sie die Ausführungszeit insgesamt in ns an.

Instruktion	Taktzyklen (Mic-1)
ILOAD A	
ILOAD B	
IADD	
DUP	
BIPUSH 7	
ISUB	
ISTORE C	
Gesamt [ns]	

b) Analyse eines ISA-IJVM-Programms.

Byte-Nr.	IJVM Byte-Code (Hex)	IJVM-Mnemonics
1	0x15	
2	0x08	
3	0x10	
4	0x06	
5	0x60	
6	0x59	
7	0x15	
8	0x09	
9	0x64	
10	0x60	
11	0x36	
12	0x0A	

Wort-Adresse	8	9	10	11
Variable	A	B	C	D

Vor Ausführung ist der Operanden-Stapel leer. Negative Zahlen sind im 2er-Komplement dargestellt.

1) Machen Sie den Code menschenlesbar. 2) Was ist die höchste Höhe des Operanden-Stapels und an welcher Stelle wird sie erreicht? 3) Stellen Sie den Stapel nach Ausführung des 6. Bytes dar. 4) Stellen Sie den Stapel nach Ausführung des 9. Bytes dar, wenn A = 7 und B = 3. 5) Welcher Wert wird in C geschrieben, wenn A = 10 und B = 4?

Aufgabe 8 - Leistungsbewertung (10 P)

Eine Architektur führt Multiplikation ohne Hardware-Unterstützung durch wiederholte Addition aus. Eine Multiplikation benötigt 180 Taktzyklen.

a) Ein Programm verbringt 70 Prozent seiner Laufzeit in Multiplikationen. Eine neue Hardware-Multiplikation benötigt 6 Taktzyklen. Berechnen Sie die Gesamtbeschleunigung.

b) Für ein anderes Programm beträgt der Multiplikationsanteil 60 Prozent. Welche Beschleunigung des Multiplikationsteils ist erforderlich, um eine Gesamtbeschleunigung von 2,0 zu erreichen? Wie viele Taktzyklen darf eine Multiplikation dann dauern?