

Aufgabe 1 – Fehlertoleranz (15 P)

a) Füge für die nächsten fünf Wörter die erforderlichen Prüf-Bits für den Hamming-Algorithmus ein. Wir arbeiten mit gerader Parität. Lücken sind mit x markiert.

Wort-Nr.	1	2	3	4	5	6	7
1	x	x	1	x	0	1	1
2	x	x	0	x	1	1	0
3	x	x	1	x	1	0	0
4	x	x	0	x	0	0	1
5	x	x	1	x	1	1	1

b) Ein nicht fehlertoleranter Code mit Hamming-Abstand 1 besitzt pro Code-Wort 57 Daten-Bits. Wie viele Prüf-Bits sind erforderlich, um ein fehlerhaftes Bit pro Wort zu korrigieren? Begründe!

c) Gegeben seien ein TMR- (Triple Modular Redundancy) und ein FMR-System (Fivefold Modular Redundancy), die bei Korrektheit einer Mehrheit der N Komponenten und des Voters als funktionierend angesehen werden. Die Wahrscheinlichkeit, dass der Voter korrekt funktioniert, liegt in beiden Systemen bei 0,98. Die Wahrscheinlichkeit, dass eine N-Komponente fehlerfrei funktioniert, liegt bei p. Fülle nachfolgende Tabelle bis auf 5 Nachkommastellen gerundet aus.

Wahrscheinlichkeit des korrekten Funktionierens	p = 0,925	p = 0,5
TMR		
FMR		

Aufgabe 2 – Cache-Grundlagen (18 P)

a) Ein Cache mit Kapazität 2^{20} Byte hat 256 Byte große Cache-Zeilen. Es werden 32-Bit-Adressen benutzt.

- 1) Wie viele Bits werden von Tag, Line und Word/Byte benutzt?
- 2) Wie viele Cache-Zeilen hat der Cache insgesamt?

c) Der Cache hat eine Kapazität von 2^{23} Byte. Es werden 32-Bit-Adressen verwendet.
Aufbau:

Tag	Line	Word/Byte
11 Bit	12 Bit	9 Bit

- 1) Wie viele Byte sind in einer Cache-Zeile?
- 2) Welche Assoziativität hat der Cache?

Aufgabe 3 – Speicher (12 P)

a) Wir arbeiten mit Sektoren der Größe 4096 Byte. Wie viele Sektoren brauchen die hier angegebenen Dateien, wie groß ist der Verschnitt?

Dateiname	Dateigröße [Byte]	Anzahl Sektoren	Verschnitt [Byte]
datei_a	183 500		
datei_b	4 096		
datei_c	7 777		

b) Ein Zylinder einer magnetischen Festplatte hat 8 Scheiben (beidseitig beschrieben). Eine Spur der Festplatte hat $2 \cdot 2^{10}$ Sektoren mit je 512 Byte. Welche Kapazität hat der gesamte Zylinder? Berechne! Angabe in MiB.

Aufgabe 4 – Adressierungsarten & Stacknotation (13 P)

a) Ein CPU hat die Register R1 und R2. Fülle die Lücken ein (X).

Register	Registerinhalt
R1	200
R2	X

Speicheradresse	Speicherinhalt
200	500
250	380
300	130
400	250
500	620

Lese-Zugriff gemäß Modus der Adressierung	In das Akkumulator-Register geladener Wert
LOAD DIRECT 400	250
LOAD INDIRECT 400	X
LOAD IMMEDIATE 77	77
LOAD REGISTER-MODE R1	X
LOAD INDEXED-MODE 100 R2	500
LOAD BASED-INDEXED-MODE R1 R2	X
LOAD INDIRECT-REGISTER-MODE R1	620

b) Die Reihenfolge der Operanden auf dem Stapel ist relevant.

1) Konvertiere in die Infix-Notation:

$a \ b \ c \ + \ * \ d \ -$

2) Konvertiere in die Postfix-Notation:

$b \ - \ (c \ + \ d) \ * \ e$

Aufgabe 5 – Parallelität & Abhängigkeiten (18 P)

a) Es gibt 10 Instruktionen I1 ... I10 mit folgenden RAW-Abhängigkeiten:

I1 → I4, I1 → I7, I2 → I5, I3 → I5, I3 → I6, I5 → I6, I7 → I8, I8 → I10

Die AE arbeiten jede Instruktion in einem Taktzyklus ab. Die Ausführungsreihenfolge darf nicht verändert werden.

1) Wie viele Takte braucht man mindestens für alles mit 3 AE? Fülle die Tabelle aus.

Taktzyklus	AE1	AE2	AE3
1			
2			
3			
4			
5			
6			
7			
8			
9			
10			

2) Wie viele Takte würden mit unbegrenzt vielen AEs benötigt? Begründe kurz.

b) Schreibe alle Abhängigkeiten vom Code auf (RAW, WAW, WAR). P sind die Register.
Format: INX Pziel, Pquelle1, Pquelle2.

Instruktion	Operanden
I1	INX P10, P20, P30
I2	INX P40, P10, P50
I3	INX P20, P60, P70
I4	INX P50, P20, P40
I5	INX P10, P30, P50
I6	INX P30, P10, P20

Aufgabe 6 – Cache-Kohärenz (MESI) (12 P)

a) Sind die folgenden Zustände nach MESI korrekt? (CLY im CM ist entweder V oder I) Gib an ob der Zustand korrekt ist und begründe kurz.

Nr.	CLY: C1	CLY: C2	CLY: C3	CLY: CM	Korrekt? Begründung
1	M	I	I	V	
2	S	S	I	V	
3	I	E	I	I	
4	S	M	I	I	

b) Mit Write-Back und Write-Allocation. CLA = Cache-Line A. Vervollständige:

Schritt	Operationen	CLA: C1	CLA: C2	CLA: C3	CLA: CM
Start	-	I	E	I	V
1	P1: read VA				
2	P3: write VA				
3	P2: read VA				
4	P1: write VA				
5	P3: read VA				

Aufgabe 7 – ISA/IJVM & Mic-1 (12 P)

a) Ausführungszeit der Mic-1. Mit einem Takt von 200 MHz. Gib die Ausführungszeit für alle Befehle insgesamt an! Nimm die Taktanzahl der Befehle aus der Vorlesung.

Instruktion	Taktzyklen (Mic-1)
BIPUSH 3	
ILOAD A	
IADD	
DUP	
ILOAD B	
ISUB	
ISTORE C	
Gesamt [ns]	

b) Analyse eines ISA-IJVM-Programms

1) Mache den Code menschenlesbar (z.B. ILOAD, BIPUSH, DUP, ...).

2) Was ist die höchste Höhe des Operanden-Stapels? An welcher Stelle wird sie erreicht?

Byte-Nr.	IJVM Byte-Code (Hex)	IJVM-Mnemonics
1	0x15	
2	0x09	
3	0x59	
4	0x10	
5	0x06	
6	0x60	
7	0x59	
8	0x15	
9	0x0B	
10	0x64	
11	0x10	
12	0x04	
13	0x60	
14	0x36	
15	0x0A	

Im lokalen Variablennamen liegen an folgenden Wort-Adressen die Variablen:

Wort-Adresse	8	9	10	11	12
Variable	A	B	C	D	E

Vor Ausführung hat der Operanden-Stapel keine Elemente. Negative Dezimalzahlen sind im 2er-Komplement dargestellt.

3) Stelle den Operanden-Stapel nach Ausführung des 6. Bytes dar.

4) Stelle den Operanden-Stapel nach Ausführung des 10. Bytes dar, wenn zu Beginn gilt: $B = 5$.

5) Welcher Wert wird in die Variable C geschrieben, wenn zu Beginn gilt: $B = 8$ und $D = 3$?