# FPGA Starter Kit III User Manual

Libertron Co., LTD

본 설명서를 ㈜리버트론의 허락 없이 복제하는 행위는 금지되어 있습니다.

Copyright © 2016, ㈜리버트론

㈜리버트론의 FPGA Starter Kit III를 구입해 주셔서 감사합니다. 제품을 사용하시기 전에 이 매뉴얼을 읽고 내용을 이해하시기 바랍니다.

본 매뉴얼에서 설명하고 있는 하드웨어 및 소프트웨어는 저작권법에 의해 보호를 받습니다. 주식회사 리버트론의 허가를 받지 않고 이 사용자 설명서의 내용을 일부 또는 전체를 복사하는 것은 금지되어 있습니다.

이 매뉴얼의 내용상 오류나 오타, 그리고 개선점을 아래의 이메일 주소로 보내주시면 좀더 정확하고 편리한 사용자 매뉴얼을 만드는데 큰 도움이 되겠습니다.

FPGA Starter Kit III 사용에 대한 문의 사항이 있으시면 당사홈페이지(www.libertron.com)나 기술지원팀으로 문의하시기 바랍니다.

주식회사 리버트론

Homepage: <a href="www.libertron.com">www.libertron.com</a>
E-mail: tech@libertron.com

# Contents

1.	FPGA Starter Kit III 제품 설명	5
1.1	개요	5
1.2	제품의 특징	5
2.	제품구성	6
3.	Block Diagram	
3.1	. Board Block Diagram	. 7
4.	제품사양	
5.	제품 세부 설명	9
5.1	. FPGA Part	10
	5.1.1. Target FPGA (①)	.10
	5.1.2. Configuration 관련 (②)	.10
5.2	. Memory Part	12
	5.2.1. DDR3 SDRAW (U)	. 12
	5.2.2. SRAM (②)	.12
	5.2.3. I2C EEPROM (③)	.12
	5.2.4. SPI EEPROM (④)	.12
5.3	. Display Part	13
	5.3.1. LED (①)	.13
	5.3.2. 7-Segment LED (②)	.13
	5.3.3. Character LCD (③)	.14
5.4	. Video & Audio Part	15
	5.4.1. VGA Port (1)	.15
	5.4.2. Piezo Buzzer (②)	.15
5.5	. Switch Part	16
	5.5.1. DIP Switch (1)	.16
	5.5.2. Push Switch (②)	.16
	5.5.3. Reset Switch (③)	.16
5.6	. PC Interface	17
	5.6.1. USB to UART (①)	.17
	5.6.2. USB to JTAG (②)	.17

5.7. Expansion Port	18
5.7.1. PMOD (①)	18
5.7.2. FMC LPC (②)	18
5.7.3. VADJ Voltage Level Select (③)	19
5.7.4. XADC (4)	19
6. Pin List	20
6.1. Clock	20
6.2. Switch	20
6.3. Display	21
6.4. Video 소자	
6.5. Audio 소자	22
6.6. PC Interface	22
6.7. Memory	
6.8 Expansion Port	

# 1. FPGA Starter Kit III 제품 설명

#### 1.1 개요

- ✓ FPGA Starter Kit Ⅲ(이하 FSK Ⅲ)는 Xilinx 사의 최신 FPGA Device 인 Artix-7을 적용한 FPGA 회로설계 검증용 장비로서 FPGA를 통한 교육과정 및 디지털 회로설계 개발에 적합한 제품입니다.
- ✓ FSK III는 Display, Switch, Memory, Expansion Port 등의 주변 회로를 활용하여 다양한 디지털 회로 설계 및 검증을 수행할 수 있습니다.

#### 1.2 제품의 특징

- ✓ 75,520 Logic Cell 의 Xilinx Artix-7 Series XC7A75T FPGA Device 탑재
- ✓ USB to JTAG Module 적용으로 별도의 JTAG Cable 필요없음
- ✓ USB to UART 적용으로 로직 회로 설계의 디버깅 편의성 제공
- ✓ 16x2 Character LCD, 7-Segment 8Digit, 16bit LED Display 지원
- ✔ RGB 444 VGA Port 및 Piezo Buzzer 지원
- ✔ Push Button 6EA 및 DIP Switch 16EA 입력 지원
- ✓ 256MB DDR3 SDRAM, 128KB SRAM, 128B I2C EEPROM, 128B SPI EEPROM 의 메모리 지원
- ✔ PMOD 3Port, FMC LPC 1Port, XADC 1Port 의 외부 확장 Port 지원
- ✓ 회로 보호용 아크릴판 적용으로 PCB 회로 보호




< FPGA Starter Kit III Board >

# 2. 제품구성

구성	수량	제품 사진
FPGA Starter Kit III Board	1	
DPS Module (Option)	1	Dispersion Separate Vision Sep
USB Type-B Cable		
Micro USB Cable	1	
DC +12V/3A Adapter	1	
고급 알루미늄 케이스	1	Libertron

# 3. Block Diagram

#### 3.1. Board Block Diagram




# 4. 제품사양


구분		항목	사양	비고
		Target FPGA	XC7A75T-1FGG484C	
	FPGA Part	Configuration Memory	S25FL128S (16MB)	
	Clocks	Oscillator	100MHz	
		DDR3 SDRAM	MT41K256M8DA-125 (256M x 8bit)	
	Mamari	SRAM	IS62WV1288BLL-55HLI (128K x 8bit)	
	Memory	I2C EEPROM	M24C01-RMN6TP (1Kbit)	7
		SPI EEPROM	M95010-WMN6TP (1Kbit)	
	Display	LED	LED 16bit	
		7-Segment	7-Segment 8-Digit	DP 포함
FPGA Starter		Character LCD	16x2 Character LCD	
Kit III	Switch	PUSH Switch	Reset Switch, User PUSH Switch x 5ea	
		DIP Switch	User DIP Switch 16bit	
	Video	VGA	RGB444 12bit VGA Port	
	PC	UART	USB to UART	
	Interface	JTAG	USB to JTAG (Digilent JTAG-SMT2)	
		PMOD	12pin x 3-Port (I/O: 8x3port=24)	
	Expansion Port	FMC	FMC LPC Connector 160pin x 1-Port (일반 I/O: 68, Clock: 4, GTP Channel: 1, I2C: 1, JTAG Port: 1)	VADJ 전원 사용
		XADC	2 Channel 1MSPS ADC Port	
	Etc	Piezo Buzzer	Piezo Buzzer 1EA	

FPGA Starter Kit III User Manual Ver 1.2B

# 5. 제품 세부 설명



#### 5.1. FPGA Part




#### 5.1.1. Target FPGA (1)

- ➤ FPGA Starter Kit Ⅲ에서 제공하는 Target FPGA로 XC7A75T-FGG484 Device가 제공됩니다.
- ➤ XC7A75T Device는 사용자의 디지털 회로 구현이 가능한 75,520개의 Logic Cell이 있으며 수학계산을 가속화하는 180개의 DSP Slice, 일반 SRAM처럼 사용이 가능한 Block RAM 3,780Kbit를 포함하고 있습니다. 또한 아날로그 신호를 처리할 수 있는 ADC인 XADC와 고속 Serial Data 전송 블록인 GTP를 내장하고 있습니다.


#### 5.1.2. Configuration 관련 (②)

- ➤ Target FPGA 의 Configuration Mode 선택은 SW24 를 조작함으로써 가능합니다. FPGA Starter Kit Ⅲ는 JTAG Mode 와 Master SPI Mode 를 지원합니다
- ➤ JTAG Mode는 JTAG을 이용하여 FPGA를 Configuration 하거나 QSPI Flash Memory를 프로그래밍할 경우 사용하고 Master SPI Mode는 QSPI Flash Memory를 이용하여 FPGA를 Configuration 할 경우에 사용합니다.
- ▶ JTAG Interface는 "CN5"의 USB Port를 사용하여 PC와의 USB 연결로 JTAG Interface를 사용할 수 있습니다.

- ※ Vivado 프로그램에서 FPGA Design을 합성하는 경우 xdc 파일에 아래 항목을 추가한 후 합성하여야 Master SPI Mode 사용이 가능합니다.
  - set\_property CONFIG\_MODE SPIx4 [current\_design]
  - set\_property BITSTREAM.CONFIG.SPI\_BUSWIDTH 4 [current\_design]
- ※ QSPI에 합성이 완료된 FPGA Design을 Write하는 경우에 Vivado 프로그램에서 선택해야 하는 Part Name은 아래 그림의 "s25fl128sxxxxxx0-spi-x1\_x2\_x4"입니다.



#### 5.2. Memory Part



#### 5.2.1. DDR3 SDRAM (①)

- > Micron사의 DDR3 SDRAM인 MT41K256M8DA-125입니다.
- ▶ 최대 DDR3-1600의 속도를 지원하며 256MB의 용량을 지원합니다.
- ➤ DDR3 SDRAM의 신호는 Target FPGA의 Bank-35(VCCIO:1.5V)에 연결되어 있습니다.

#### 5.2.2. SRAM (2)

- ➤ ISSI사의 SRAM(IS62WV1288BL-55HLI)으로 128Kx8bit(128KB)의 용량을 지원합니다.
- Access Time은 최소 55ns를 필요로 합니다.
- ➤ SRAM의 신호는 Target FPGA의 Bank-34(VCCIO:3.3V)에 연결되어 있습니다.


#### 5.2.3. I2C EEPROM (3)

- > STMicroelectronics사의 I2C EEPROM(M24C01)으로 1Kbit의 용량을 지원합니다.
- ▶ 400kHz, 100kHz의 통신속도를 지원하며 Write Time은 최대 5ms입니다.
- ▶ I2C EEPROM의 신호는 Target FPGA의 Bank-34(VCCIO:3.3V)에 연결되어 있습니다.

#### 5.2.4. SPI EEPROM (4)

- ▶ STMicroelectronics사의 SPI EEPROM(M95010)으로 1Kbit의 용량을 지원합니다.
- ▶ 최대 10MHz의 통신속도를 지원하며 Write Time은 최대 5ms입니다.
- ▶ SPI EEPROM의 신호는 Target FPGA의 Bank-34(VCCIO:3.3V)에 연결되어 있습니다.

#### 5.3. Display Part




#### 5.3.1. LED (①)

- ▶ 사용자 LED로 16bit이며 "High" 신호를 인가하면 LED가 켜집니다. (Active 'H')
- ▶ LED 신호는 Target FPGA의 Bank-14(VCCIO:3.3V)에 연결되어 있습니다.

#### 5.3.2. 7-Segment LED (2)

- ➤ 사용자 7-Segment LED로 A~G 및 Dot을 표현할 수 있으며 8-digit 형태로 구성되어 있습니다.
- ▶ Digit 및 Segment에 "High"신호를 인가하면 LED가 켜집니다. (Active 'H')
- ▶ 7-Segment LED 신호는 Bank-14(VCCIO:3.3V)에 연결되어 있습니다.




<7-Segment 구조>

# 5.3.3. Character LCD (3)

- ▶ 한 행 당 16개의 글자를 출력할 수 있으며 총 2줄의 출력을 지원합니다.
- ➤ Character LCD와 Target FPGA간의 통신은 8bit 또는 4bit로 이루어집니다.
- ➤ Character LCD의 신호는 Bank-34(VCCIO:3.3V)에 연결되어 있습니다.



#### 5.4. Video & Audio Part




#### 5.4.1. VGA Port (1)

- ▶ 아날로그 VGA 신호로써 각 Color Channel 당 4bit 깊이를 지원하여 총 12bit Color 출력이 가능합니다.
- ▶ VGA Port 신호는 Target FPGA의 Bank-15(VCCIO:3.3V)에 연결되어 있습니다.

#### 5.4.2. Piezo Buzzer (2)

- ▶ Pulse 파형을 Piezo Buzzer에 출력함으로서 원하는 음계의 출력이 가능합니다.
- ▶ Piezo Buzzer 신호는 Target FPGA의 Bank-14(VCCIO:3.3V)에 연결되어 있습니다.

#### 5.5. Switch Part



#### 5.5.1. DIP Switch (1)

- ➤ 총 16개의 Slide DIP Switch로서 상단으로 올리면 Target FPGA로 "High"를 출력하고 하단으로 내리면 "Low"를 출력합니다.
- ▶ DIP Switch 중 SW1 ~ SW8은 Target FPGA의 Bank-35(VCCIO:1.5V)에 연결되어 있으며, SW9 ~ SW16은 Bank-14(VCCIO:3.3V)에 연결되어 있습니다.


#### 5.5.2. Push Switch (2)

- ➤ 사용자 Push Switch로 5bit 구조이며 Switch를 누르면 Target FPGA로 "High"를 출력하며 Switch를 누르지 않으면 "Low"를 출력합니다.
- ▶ Push Switch 신호는 Target FPGA의 Bank-15(VCCIO:3.3V)에 연결되어 있습니다.

#### 5.5.3. Reset Switch (3)

- ▶ FPGA Logic을 Reset할 수 있도록 구성되어 있으며 Switch를 누를때마다 Target FPGA에 "Low" 신호를 출력하고 Switch를 누르지 않으면 "High"를 출력합니다.
- ▶ Reset Switch 신호는 Target FPGA의 Bank-34(VCCIO:3.3V)에 연결되어 있습니다.

#### 5.6. PC Interface




#### 5.6.1. USB to UART (1)

- ➤ FTDI Chip사의 FT230XS USB to UART 변환기를 사용하여 UART를 통한 PC 통신을 지원합니다.
- ▶ PC와의 연결에는 USB Type-B Cable을 사용합니다.
- ➤ UART 입출력 신호는 Target FPGA의 Bank-14(VCCIO:3.3V)에 연결되어 있습니다. ※ PC Driver는 FTDI Homepage (<a href="http://www.ftdichip.com/Drivers/D2XX.htm">http://www.ftdichip.com/Drivers/D2XX.htm</a>)에서 다운로드 가능합니다.

#### 5.6.2. USB to JTAG (2)

- ➤ Digilent사의 JTAG-SMT2를 사용하여 FPGA Configuration 및 QSPI Flash 프로그래밍이 가능합니다.
- ▶ PC와의 연결에는 USB Type-B Cable을 사용합니다.

#### 5.7. Expansion Port



#### 5.7.1. PMOD (1)


- ➤ Digilent사의 Interface 규격인 PMOD Port입니다. 여러 Vendor의 PMOD 옵션 모듈을 사용할 수 있습니다.
- ▶ 각 Port당 8개의 I/O를 사용할 수 있습니다.
- ▶ PMOD 신호는 Target FPGA의 Bank-15(VCCIO:3.3V)에 연결되어 있습니다

## 5.7.2. FMC LPC (2)

- > ANSI에서 규정한 Interface 규격인 FMC Port입니다. 여러 Vendor의 FMC LPC 옵션 모듈을 사용할 수 있습니다.
- ▶ 일반 I/O로 사용할 수 있는 Single I/O는 68 Pin이며 Differential로는 34 Pair을 사용할 수 있습니다. 그 외에 Clock 전용 I/O 4 Pin, JTAG 1 Port, I2C 1 Port, MGT 1 Port가 지원됩니다.
- ➤ FMC LPC Port 신호는 Target FPGA의 Bank-13(VCCIO:VADJ), Bank-16(VCCIO:VADJ)에 연결되어 있습니다.
- ▶ VADJ 전압 레벨은 Header Pin(H1)에 점퍼를 사용하여 설정할 수 있습니다.

#### 5.7.3. VADJ Voltage Level Select (3)

- ▶ FMC LPC Port를 사용할 때 I/O 전압 레벨을 설정 해주는 Header Pin 입니다.
- ▶ 아래와 같이 점퍼를 설정함에 따라 I/O 전압 레벨 설정이 가능합니다.



#### 5.7.4. XADC (4)

- > Xilinx 7-Series에서 사용할 수 있는 ADC입니다.
- ▶ 최대 1MSPS의 속도를 지원하며 2개의 Channel이 사용 가능합니다.
- ➤ XADC 신호는 Target FPGA의 XADC의 전용 I/O 및 Bank-14(VCCIO:3.3V), Bank-15(VCCIO:3.3V)에 연결되어 있습니다.

# 6. Pin List

# 6.1. Clock

#### # Global Clock

Part	Signal Name	FPGA Pin	1/0	Level	Description
OSC1	SYS_CLK_100M	R4	_	3.3V	FPGA Clock Input (100Mhz)

# 6.2. Switch

#### # Reset Switch

Part	Signal Name	FPGA Pin	1/0	Level	Description	
SW23	SYS_RSTB	U7	- 1	3.3V	FPGA Reset Switch	Y

#### # DIP Switch

Part	Signal Name	FPGA Pin	1/0	Level	Description
SW1	SW1	J4			
SW2	SW2	L3		4	
SW3	SW3	K3			
SW4	SW4	M2		1.5V	
SW5	SW5	K6		1.50	
SW6	SW6	J6			
SW7	SW7	L5 🔨			
SW8	SW8	L4			User DIP Switch
SW9	SW9	R19			OSEI DIF SWILCII
SW10	SW10	V19			
SW11	SW11	T20			
SW12	SW12	U20		3.3V	
SW13	SW13	V20		3.37	
SW14	SW14	T21			
SW15	SW15	U21			
SW16	SW16	V22			

#### # PUSH Switch

Part	Signal Name	FPGA Pin	1/0	Level	Description
SW17	PB1	M20			User Push Switch UP
SW18	PB2	N20			User Push Switch LEFT
SW19	PB3	M21	I		User Push Switch MID
SW20	PB4	M22			User Push Switch RIGHT
SW21	PB5	N22			User Push Switch DOWN

# 6.3. Display

#### # Discrete LED

Part	Signal Name	FPGA Pin	1/0	Level	Description
LD1	LED1	Y18			
LD2	LED2	AA18			
LD3	LED3	AB18			
LD4	LED4	W19			
LD5	LED5	Y19			
LD6	LED6	AA19			
LD7	LED7	W20			
LD8	LED8	AA20	0	3.3V	User LED [015]
LD9	LED9	AB20	U	3.31	Oser LED [015]
LD10	LED10	W21			
LD11	LED11	Y21			
LD12	LED12	AA21			
LD13	LED13	AB21			
LD14	LED14	W22			
LD15	LED15	Y22			
LD16	LED16	AB22			<b>/</b>

## #7-Segment

Part	Signal Name	FPGA Pin	1/0	Level	Description
	SEGMENT_A	U17			Segment LED A
	SEGMENT_B	V17_			Segment LED B
	SEGMENT_C	W17			Segment LED C
U5, U6	SEGMENT_D	R18			Segment LED D
05, 06	SEGMENT_E	T18			Segment LED E
	SEGMENT_F_	U18	//		Segment LED F
	SEGMENT_G	V18		3.3V	Segment LED G
	SEGMENT_DP	P19	0		Segment LED DP
	SEG_DIG1	P14	U	3.37	Segment Digit 1
U5	SEG_DIG2	R14			Segment Digit 2
05	SEG_DIG3	P15			Segment Digit 3
	SEG_DIG4	P16			Segment Digit 4
	SEG_DIG5	R16			Segment Digit 5
U6	SEG_DIG6	N17			Segment Digit 6
00	SEG_DIG7	P17			Segment Digit 7
	SEG_DIG8	R17			Segment Digit 8

#### # Character LCD

Part	Signal Name	FPGA Pin	1/0	Level	Description
	LCD_A0	AA1			Register Selection
	LCD_A1	AB1			Read/Write Selection
	LCD_EN	V3			Read/Write Enable
	LCD_D0	AB3			
	LCD_D1	CD_D1 AB2		O 3.3V	
DIS1	LCD_D2	Y3	0		
	LCD_D3	AA3			Data Bus
	LCD_D4	AA5			Data bus
	LCD_D5	AB5			
	LCD_D6	Y4			
	LCD_D7	AA4			

#### 6.4. Video 소자

#### # VGA Out

Part	Pin Num	Signal Name	FPGA Pin	1/0	Level	Description
		VGA-R1	H17			7
	1 – Pin	VGA-R2	G17	1		VGA Out Red Data
	1	VGA-R3	H18			VGA Out hed Data
		VGA-R4	G18	Output		
	2 – Pin	VGA-G1	J19			
		VGA-G2	H19			VGA Out Green Data
CN2		VGA-G3	H20		3.3V	
CIVE		VGA-G4	G20			
		VGA-B1	J20			
	3 – Pin	VGA-B2	J21			VGA Out Blue Data
	3 - PIII	VGA-B3	H22			VGA Out Blue Data
		VGA-B4	J22			
	13 - Pin	VGA-HS	K22			VGA Out Horizontal Sync
	14 - Pin	VGA-VS	K21			VGA Out Vertical Sync

# 6.5.Audio 소자

#### # Piezo Buzzer

Part	Signal Name	FPGA Pin	1/0	Level	Description
SPK1	BUZZER	P20	0	3.3V	Piezo Buzzer Output

## 6.6. PC Interface

#### # UART

Part	Signal Name	FPGA Pin	1/0	Level	Description
1116	UART-TXD	N13	0		UART TxD
016	U16 UART-RXD N14	N14		3.3V	UART RxD
CN4	UART-D-	_	1/0	3.37	USB B-type Connector
CN4	UART-D+	_	1/0		Differential Data Pair

# 6.7.Memory

# DDR3 SDRAM

Part	Signal Name	FPGA Pin	1/0	Level	Description		
	DDR3-D0	R1					
	DDR3-D1	P1					
	DDR3-D2	P2					
	DDR3-D3	N2	1/0		Data [0, 7]		
	DDR3-D4	M6	I/O		Data [07]		
	DDR3-D5	M5					
	DDR3-D6	P6					
	DDR3-D7	N5					
	DDR3-A0	J2					
	DDR3-A1	K2					
	DDR3-A2	G2					
	DDR3-A3	H2					
	DDR3-A4	J1					
	DDR3-A5	K1					
	DDR3-A6	F3					
	DDR3-A7	F1	0		Address [014]		
	DDR3-A8	G1		1.5V			
	DDR3-A9	D2					
U4	DDR3-A10	E2			<b>/</b>		
04	DDR3-A11	B2		1.50			
	DDR3-A12	C2					
	DDR3-A13	A1					
	DDR3-A14	B1		f			
	DDR3-DQS0_P	P5	1/0		Data Strobe		
	DDR3-DQS0_N	P4	1,0		Data Strobe		
	DDR3-CLK0_P/	E1	*		Differential Clock		
	DDR3-CLK0_N	D1					
	DDR3-DM0	N4			Data Mask		
	DDR3-BA0	H3					
	DDR3-BA1	H5			Bank Address [02]		
	DDR3-BA2	J5					
	DDR3-WE	G4	0		Write Strobe		
	DDR3-RAS	G3			Row Address Strobe		
	DDR3-CAS	H4			Column Address Strobe		
	DDR3-CKE0	L1			Clock Enable		
	DDR3-CS0	M1			Chip Select		
	DDR3-ODT0	МЗ			On-die Termination		
	DDR3-RESET	K4			Reset		

#### # SRAM

Part	Signal Name	FPGA Pin	1/0	Level	Description
	SRAM_D0	V2		_	
	SRAM_D1	R3			
	SRAM_D2	R2			
	SRAM_D3	W2	I/O		Data [07]
	SRAM_D4	Y2	1/ 0		
	SRAM_D5	W1			
	SRAM_D6	Y1			
	SRAM_D7	U3			
	SRAM_A0	V5			
	SRAM_A1	R6			
	SRAM_A2	T6			
	SRAM_A3	Y6			
	SRAM_A4	AA6			
	SRAM_A5	V7			
U9	SRAM_A6	W7		3.3V	
	SRAM_A7	AB7			
	SRAM_A8	AB6			Address [016]
	SRAM_A9	V9			
	SRAM_A10	V8	0		
	SRAM_A11	AA8			
	SRAM_A12	AB8			7
	SRAM_A13	Y8			
	SRAM_A14	Y7			
	SRAM_A15	W9		#	
	SRAM_A16	Y9			
	SRAM_CE1_B	U1			Chip Select 1
	SRAM_CE2	U2			Chip Select 2
	SRAM_OE_B	T3			Output Enable
	SRAM_WE_B	T1			Read/Write Control

# # I2C EEPROM

Part	Signal Name	FPGA Pin	1/0	Level	Description
1110	MEM_I2C_SDA	W4	I/O	3.3V	I2C EEPROM Data
U10 -	MEM_I2C_SCL	V4	0	3.30	I2C EEPROM Clock

#### # SPI EEPROM

Part	Signal Name	FPGA Pin	1/0	Level	Description
	MEM_SPI_CS_B T4 O	Chip Select			
	MEM_SPI_DOUT	W6			Serial Data Output
U11	MEM_SPI_WP_B U6	3.3V	Write Protect		
011	MEM_SPI_DIN	U5		3.37	Serial Data Input
	MEM_SPI_CLK	T5	U		Serial Clock
	MEM_SPI_HOLD_B	W5			Transaction Hold

# 6.8. Expansion Port

# PMOD

Part	Pin Num	Signal Name	FPGA Pin	I/O	Level	Description
	1 – Pin	PMOD_JA1	M13			
	2 – Pin	PMOD_JA2	L13			
	3 – Pin	PMOD_JA3	K13			
HS1	4 – Pin	PMOD_JA4	K14			
ПОТ	7 – Pin	PMOD_JA7	J14			
	8 – Pin	PMOD_JA8	H14			
	9 – Pin	PMOD_JA9	J15			1
	10 - Pin	PMOD_JA10	H15			
	1 – Pin	PMOD_JB1	M15			
	2 – Pin	PMOD_JB2	M16			
	3 – Pin	PMOD_JB3	L14			User GPIO
HS2	4 – Pin	PMOD_JB4	L15	I/O	3.3V	
1102	7 – Pin	PMOD_JB7	L16	1/ 0	3.34	Osel Grio
	8 – Pin	PMOD_JB8	K16			
	9 – Pin	PMOD_JB9	K17	4	4	
	10 – Pin	PMOD_JB10	J17			<b>//</b>
	1 – Pin	PMOD_JC1	N18			
	2 – Pin	PMOD_JC2	N19			
	3 – Pin	PMOD_JC3	M17			
HS3	4 – Pin	PMOD_JC4	J16			
ПОО	7 – Pin	PMOD_JC7	M18			
	8 – Pin	PMOD_JC8	L18			
	9 – Pin	PMOD_JC9	K18			
	10 - Pin	PMOD_JC10	K19			

# FMC LPC

Part	Pin Num	Signal Name	FPGA Pin	I/O	Level	Description
	H4	FMC-CLK0_P	W11			
	H5	FMC-CLK0_N	W12			
	G2	FMC-CLK1_P	V13			
	G3	FMC-CLK1_N	V14			
	G6	FMC-LA00_CC_P	Y11			
	G7	FMC-LA00_CC_N	Y12			
	D8	FMC-LA01_CC_P	U15			
	D9	FMC-LA01_CC_N	V15			
	H7	FMC-LA02_P	AB11			
	Н8	FMC-LA02_N	AB12			
	G9	FMC-LA03_P	AA13			
	G10	FMC-LA03_N	AB13			
	H10	FMC-LA04_P	AA9			
	H11	FMC-LA04_N	AB10			
	D11	FMC-LA05_P	AA15			
	D12	FMC-LA05_N	AB15			
	C10	FMC-LA06_P	W15			
	C11	FMC-LA06_N	W16			
	H13	FMC-LA07_P	AA10			
	H14	FMC-LA07_N	AA11			
	G12	FMC-LA08_P	Y13			
	G13	FMC-LA08_N	AA14			
BH2	D14	FMC-LA09_P	AB16	1/0	VADJ	User GPIO
БПZ	D15	FMC-LA09_N	AB17	1/0	VADJ	USEI GFIO
	C14	FMC-LA10_P	T16			
	C15	FMC-LA10_N	V16			
	H16	FMC-LA11_P	V10			
	H17	FMC-LA11_N	W10			
	G15	FMC-LA12_P	W14			
	G16	FMC-LA12_N	Y14			
	D17	FMC-LA13_P	Y16			
	D18	FMC-LA13_N	AA16			
	C18	FMC-LA14_P	G21			
	C19	FMC-LA14_N	G22			
	H19	FMC-LA15_P	C14			
	H20	FMC-LA15_N	C15			
	G18	FMC-LA16_P	F18			
	G19	FMC-LA16_N	E18			
	D20	FMC-LA17_CC_P	B17			
	D21	FMC-LA17_CC_N	B18			
	C22	FMC-LA18_CC_P	E19			
	C23	FMC-LA18_CC_N	D19			
	H22	FMC-LA19_P	D17			
	H23	FMC-LA19_N	C17			
	G21	FMC-LA20_P	D20			
	G22	FMC-LA20_N	C20			

Part	Pin Num	Signal Name	FPGA Pin	1/0	Level	Description
	H25	FMC-LA21_P	B15			
	H26	FMC-LA21_N	B16			
	G24	FMC-LA22_P	C18			
	G25	FMC-LA22_N	C19			
	D23	FMC-LA23_P	E21			
	D24	FMC-LA23_N	D21			
	H28	FMC-LA24_P	D14			
	H29	FMC-LA24_N	D15			
	G27	FMC-LA25_P	C22			
	G28	FMC-LA25_N	B22			
	D26	FMC-LA26_P	E22			
	D27	FMC-LA26_N	D22			User GPIO
	C26	FMC-LA27_P	F19	1/0		
	C27	FMC-LA27_N	F20	] 1/0	VADJ	USEI GFIO
BH2	H31	FMC-LA28_P	C13	VA	VADJ	
	H32	FMC-LA28_N	B13			
	G30	FMC-LA29_P	B21			
	G31	FMC-LA29_N	A21			
	H34	FMC-LA30_P	A15		•	
	H35	FMC-LA30_N	A16			
	G33	FMC-LA31_P	B20			
	G34	FMC-LA31_N	A20			
	H37	FMC-LA32_P	A13			
	H38	FMC-LA32_N	A14			
	G36	FMC-LA33_P	A18			
	G37	FMC-LA33_N	A19			
	C30	FMC_SCL	T15	0		I2C Clock Signal
	C31	FMC_SDA	T14	I/O		I2C Data Signal
	H2	FMC-PRSNT	Y17	- 1		FMC Detect Signal

#### # XADC

Part	Pin Num	Signal Name	FPGA Pin	1/0	Level	Description
	18 - Pin	XADC-GIO0	L19			
DUI	17 - Pin	XADC-GIO1	L20	1/0	3.3V	User GPIO
BH1	19 - Pin	XADC-GIO2	L21	1/0	3.37	User GPIO
	20 – Pin	XADC-GIO3	N15			

**Revision History** 

Ver	Date	Revision
1.0	2016-07-01	Initial Document Release.
1.1	2017-12-04	Character LCD Pin 정보 추가
1.2	2018-01-29	FMC Pin-map 정보 수정
1.2B	2020-07-22	보드 버전 업데이트 관련 정보 수정

