


هدف این پروژه طراحی یک PLL با ساختار نشان داده شده در شکل زیر در فرکانس 1~GHz میباشد. طراحی و شبیهسازی را در تکنولوژی $0.18\mu m$ CMOS RF با نجام دهید.



- $f_{out} = 950 MHz 1050 MHz$
- $f_{in} = f_{out}/4$
- $V_{\rm DD} = 1.8 \text{ V}$
- ۷CO مدار VCO طراحی شده در تمرین اول را به عنوان VCO در این PLL استفاده کنید. در صورت طراحی درست، این VCO در این PLL مداری فرکانس مرکزی 1GHz میباشد و با تغییر ولتاژ ورودی آن، میتوان فرکانس را از کمتر از 950MHz تغییر داد.
- ۲) مدار Differential to Single ended) D2S را به خروجی تک سر با سوئینگ کامل تبدیل کروجی مدار در زیر نشان داده شده است. این مدار در اصل یک Opamp تک خروجی یک طبقه با آینه جریان میکند. شماتیک این مدار در زیر نشان داده شده است. این مدار در اصل یک VCO تک خروجی یک طبقه با آینه جریان میباشد. مدار زیر را طوری طراحی کنید (ابعاد ترانزیستورها را بیابید) که سیگنال خروجی VCO را به یک سیگنال تقریبا مربعی تک سر تبدیل کند و آنرا شبیه سازی نمایید.




۳) مدار تقسیم کننده استفاده شده، از دو مدار تقسیم به ۲ تشکیل شده است که در مجموع فرکانس سیگنال را بر ۴ تقسیم میکند. شماتیک یک مدار تقسیم به ۲ در زیر نشان داده شده است.




این مدار را طراحی کرده و برای شبیه سازی آن از سیگنال خروجی D2S استفاده نمایید.

۴) مدار Phase Frequency Detector) PFD) علاوه بر آشکارسازی اختلاف فاز، اختلاف فرکانسی را نیز تشخیص میدهد.
شکل زیر یک نمونه متداول آن را نمایش میدهد.



خروجی این مدار، مدار Charge Pump) CP) را تغذیه میکند (ترانزیستورهای NMOS را هم اندازه و PMOS را نیز هم اندازه در نظر بگیرید).



این مدار خروجیهای UP و DN از PFD را به جریانهای +20uA و +20uA و PFD تبدیل میکند. این جریان خروجی به فیلتر حلقه وارد شده و ولتاژ کنترل + VCO را ایجاد مینماید.


ابتدا از عملکرد درست هرکدام از قسمتهای فوق با استفاده از شبیهسازی اطمینان حاصل کنید.

تمرین اضافی ۱: نمودار ولتاژ خروجی فیلتر بر حسب اختلاف فاز ورودی را با استفاده از شبیه سازی رسم نمایید. برای این کار، دو سیگنال مربعی با فرکانس 250MHz به دو ورودی PFD متصل نمایید. سپس با استفاده از تحلیل Tran ولتاژ خروجی فیلتر را اندازه گیری کنید. با استفاده از Sweep، تاخیر یکی از منابع را از ۲ تا ۳۶۰ درجه تغییر دهید و نمودار ولتاژ خروجی فیلتر را بر حسب آن بدست آورید.

تمرین اضافی ۲: این بار نمودار ولتاژ خروجی را برحسب اختلاف فرکانس رسم نمایید. فرکانس مرجع را 250MHz در نظر بگیرید و فرکانس دوم را از 100MHz تا 400MHz سوئیپ نمایید.

۵) مدار کل PLL نشان داده شده در زیر را با استفاده از تحلیل Tran شبیه سازی نمایید. از یک تاخیر 50ns در فرکانس مرجع ورودی استفاده نمایید تا اسیلاتور فرصت کافی برای Startup داشته باشد. همچنین برای دیدن حالت گذرای مدار، مقدار ولتاژ اولیه کنترل را برابر صفر قرار دهید (InitCondl را در شکل مشاهده نمایید).

مدار را در سه حالت برای فرکانس خروجی 1000MHz و 1050MHz و ولتاژ که و ولتاژ در سه خروجی را رسم نمایید (برای رسم فرکانس لحظهای خروجی میتوانید از دستور (Vop-Von,1,0) استفاده نمایید). با توجه به کند بودن حلقه، شبیهسازی را تا حداقل مدت 5us انجام دهید. همچنین باتوجه به بالا بودن فرکانس VCO حداکثر Step Time شبیه سازی را برابر 100ps قرار دهید (با این اعداد و با توجه به پیچیدگی مدار، شبیه سازی با استفاده از یک کامپیوتر معمولی ممکن است تا چند دقیقه طول بکشد!).



تمرین اضافی ۳: مدار نهایی PLL را به صورت شکل بلوکی طراحی و شبیه سازی نمایید (در حالت عادی می توان محتوای تمامی بلوکها را در یک صفحه قرار داد که باعث شلوغی بیش از حد مدار می شود). برای اینکار باید مدار ترانزیستوری هر بلوک را در فایلی جداگانه قرار داد و ورودی و خروجی های آن را با استفاده از المان Port مشخص نمود. سپس با استفاده از منوی "View->Create/Edit Schematic Symbol" شکل ظاهری آنرا طراحی نمود.


تمرینهای اضافی حداکثر تا سقف %40 نمره پروژه خواهد بود ©.

هشدار: در صورت هرگونه تقلب، به هیچکدام از طرفین نمرهای تعلق نخواهد گرفت.

تمام فایل های شبیه سازی به همراه گزارش کامل را ارسال نمایید. در صورت ابهام در موارد، اطلاع داده می شود تا آنلاین توضیح دهید.


توضیحات اضافی تمرین شماره ۲، مدارهای مخابراتی

شکل موجهای مدار:



- $f_{\text{out}} = 950 \text{MHz} 1050 \text{MHz}$
- $f_{in} = f_{out}/4$
- $V_{\rm DD} = 1.8 \text{ V}$


در زیر شکل موج های نمونه برای مدار فوق در فرکانس خروجی $1 \mathrm{GHz}$ نشان داده شده است.




خروجی مدار D2S همانطور که در شکل دیده می شود، دارای سوئینگ کامل (0V تا 0V) میباشد و دارای لبههای بالا رونده و پایین رونده تقریبا تیزی میباشد.

خروجی تقسیم بر ۴ نیز سیگنالی مربعی با فرکانس 1/4 میباشد.

در شکل زیر دو سیگنال ورودی PFD نمایش داده شده است.




این دو سیگنال هم فرکانس بوده و در صورت عملکرد صحیح PLL و قفل حلقه، در انتها این دو سیگنال هم فاز نیز خواهند شد.




در صورت طراحی صحیح کلیه قطعات، شکل موجهای Vc (ولتاژ کنترلی VCO) و فرکانس لحظهای مدار مشابه شکل فوق می-باشند. همانطور که در شکل مشخص است، فرکانس خروجی دارای نوساناتی میباشد. اما این نواسانات بایستی میرا باشد و پس از چند میکرو ثانیه به فرکانس خروجی مورد نظر همگرا شود.

تمرین اضافی 1:

برای رسم مشخصه PFD می توان از ساختار زیر استفاده کرد. با سوئیپ کردن تاخیر یک ورودی می توان اختلاف فاز ۰ تا ۳۶۰ درجه ایجاد نمود.



نمودار مشخصه مشابه زیر میباشد.



تمرین اضافی ۲:

برای رسم مشخصه خروجی بر حسب اختلاف فرکانس ورودی نیز میتوان از مدار زیر استفاده نمود.

