Categoria	Descrizione	${f Valore/Dettaglio}$
Versione SDC	Versione dello standard SDC	2.0
Design Corrente	Design target per i vincoli	ufrc_serialiser
Unità di Misura	Impostazioni delle unità di misu-	Tempo: 1000 ps, Capacità:
	ra per il tempo e la capacità	1000 fF
Incertezza del Clock	Incertezza del clock per skew e jit-	0.2 ns
	ter	
Transizione del Clock	Tempo di transizione del clock	0.2 ns
Frequenza del Clock	Periodo del clock di ingresso	6.4 ns
	clk_sc_pulse_i	
Clock Generato	Clock generato gen_clk_enc uti-	Edges: $\{2, 4, 6\}$, origine:
	lizzato da diversi moduli	clk_sc_pulse_i
Fanout Massimo	Numero massimo di istanze pilo-	40
	tate da un segnale	
Carico su Pin di Uscita	Carico massimo e minimo sui pin	Min: 0.03 fF, Max: 0.2 fF
	di uscita	
Cella di Pilotaggio	Cella di pilotaggio per i segnali di	Min: BUF_X2_18_SVT, Max:
	ingresso	CLKBUF_X40_18_SVT
Ritardo Input	Ritardo minimo e massimo per	Min: 0 ns, Max: 3.5 ns
(cis_data_i)	i dati di ingresso rispetto a	
	gen_clk_enc	
Transizione Massima In-	Tempo massimo di transizione	0.3 ns
put	per i segnali di ingresso	
Ritardo Output	Ritardo minimo e massimo per	Min: 1 ns, Max: 1.2 ns
(ufrc_data_o)	i segnali di uscita rispetto a	
	clk_sc_pulse	
Carico su Pin di Uscita	Carico massimo e minimo per i se-	Min: 0.02 fF
(ufrc_data_o)	gnali di uscita ufrc_data_o	
Percorsi Falsi (Reset)	Definisce il reset come un percor-	rst_ni
	so falso	
Vincoli Multicycle	Impostazioni dei percorsi multi-	Multicycle Path: 2, Hold
	cycle per FSP frame counter e al-	Path: 1
	tri segnali	
Case Analysis (Debug)	Debugging disabilitato per alcuni	ser_debug_en_i,
	segnali (non ottimizzabili)	ser_mux_sel_i

Tabella 1: Riassunto dei vincoli definiti nello script SDC per ufrc_serialiser.