


计算机组成原理

作者：唐朔飞
高等教育出版社



第六章 计算机的运算方法

主讲人：张瑞华

山东大学 计算机科学与技术学院

内容提要

6.1 无符号数和有符号数

6.2 数的定点表示和浮点表示

6.3 定点运算


6.4 浮点四则运算

6.5 算术逻辑单元



6.5 算术逻辑单元

6.5.1 ALU 电路



组合逻辑电路
 K_i 不同取值
 F_i 不同

四位 ALU 74181 (P281)

$M=0$ 算术运算


$M=1$ 逻辑运算

$S_3 \sim S_0$ 不同取值，可做不同运算

74LS181芯片的介绍

● 引脚图与引脚说明

ALU—74LS181 引脚说明：M=1 逻辑运算，M=0 算术运算。	
引脚	说 明
M 状态控制端	M=1 逻辑运算； M=0 算术运算
S3 S2 S1 S0 运算选择控制	S3 S2 S1 S0 决定电路执行哪一种算术
A3 A2 A1 A0	运算数 1，引脚 3 为最高位
B3 B2 B1 B0	运算数 2，引脚 3 为最高位
Cn 最低位进入输入	Cn=0 有进位，Cn=1 无进位
Cn+4 本片产生的进位信号	Cn+4=0 有进位，Cn+4=1 无进位
F3 F2 F1 F0	F3 F2 F1 F0 运算结果，F3 为最高位



- 引脚P、N是2个级联输出端，同时产生快速进位，配合74182产生全速并行进位链。

● 74181功能图：

● 算术运算关注：

- A加B (1001CN=1)
- A减B (0110CN=0)
- A加1 (0000CN=0)
- A减1 (1111CN=1)
- A加B加1 (1001CN=0)

● 逻辑运算关注：


- 逻辑异或 (0110)
- 逻辑与 (1011)
- 逻辑或 (1110)
- A逻辑非 (0000)
- B逻辑非 (0101)
- A直传 (1111)
- B直传 (1010)
- 逻辑运算与CN无关

方式		M=1 逻辑运算	M=0 算术运算	
S3	S2	S1	S0	
0	0	0	0	F=A
0	0	0	1	F=(A+B)
0	0	1	0	F=(/A)B
0	0	1	1	F=0
0	1	0	0	F=/ (AB)
0	1	0	1	F=/B
0	1	1	0	F=A ⊕ B
0	1	1	1	F=A/B
1	0	0	0	F=/A+B
1	0	0	1	F=(A ⊕ B)
1	0	1	0	F=B
1	0	1	1	F=AB
1	1	0	0	F=1
1	1	0	1	F=A+/B
1	1	1	0	F=A+B
1	1	1	1	F=A

(上表中的“/”表示求反)

6.5.2 快速进位链

1. 并行加法器---串行进位链



$$S_i = \overline{A}_i \overline{B}_i C_{i-1} + \overline{A}_i B_i \overline{C}_{i-1} + A_i \overline{B}_i \overline{C}_{i-1} + A_i B_i C_{i-1}$$

$$\begin{aligned} C_i &= \overline{A}_i B_i C_{i-1} + A_i \overline{B}_i C_{i-1} + A_i B_i \overline{C}_{i-1} + A_i B_i C_{i-1} \\ &= A_i B_i + (A_i + B_i) C_{i-1} \end{aligned}$$

$$d_i = A_i B_i \quad \text{本地进位} \quad t_i = A_i + B_i \quad \text{传送条件}$$

$$\text{则 } C_i = d_i + t_i C_{i-1}$$

全加器真值表

前级进位 C_{i-1}	被加数 A_i	加数 B_i	结果: $F=C_{i-1} + A_i + B_i = C_i S_i$	
			C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$C_i = A_i B_i \overline{C}_{i-1} + \overline{A}_i B_i C_{i-1} + A_i \overline{B}_i C_{i-1} + A_i B_i C_{i-1} = A_i B_i + (A_i + B_i) C_{i-1}$$

$$S_i = \overline{A}_i \overline{B}_i C_{i-1} + \overline{A}_i B_i \overline{C}_{i-1} + A_i \overline{B}_i \overline{C}_{i-1} + A_i B_i C_{i-1}$$

2. 串行进位链

进位链

传送进位的电路

串行进位链

进位串行传送

以 4 位全加器为例，每一位的进位表达式为


$$C_0 = d_0 + t_0 C_{-1} = \overline{d_0} \cdot \overline{t_0} C_{-1}$$

$$C_1 = d_1 + t_1 C_0$$

$$C_2 = d_2 + t_2 C_1$$

$$C_3 = d_3 + t_3 C_2$$

设与非门的级延迟时间为 t_y



4位全加器产生进位的全部时间为 $8t_y$

n 位全加器产生进位的全部时间为 $2nt_y$

3. 并行进位链（先行进位，跳跃进位）


n 位加法器的进位同时产生 以 4 位加法器为例

$$C_0 = d_0 + t_0 C_{-1}$$

$$C_1 = d_1 + t_1 C_0 = d_1 + t_1 d_0 + t_1 t_0 C_{-1} \quad \text{当 } d_i t_i \text{ 形成后, 只需 } 2.5t_y \text{ 产生全部进位}$$


$$C_2 = d_2 + t_2 C_1 = d_2 + t_2 d_1 + t_2 t_1 d_0 + t_2 t_1 t_0 C_{-1}$$

$$C_3 = d_3 + t_3 C_2 = d_3 + t_3 d_2 + t_3 t_2 d_1 + t_3 t_2 t_1 d_0 + t_3 t_2 t_1 t_0 C_{-1}$$



(1) 单重分组跳跃进位链

n 位全加器分若干小组，小组中的进位同时产生，小组与小组之间采用串行进位 以 $n = 16$ 为例




当 $d_i t_i$ 形成后 经 $2.5t_y$ 产生 $C_3 \sim C_0$
 $5t_y$ 产生 $C_7 \sim C_4$
 $7.5t_y$ 产生 $C_{11} \sim C_8$
 $10t_y$ 产生 $C_{15} \sim C_{12}$

(2) 双重分组跳跃进位链

n 位全加器分若干大组，大组中又包含若干小组。每个大组中小组的最高位进位同时产生。大组与大组之间采用串行进位。

以 $n = 32$ 为例



双重分组跳跃进位链大组进位分析

以第 8 小组为例

$$C_3 = d_3 + t_3 C_2 = \underbrace{d_3 + t_3 d_2 + t_3 t_2 d_1 + t_3 t_2 t_1 d_0}_{D_8} + \underbrace{t_3 t_2 t_1 t_0 C_{-1}}_{T_8 C_{-1}}$$

D_8 小组的本地进位 与外来进位无关

T_8 小组的传递条件 与外来进位无关 传递外来进位

同理 第 7 小组 $C_7 = D_7 + T_7 C_3$

第 6 小组 $C_{11} = D_6 + T_6 C_7$

第 5 小组 $C_{15} = D_5 + T_5 C_{11}$

进一步展开得

$$C_3 = D_8 + T_8 C_{-1}$$


$$C_7 = D_7 + T_7 C_3 = D_7 + T_7 D_8 + T_7 T_8 C_{-1}$$

$$C_{11} = D_6 + T_6 C_7 = D_6 + T_6 D_7 + T_6 T_7 D_8 + T_6 T_7 T_8 C_{-1}$$

$$C_{15} = D_5 + T_5 C_{11} = D_5 + T_5 D_6 + T_5 T_6 D_7 + T_5 T_6 T_7 D_8 + T_5 T_6 T_7 T_8 C_{-1}$$


双重分组跳跃进位链的 大组 进位线路

以第 2 大组为例




双重分组跳跃进位链的 小组 进位线路

以第 8 小组为例 只产生 低 3 位 的进位和 本小组的 D_8 T_8




$n=16$ 双重分组跳跃进位链



当 $d_i t_i$ 和 C_{-1} 形成后 经 $2.5 t_y$ 产生 $C_2, C_1, C_0, D_5 \sim D_8, T_5 \sim T_8$
经 $5 t_y$ 产生 C_{15}, C_{11}, C_7, C_3
经 $7.5 t_y$ 产生 $C_{14} \sim C_{12}, C_{10} \sim C_8, C_6 \sim C_4$
串行进位链 经 $32 t_y$ 产生 全部进位

$n=32$ 双重分组跳跃进位链



当 $d_i t_i$ 形成后 经 $2.5 t_y$ 产生 $C_2, C_1, C_0, D_1 \sim D_8, T_1 \sim T_8$
经 $5 t_y$ 产生 C_{15}, C_{11}, C_7, C_3
经 $7.5 t_y$ 产生 $C_{18} \sim C_{16}, C_{14} \sim C_{12}, C_{10} \sim C_8, C_6 \sim C_4$
 $C_{31}, C_{27}, C_{23}, C_{19}$
经 $10 t_y$ 产生 $C_{30} \sim C_{28}, C_{26} \sim C_{24}, C_{22} \sim C_{20}$

小结

山东大学
计算机科学与技术学院

- 无符号数和有符号数
 - > 原码、反码、补码、移码
- 数的定点表示和浮点表示
 - > $N = S \times r^j$
- 移位操作
 - > 逻辑移位(所有位都参与移位)、算术移位(符号位不变)
- 定点运算
 - > $[X+Y]_{\text{补}} = [X]_{\text{补}} + [Y]_{\text{补}}$ (1) $[X-Y]_{\text{补}} = [X]_{\text{补}} + [-Y]_{\text{补}}$ (2)
 - > 溢出判断①Cf与C的异或关系②双符号位法
 - > 定点乘法运算①原码一位乘法②补码一位乘法
 - > 定点除法运算①原码恢复余数除法②原码不恢复余数除法
- 浮点四则运算
 - > 加减(对阶、尾数相加减、结果规格化)
 - > 乘法(阶码相加、尾数相乘、结果规格化)
- 算术逻辑单元

17