

Pynq-Board Demo Design

Benjamin Lagershausen - Keßler

U N I K A S S E L V E R S I T A T

- 1. Motivation und Problemstellung
- 2. Minimal Design für Bidirektionale I/Os
- 3. Code-Template für Pojekte im Demo Design
- 4. Toplevel Design
- 5. Steuermenü und 7-Segment-Anzeige
- 6. Boot-Image

1. Motivation und Problemstellung



Motivation:


- Umstellung der Hardware in LVs auf Pynq-Boards
- Vielzahl von Designs in VHDL-Kurs und Praktikum
- Einfache und schnelle Demonstration von Schaltungen

Problemstellungen:

- Es werden bidirektionale I/Os benötigt
- Template um neue Designs einzubinden
- Toplevel-Struktur
- Steuerung mit Anzeige
- Erstellen eines Bootimages



2. Minimal Design Bidirektionale I/Os



- Bidir Bidirektionaler I/O
- PS Pinmode Select: schaltet einen
 Tristate-Buffer entweder hochohmig oder
 leitet das Eingangssignal weiter.
- Problem: Wenn PS = '1', treibt "Circuit A" sowohl "Bidir" als auch "Circuit B".

```
ENTITY bidir IS
         PORT (
                      : INOUT STD LOGIC;
             ps, clk, A in : IN STD LOGIC;
             outp
                      : OUT STD LOGIC);
    END bidir:
10
  ARCHITECTURE test OF bidir IS
12
13
     signal a : STD LOGIC;
     signal b : STD LOGIC;
15
     begin
         process(clk)
18
         beain
19 🖨
         if rising edge(clk) then
20
              a \ll A in;
21
             outp <= b:
22 🖨
             END IF:
23
         end process;
24
         with ps select
26
         bidir \leftarrow 'Z' when '0',
27
                    a when '1':
28
         b <= bidir:
29 A end test;
```

3. Code-Template für neue Pojekte

```
use work.records p.all;
entity Module is
    Port ( name ptr i : in std logic vector(CHAR WIDTH-1 downto 0);
           name len o : out std logic vector(CHAR WIDTH-1 downto 0);
           name dat o : out std logic vector(CHAR WIDTH-1 downto 0);
           ... Alle I/Os des Pyng-Boards ...
      (Bidirektionale Ports als Input und Output)
end Module;
architecture Behavioral of Module is
-- Name
constant name str : string := "ICH HEISSE HUBERT";
-- Richtungen
constant pmodA dir : std logic vector (PMOD WIDTH-1 downto 0) := "000000001";
constant pmodB dir : std logic vector (PMOD WIDTH-1 downto 0) := (others => '0');
constant pmodC dir : std logic vector (PMOD WIDTH-1 downto 0) := (others => '0');
constant jumper dir : std logic vector (JUMPER WIDTH-1 downto 0) := (others => '0');
constant PS2 1 dir : std logic vector (1 downto 0) := (others => '0');
constant PS2 2 dir : std logic vector (1 downto 0) := (others => '0');
-- Toplevel-Komponente des User-Projektes:
component Hubert IS
    port( clk i : in std logic;
          input i : in std logic;
          output o : out std logic );
END component;
```

3.Code-Template für neue Pojekte


```
begin
-- Namensinterface:
name len o <= std logic vector(to unsigned(name str'length, name len o'length));
name dat o <= std logic vector(to unsigned(character'pos(name str(to integer(unsigned(name ptr i)))), 8));
-- I/O Richtungen:
                                                                                                                MovingLight
pmodA dir o <= pmodA dir:
                                                                                                                                            aud pwm o
pmodB dir o <= pmodB dir;
                                                                                                                                            aud sd o
                                                                                                                                            jumper_dir_o[1:0]
pmodC dir o <= pmodC dir;
jumper dir o <= jumper dir;
                                                                                                                                            jumper o[1:0]
                                                                                                                                            ld4 o[2:0]
PS2 1 dir o <= PS2 1 dir;
                                                                                                                                            ld5 o[2:0]
PS2 2 dir o <= PS2 2 dir;
                                                                                                                                            leds o[3:0]
                                                                                       btn i[3:0]
                                                                                                                                            m clk o
                                                                                                           MovingLight
                                                                                                                                            n_digit_en_o[7:0]
-- Instanz der Toplevel-Komponente des User-Projektes:
                                                                                           clk i
Hubi : Hubert
                                                                                     jumper i[1:0]
                                                                                                   o enable i
                                                                                                                                             n leds shield o[7:0]
                                                                                                                    blue leds of 7:01
port map ( clock => clk i,
                                                                                        m_data_i
                                                                                                                                            n_segments_o[7:0]
                                                                                  n sw shield i[7:0]
              input i \Rightarrow button i(0),
                                                                                                              Licht
              output o => pmodA o(0);
                                                                                                             name_str[1]_i
                                                                                   name_ptr_i[7:0]
                                                                                                                                            name_dat_o[7:0]
                                                                                                             A[3:0] O[6:0]
                                                                                     pmodA i[7:0]
end Behavioral;
                                                                                                              RTL ROM
                                                                                     pmodB_i[7:0]
                                                                                                                                             name len o[7:0]
                                                                                     pmodC i[7:0]
                                                                                                                                            pmodA dir o[7:0]
                                                                                      ps2 1 clk i
                                                                                                                                            pmodA o[7:0]
                                                                                     ps2_1_data_i
                                                                                                                                            pmodB_dir_o[7:0]
                                                                                      ps2 2 clk i
                                                                                                                                            pmodB o[7:0]
                                                                                     ps2 2 data i
                                                                                                                                            pmodC dir o[7:0]
                                                                                                                                            pmodC o[7:0]
                                                                                                                                            ps2 1 clk o
                                                                                                                                            ps2 1 data o
                                                                                                                                            ps2_1_dir_o[1:0]
```

ps2_2_clk_o ps2_2_data_o ps2_2_dir_o[1:0]

3.Code-Template für neue Pojekte

Vorteile

- Einfaches und übersichtliches Design
- Es wird nur ein Constraint-File für alle Designs benötigt
- Das Constraint-File muss nicht mehr bearbeitet werden



4. Toplevel Design

<u>Datentypen</u>

Input Record:

Alle Signale, die von außen in das FPGA hineinlaufen.


Output Record:

- Alle Signale, die das FPGA verlassen.
- Alle Signale, die die Richtung von Bidirektionalen Ports bestimmen.

Name Record:

Zuständig für die Übermittlung der Modulnamen an das Steuermenu.

4. Toplevel Design



5. Steuermenu und SSD


Aufgaben:

- Abfragen der Taster
 - Entprellung und Flankenerkennung

8	8	8	8	8
8	8	8	8	8
8	8	8	8	8
8	8	8	8	8
8	8	8	8	8

- Auswahl des Aktiven Moduls
- Anzeige des Modulnamens auf dem SSD des Pynq Shields
 - ASCII → 7-Segment Decoder.
 - Wenn kürzer als 8 Zeichen unbeweglich
 - Wenn länger als 8 Zeichen als Laufschrift

5. Steuermenu und SSD



6. Boot - Image

- Der QSPI-Flash des Pynq-Boards ist nur mit dem Zynq-PS verbunden.
- Das Zyng-PS ließt den QSPI-Flash und programmiert den FPGA.

Lösung:

- Block-Design nur mit Zynq-PS erzeugen.
- Block-Design in den VHDL-Code einbinden, jedoch mit NICHTS verbinden.
- Bitstream des Projektes erzeugen.
- Hardware exportieren.
- Im Xilinx-SDK einen FSBL erzeugen.
- Mit dem FSBL und dem Bitstream kann nun ein Boot-Image erzeugt und hochgeladen werden.

6. Boot - Image

