## OBLIKOVANJE PROGRAMSKE POTPORE ZA UGRADBENE RAČUNALNE SUSTAVE



# Međuispit



## Predavanja - prezentacije

1. Arhitektura i projektiranje složenih ugradbenih računalnih sustava

## Ugradbeni računalni sustav

- računalni sustav opće namjene
  - širok raspon mogućih aplikacija
  - korisnik može proširivati funkcionalnost
  - o poboljšanje performansi proširenjem sklopovlja
- ugradbeni računalni sustav
  - o ciljana aplikacija specifična funkcija
  - korisnik ne reprogramira nije opće namjene
  - o poznati zahtjevi bez nepotrebnog sklopovlja

- zahtjevi ugradbenih računalnih sustava:
  - o funkcionalnost obavljanje složenog algoritma i ostvarivanje korisničkog sučelja
  - o rad u stvarnom vremenu <u>deterministički garantiran odziv</u> u propisanim vremenskim okvirima
    - pravovremenost reakcije je važnija od same brzine odziva
  - o **učinkovitost** proizvodna cijena, niska potrošnja, veličina koda, brzina izvođenja, masa, dimenzije...
  - pouzdanost

hardware + software co-design – odabrati optimalnu sklopovsku i programsku tehnologiju za projekt

- oblikovanje programske potpore:
  - o "bare-metal" bez operacijskog sustava (aplikacijski kod + device drivers)
  - real-time operating system (RTOS)
- \_\_ zahtjevaju značajniju sklopovsku podršku
- general-purpose operating system (GPOS) (procesorska snaga, memorijski resursi, i sl.)

#### Mikroprocesor i mikrokontroler

- mikroprocesor (CPU)
  - CISC/RISC arhitekture (complex/reduced); 8,16,32,64-bitni
  - o ARM, AVR, Blackfin, MIPS, SPARC, PowerPC, x86 (CISC)...
  - ARM procesori porodice, arhitekture, jezgre: ARM7TDMI, ARM720T, Cortex-M0, Cortex-M3...
- mikrokontroler (MCU, µC)
  - o računalni sustav koji unutar istog sklopa sadrži CPU, memoriju i ulazno-izlazne jedinice
  - o STM32F, ATtiny, ATmega, MCS-51 (8051 family)...
  - 8-bit → 32-bit: veličina koda ¬, performanse ¬, energetska efikasnost ¬, veličina ¬, cijena ¬
- digital signal processor (DSP)
  - o specijalizirani mikroprocesor optimiran za algoritme digitalne obrade signala
  - o sklopovsko modulo adresiranje, Harvardska arhitektura (streaming), SIMD, brz multiply-accumulate...
  - o ADSP-21xx, Blackfin, FPGA rješenja


#### soft procesor


- o implementiran u programabilnoj logici FPGA
- o fleksibilnost (future-proofing), ali skupo i neefikasno (velika potrošnja)
- o PicoBlaze, MicroBlaze...

#### ARM Cortex arhitektura:

- load/store (R0-R15 + xPSR), Harvard (Icode i Dcode bus), memory-mapped I/O
- unificirana memorijska mapa Code 0x00000000, SRAM 0x20000000, Peripheral 0x40000000, ....

## von Neumann arhitektura






#### pristup ulazno-izlaznim jedinicama

- memory-mapped I/O u zajedničkom memorijskom prostoru
- port-mapped I/O u posebnom adresnom prostoru, zasebne instrukcije za pristup
- programski pristup: hardware abstraction layer (HAL) rutine + device drivers
  - prozivanje (busy-wait, polling) neefikasnost iskorištenja procesora
  - ili prekid

#### prekidi:

- okolina od procesora zahtjeva pozornost ("paralelizam" izvođenja operacija)
- interrupt vector table sadrži adrese ISR (interrupt service routine)
- maskiranje privremeno onemogućavanje određenih prekida
- prioriteti neki prekidi su važniji 0
- non-maskable interrupt (NMI)



#### načini rada procesora:


- user mode procesor izvodi aplikaciju
- supervisor mode privilegirane instrukcije (jezgra operacijskog sustava, zamjena konteksta dretve)

#### iznimke:

- sinkrone uzrokovane izvođenjem programa (npr. greške u izvođenju instrukcije, zahtjev za privilegijom)
- asinkrone vanjski događaji (to su zapravo prekidi!)
- ISR/ESR vector table postavlja se prilikom inicijalizacije sustava (startup rutina)

#### pipelining:


- fetch → decode → execute paralelno izvođenje više instrukcija unaprijed poboljšanje performanse
- data stall čekanje podatka iz rezultata prethodne instrukcije
- control stall pogrešno predviđena sljedeća instrukcija



## Sabirnica, memorije i periferija

#### sabirnica (bus)

- o komunikacijski put između CPU, memorije i ulazno-izlaznih jedinica
- o Memory Protection Unit zaštita od upotrebe nevažećih ili zaštićenih adresa
- o Direct Memory Access (DMA) transfer na sabirnici bez sudjelovanja procesora
- o Memory Management Unit (MMU) logičko adresiranje i translacija adresa
  - <u>straničenje</u> program vidi logičke adrese dok se OS brine o fizičkom rasporedu
  - omogućuje višezadaćnost



#### frame number page 0 page 0 page 1 2 page 2 3 page 2 page 3 page 1 logical memory 0 1 6 1 4 2 3 page 3 7 3 page table memory

#### volatile memorija (RAM)


- SRAM (static) skuplji, jednostavniji, manji kapacitet, niska potrošnja
- o DRAM (dynamic) jeftiniji, veći kapacitet, visoka potrošnja (konstantno osvježavanje)

#### non-volatile memorija

- o EEPROM brisanje i prepisivanje na razini bajta, obično vanjska (SPI ili I<sup>2</sup>C)
- o Flash brisanje i prepisivanje u blokovima, vrste NOR ili NAND, veći kapacitet i niža cijena od EEPROM-a
  - varijante: MMC, CompactFLASH, SDCard (SPI)
- NVRAM non-volatile RAM (battery-backed)

## ulazno-izlazne jedinice:

- general-purpose IO (GPIO)
- o A/D i D/A pretvornici (ADC i DAC)




#### • izvedba vremenskih sklopova:

- o timer (generiranje vremenskih intervala, okidanje ADC-a, real-time clock...) + counter + compare
- o mogućnost generiranja PWM signala
- Watchdog automatski reset sustava u slučaju zastoja

#### Komunikacija


#### Serial Peripheral Interface Bus (SPI)

- o sinkroni serijski protokol između SPI master i slave uređaja
- o <u>full duplex</u> istovremeni prijenos podataka u oba smjera
- tipična brzina 10 Mbps
- o povezivanje brzih vanjskih jedinica ADC, DAC, senzori, RF moduli...
- o linije:
  - SS Slave Select master postavlja u "0" da odabere SPI slave uređaj
  - MOSI Master Output, Slave Input
  - MISO Master Input, Slave Output
  - SCK takt (clock) vremenskog vođenja komunikacije sinkrono



- Inter-Integrated Circuit (I2C) ili ekvivalentni Two-Wire Interface (TWI)
  - o sinkroni protokol između više master i više slave uređaja
  - o tipična brzina 100 kbps (standard) ili 400 kbps (fast)
  - o povezivanje sporijih vanjskih jedinica EEPROM, RTC, temperaturni senzori...
  - linije: SCL clock, SDA data
    - START: master stvara prijelaz SDA iz "1" u "0" dok je SCL="1", zauzima sabirnicu
    - slijedi <u>7-bitna adresa slave uređaja</u> kojem je podatak namijenjen
    - adresirani slave šalje potvrdu (ACK) postavljanjem SDA u "0" za vrijeme jednog takta
    - ovisno o odabranom smjeru komunikacije (Data Direction bit), master ili slave šalju 8-bitni podatak
    - uređaj koji prima podatak mora poslati ACK
    - STOP: master stvara prijelaz SDA iz "0" u "1" dok je SCL="1" i sabirnica je oslobođena
    - potreban vanjski pull-up otpornik jer više mastera može zatražiti sabirnicu istovremeno

SMBus – podskup protokola korišten na matičnim pločama računala



#### • Universal Synchronous/Asynchronous Receiver/Transmitter (USART)


- o najčešće se koristi samo asinkrona varijanta protokola (UART) uz prilagođene naponske razine 3.3-5V
- o starija računala su ga koristila za povezivanje periferije fizičkim RS-232 standardom ±3-15V uz neg. logiku
- o tipična brzina 9600 ili 115200 bps unaprijed poznata na obje strane
- o danas: povezivanje mikrokontrolera i računala preko USB/UART mostova (FTDI FT232...)
- o linije: **GND**, **TX** slanje, **RX** prijem



1 okvir (frame) = 1 znak (character)

Tbit = 1 / baudRate

uzorkovanje 3 puta po bitu





ω,

- o USB 1.1 (1.5 Mbps), USB 2.0 (12 Mbps Full speed, 480 Mbps High speed), USB 3.0 (4.8 Gbps Super speed)
- o uloge: USB device ili host
  - On-The-Go: mogućnost dinamičkog biranja uloge ovisno o povezanom uređaju (za mobitele i tablete)
- o vrste prijenosa: control, bulk, interrupt, isochronous


## 2. Cortex-M procesorska arhitektura


#### Pregled ARM arhitektura

- ARM procesori (Advanced RISC Machines Ltd., poslovni model kompanije: intellectual property licensing)
- starija nomenklatura: procesor opisan brojem i sufiksom
  - o ARM7TDMI: T thumb instrukcije, D JTAG debugging, M brzo množilo, I embedded ICE module
  - o S synthesizable, J Jazelle (Java)
- ARMv7 Cortex 32-bitni procesor, profili:
  - o "Application" (A) općenite aplikacije, visoke performanse, virtualna memorija: pametni telefoni, laptopi...
  - o "Real-Time" (R) ugradbene aplikacije, visoke performanse, rad u stvarnom vremenu
  - o "Microcontroller" (M) mikrokontrolerske aplikacije, balans perfomanse, cijele, latencije, jednostavnosti
    - jeftin µC sustav s jako niskom latencijom prekida industrija, komunikacije, potrošna elektronika

#### ARMv8

- o proširenje na 64-bitnu arhitekturu (AArch64)
- o ARMv8-M: dodatno TrustZone technology (sigurnost i izolacija), Helium technology (machine learning)





### Cortex-M procesor

#### registri:

- o R0-R12 registri opće namjene
- R13 Stack Pointer (full-descending)
  - dekrement prije dodavanja podatka
  - MSP Main SP za jezgru / privileged mode
  - PSP Process SP za korisnički kod
- o R14 Link Register (LR)
- o R15 Program Counter (PC)


#### načini rada:

- Thread mode user ili privileged, main program
- o **Handler mode** samo privileged, exception
- o procesor se boota u privileged Thread mode
- o ključno za realizaciju OS-a

- xPSR Program Status Registers
  - APSR Application (ALU) NZCVQ
  - IPSR Interrupt ISR Number
  - EPSR Execution ICI/IT, Thumb state

#### CONTROL

- odabir razine pristupa: user ili privileged
- odabir SP: MSP ili PSP, samo u Thread mode




#### • instrukcijski set:

- o ARM instrukcije (32-bit)
- o Thumb instrukcije (16-bit) podskup ARM seta, gušće pakiranje koda
  - potrebna dinamička zamjena ARM/Thumb stanja (problem: kašnjenje radi zamjene konteksta)
- o **Thumb-2** nadogradnja Thumb seta uz dodatak 32-bitnih instrukcija
  - istovremeno postizanje visoke gustoće koda i složenih operacija bez potrebe za zamjenom stanja
- Cortex-M podržava samo Thumb-2

### Cortex-M memorija

- memorijska mapa: memory-mapped I/O
  - o 0x00000000-0x1FFFFFFF Code+Data (Flash)
  - 0x20000000-0x3FFFFFFF SRAM
  - 0x40000000-0x5FFFFFF Peripherals
  - 0x60000000-0x9FFFFFFF External RAM
  - 0xA0000000-0xDFFFFFFF External Device (I/O)
  - o 0xE0000000-0xFFFFFFF Private Peripherals, vendor-specific



## • <u>sabirničko sučelje</u>: **Harvardska arhitektura**

- o Instruction Bus (I-Code) AHB-Lite protokol, dohvat instrukcija iz Code regije
- o Data Bus (D-Code) AHB-Lite protokol, dohvat podataka iz Code regije
- o System Bus AHB-Lite protokol, dohvat instrukcija i podataka iz ostatka memorijskog prostora
  - periferne jedinice: APB protokol
- External Private Peripheral Bus AHB protokol, debug interface
- o moguć istovremeni dohvat sa različitih sabirnica (npr. instrukcija i podataka)
- o podržani neporavnati (<u>unaligned</u>) transferi u memoriji, ali nisu preporučeni zbog performansi

#### bit-banding

- o rad s bitovima u samo jednoj load/store operaciji pomoću aliasa u kojem svakih 4 bytes predstavlja bit
- o primjena: atomarna operacija nad pojedinačnim bitovima, brzina, manje zauzeće memorije (bool type)
- SRAM: za regiju 0x20000000-0x200FFFFF, alias 0x22000000-0x23FFFFFF
- o Peripherals: za regiju 0x40000000-0x400FFFFF, alias 0x42000000-0x43FFFFFF
- #define DEVICE\_REGO\_BIT1 ((volatile unsigned long \*) 0x420000004)

#### • Memory Protection Unit (MPU): ključna za realizaciju RTOS-a

- o onemogućavanje korisničkom zadatku pristup memoriji OS-a i drugih zadataka
- zaštita podataka definiranjem read-only segmenata, detekcija pogrešaka (npr. corrupted stack)

#### Cortex-M prekidi i iznimke

## prekidi i iznimke:

- Reset kod koji se prvi izvršava nakon uključenja sustava (ili zatraženog reseta)
- o **NMI** Non-Maskable Interrupt kritične, <u>nezanemarive pogreške</u>

#### o Fault iznimke:

- MemManage MPU iznimke pristup nedefiniranoj regiji, pisanje u read-only regiju...
- BusFault pogreška na AHB sabirnici pristup fizički nepostojećoj memoriji, uređaj nije spreman...
- **UsageFault** <u>invalid opcode</u>, pokušaj prebacivanja u ARM instruction set, dijeljenje s nulom...
- HardFault kod neke od prethodnih iznimki, pogreška pri pokretanju odgovarajuće ESR
- Fault handler može: Reset sustava, Recovery (npr. kod nepostojećeg koprocesora), Task termination

#### zahtjevi za servisom OS-a:

- SVCall pozivanje funkcije OS-a u privilegiranom načinu rada instrukcija SVC ("blocking" API)
- PendSV low-priority "odgođeni" poziv, za context-switch u task scheduleru OS-a
- SYSTICK 24-bitno countdown brojilo s prekidom, za context-switch u task scheduleru OS-a

- o **vanjski prekidi**: IRQ0...N (ukupno najviše 240 veliki broj prekidnih izvora)
  - mogu se pokrenuti softverski upisivanje broja prekida u STIR (jer SETPENDx nije dostupan)

## • Nested Vectored Interrupt Controller (NVIC)

- sklopovska prekidna arhitektura implementacija prioriteta, gniježđenja i vektora prekida (nisko kašnjenje)
- o svaki vanjski prekid ima svoj skup registara
  - omogućavanje: SETENAx i CLRENAx
  - pending status: SETPENDx i CLRPENDx
  - prioritet: PRI\_x
  - aktivni status: ACTIVEx
  - za ostale sistemske iznimke: SHCSR i ICSR
- o Interrupt Mask Registers (preko MSR instrukcije)
  - PRIMASK mask sve osim NMI i HardFault
  - FAULTMASK mask sve osim NMI
  - BASEPRI mask sve ispod određenog prioriteta

## tablica prekidnih vektora

- o NVIC obavlja bezuvjetni skok u Interrupt/Exception Service Routine (ISR/ESR) na temelju adrese u tablici
- o na početku memorije 0x00000000: prvo inicijalna vrijednost MSP, pa onda Reset vector, NMI vector...
- o ako je potrebno mijenjati vektore, relokacija npr. u SRAM
- Priority Level (PRI\_x) registar za programabilne iznimke:
  - o **preempt priority** (istiskivanje) samo strogo veći preempt priority može prekinuti trenutnu iznimku
  - o **subpriority** određuje prioritet unutar preempt skupine
  - o PRIGROUP bitovi AIRCR registra određuju podjelu Priority Level registra na preempt i subprio po bitovima
  - o što manja vrijednost ¼, to veći prioritet ↗
    - sve programabilne iznimke su nižeg prioriteta od Reset (-3), NMI (-2), HardFault (-1)
    - FIQ ne postoji (za razliku od stare ARM arhitekture)

## primjer

- 8 razina prioriteta (3-bitno)
- implementirani bitovi 7:5
- neimplementirani bitovi 4:0
- vrijednosti prioriteta 0x00, 0x20, 0x40...
- za PRIGROUP=7 svi bitovi su subprio
- za PRIGROUP=6 najviši bit postaje preempt
- za PRIGROUP=5 dva najviša bita su preempt

Priority Group		Preempt Priority Field	Subpriority Field	
0	xxxxxxxy	Bit [7:1]	Bit [0]	
1	xxxxxxyy	Bit [7:2]	Bit [1:0]	
2	хххххууу	Bit [7:3]	Bit [2:0]	
3	ххххуууу	Bit [7:4]	Bit [3:0]	
4	хххууууу	Bit [7:5]	Bit [4:0]	
5	ххуууууу	Bit [7:6]	Bit [5:0]	
6	хууууууу	Bit [7]	Bit [6:0]	
7	уууууууу	None	Bit [7:0]	


Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Preempriority	Name of the last	Sub priority					

#### gniježđenje (nested)


- o automatsko <u>prekidanje trenutne iznimke iznimkom višeg prioriteta</u>
- o iznimke istog ili nižeg prioriteta od trenutne su blokirane (nedozvoljen re-entrant)
- o prekinuti prekidi su i dalje aktivni

#### proces obrade prekida:

- o kada se pojavi <u>zahtjev za prekidom</u> (IRQ), NVIC postavlja **interrupt pending** status
  - pending ostaje aktivan čak i ako se IRQ deaktivira prije obrade prekida
- o odustajanje od obrade prekida ručnim brisanjem pending statusa
- o **prihvaćanje** procesor <u>ulazi u ISR/ESR</u> (prebacuje se u Handler mode)
  - istovremeno, automatska pohrana konteksta "stacking" (R0-R3, R12, LR, xPSR i PC na stog)
  - automatski resetira pending status i postavlja aktivni status
  - ISR/ESR mogu biti u potpunosti programirane u C-u zbog stackinga i sklopovskog gniježđenja
- o pri izlasku iz ISR/ESR, vraćanje vrijednosti registara sa stoga "unstacking"
- o latencija vrijeme od IRQ zahtjeva do početka izvođenja ISR ~12 ciklusa
  - dugo trajanje izvođenja ISR višeg prioriteta može dodatno povećati kašnjenje



- rubni slučajevi:
  - za stalno aktivan IRQ nakon povratka iz ISR, pending status je opet postavljen, ponovno ulazi u ISR
  - višestruko ponovljeni IRQ prije ulaska u ISR/ESR rezultira samo jednim pending zahtjevom
- priprema sustava za korištenje iznimki nakon reseta:
  - o podešavanje stoga, podešavanje tablice vektora, podešavanje prioriteta prekida, i omogućavanje prekida
  - o prije omogućavanja prekida poželjno je <u>resetirati pending status</u>
    - pending se događa i kada je prekid onemogućen omogućavanje prekida tada može odmah ući u ISR
    - tranzijentne pojave prilikom uključenja sustava mogu uzrokovati lažni IRQ i pending status
- optimizacije kod obrade više prekida:
  - o **tail-chaining** kada <u>manje prioritetan prekid</u> stigne tijekom ISR, prelazak <u>direktno u niži bez unstackinga</u>
  - late arrival kada više prioritetan prekid stigne tijekom stackinga, prelazak direktno u viši bez nižeg



## upravljanje potrošnjom pomoću prekida:

- o načini rada niske potrošnje: Sleep i Deep sleep (točno ponašanje ovisi o implementaciji)
- o odabir moda: SLEEPDEEP bit u System Control registru
- o instrukcija WFI (wait for interrupt) čekanje na prekid
- o instrukcija WFE (wait for event) čekanje na prekid ili vanjski signal događaja (RXEV)
- SleepOnExit mogućnost automatskog vraćanja procesora u stanje niske potrošnje nakon obrade iznimke

## 3. Oblikovanje programske potpore za ugradbene računalne sustave

#### Sustav za rad u stvarnom vremenu

- specifičnosti programske potpore za ugradbene računalne sustave:
  - o rad u stvarnom vremenu: pravodobnost, predvidljivost, otpornost na pogreške, dizajn za max. opterećenje
  - o pouzdanost, sigurnost, održivost, raspoloživost, učinkovitost: (veličina koda, performanse, energetski)
  - o izravan pristup sklopovlju, paralelizam izvršavanja zadataka...

#### • sustav za rad u stvarnom vremenu:

- o deadline logički ispravan, deterministički garantiran vremenski odziv vanjske događaje
- o vremenski okviri: worst-case (WCET) i best-case (BCET) execution time
- hard real-time
  - neispunjen deadline uzrokuje kritičan pad sustava
  - detekcija kritičnih događaja, sustavi upravljanja, kritični sustavi, obrambeni sustavi...
- o soft real-time
  - neispunjen deadline uzrokuje lošije performanse, ali ne i kritičnu pogrešku
  - čitanje podataka s tipkovnice, grafički prikaz zaslona ili konzole...
- firm real-time
  - nekoliko neispunjenih deadline je ok, ali previše može uzrokovati kritičnu pogrešku
  - auto navigacija...

## Česti problemi pri oblikovanju programske potpore

- problem dijeljenih resursa:
  - o prekid može promijeniti podatke tijekom rada s tim podacima, uzrokujući nestabilnosti u sustavu
  - o atomarna operacija dio programa koji se izvodi kao cjelina, biti prekinuta
  - o kritična sekcija skup instrukcija koje obavljaju atomarnu operaciju
    - ostvaruje se omotavanjem koda ulaskom \_DISABLE\_INTR() i izlaskom \_ENABLE\_INTR()
    - povećava latenciju prekida radi privremenog onemogućenja prekida za vremenski kritične prekide
    - pripaziti na situacije gniježđenja kritičnih sekcija

#### ključna riječ volatile:

- o govori compileru da ne smije raditi pretpostavke (optimizacije) o sadržaju memorijske adrese
- o compiler onda ne optimira čitanje i pisanje, nego ih izvršava odmah
- o za rad sa sklopovskim registrima, situacije gdje drugi task ili prekidna rutina može promijeniti varijablu

#### tijek podataka (streaming):

- o procesiranje podataka koji kontinuirano, neprekidno pristižu obrada signala, komunikacije...
- o struktura podataka red (queue, FIFO) najčešće statički implementirana (circular buffer)


## Ostvarivanje višezadaćnosti bez operacijskog sustava

- zadatak (ili proces)
  - o funkcija (programska cjelina) koja se izvodi sekvencijalno u beskonačnoj petlji
  - o "dispatching" alokacija CPU resursa određenom zadatku
  - o **periodički** zadatci moraju se izvršavati u redovnim intervalima
  - o aperiodički zadatci nemaju obrazac izvršavanja, mogu biti potaknuti vanjskim događajima

### • klasifikacija algoritama raspoređivanja zadataka:

- o **preemptive** zadatak može biti prekinut za vrijeme izvođenja
- o non-preemptive zadatak se mora izvršiti do kraja prije nego se započne izvođenje novog
- o static (off-line) raspoređivanje na temelju fiksnih parametara prije izvođenja
- o **dynamic** (on-line) raspoređivanje temeljeno na ponašanju zadataka za vrijeme izvođenja
- o **optimal** optimalan po zadanom kriteriju
- heuristic teži optimalnom, ali ne garantira

- prekidne rutine (ISR)
  - služe za brzu obradu zahtjeva za prekid
  - o pristup ulazno-izlaznim jedinicama pripremaju podatke za zadatke
- vremensko upravljanje zadacima (time-triggered approach)
  - o implementirano pomoću timera (prekida) s unaprijed zadanim statičkim rasporedom zadataka
  - o interakcija s ulazno-izlaznim jedinicama je strogo polling (bez prekida)
  - o **periodički** (periodic)
    - svi zadatci se redom izvode konstantnom učestalošću (predefinirani period izvođenja prvog zadatka...)
    - uvjet: zbroj worst-case execution time svih zadataka mora biti kraći od perioda
  - ciklički (cyclic executive)
    - slično periodičkom, ali dodatno dijelimo period dijelimo na vremenske okvire



- non-preemptive event-triggered scheduling (zasnovano na događajima bez istiskivanja)
  - o glavna upravljačka petlja izvodi stalnu iteraciju po svim zadatcima
  - o Round-Robin iteracija u predefiniranom redoslijedu uz polling
    - with Interrupts prekidne rutine postavljaju zastavice, provjeravanje i zadatak u glavnoj petlji
    - ako je potrebna brza reakcija, dio koda može se prebaciti u prekidnu rutinu
  - Function Queue Scheduling
    - prekidne rutine stavljaju funkcije u (prioritetni) red, prozivanje iz reda u glavnoj petlji
    - nema istiskivanja nadolazeći zadatak višeg prioriteta mora čekati da se trenutni dovrši
    - <u>izgladnjivanje</u> –zadatci najnižeg prioriteta nikada ne dolaze na red

- non-preemptive cooperative multitasking (kooperativna višezadaćnost bez istiskivanja)
  - o "coroutines" paralelni zadatci dobrovoljno prepuštaju kontrolu (ne mogu se međusobno prekinuti)
  - o implementacija pomoću finite state machine (FSM), komunikacija putem globalnih varijabli
- problem: ne postoji mehanizam prekidanja tekućeg zadatka i prepuštanja tijeka zadatku višeg prioriteta
- preemptive multitasking (višezadaćnost s istiskivanjem)
  - o zahtjeva jezgru operacijskog sustava s raspoređivačem zadataka (task scheduler)
  - o najmoćnija implementacija, jedina sposobna za rad s hard real-time zahtjevima
  - OS odlučuje kada dolazi do zamjene konteksta, i koji će se zadatak izvesti nakon zamjene

Ostvarivanje višezadaćnosti uz operacijski sustav za rad u stvarnom vremenu (RTOS)

- RTOS pruža API za višezadaćnost:
  - o apstrakcija zadataka: task funkcije, prioriteti, stanje stoga, zamjena konteksta...
    - mogućnost prekidanja zadataka nižeg prioriteta od strane zadataka višeg prioriteta
    - redoslijed izvođenja zadataka: task scheduler
  - o komunikacija između zadataka: sinkronizacijski mehanizmi
    - signaliziranje (semafori), kritične sekcije, redovi poruka...
    - zaštita memorije procesa/zadatka
  - o osnovna struktura programa: glavna funkcija inicijalizira RTOS i pokreće zadatke s željenim prioritetom

- task scheduling raspoređivanje zadataka:
  - o skup n zadataka:  $J = \{J_1, J_2, ..., J_n\}$
  - o **raspored** (schedule) funkcija  $\sigma(t)$ 
    - $\sigma(t) = i$  za t u kojem se izvršava zadatak  $J_{i}$ ,  $\sigma(t) = 0$  ukoliko je procesor idle (ne izvršava zadatke)
    - **promjena konteksta** trenutak u kojem funkcija  $\sigma(t)$  mijenja vrijednost
    - istiskivanje (preemptive) promjena konteksta je moguća u bilo kojem trenutku izvođenja zadatka
  - algoritmi raspoređivanja aperiodičkih zadataka: EDD, EDF, Tree search, LDF, EDF\*, Spring
  - o algoritmi raspoređivanja periodičkih zadataka: RMS, DMS, EDF
  - o *U* **total processor utilization** (faktor opterećenja procesora)
    - ukupna vremenska iskorištenost procesora od strane skupa zadataka
    - idle time: 1 U


#### vremenski parametri zadatka *J<sub>i</sub>*:

- o  $a_i$  arrival time (vrijeme dolaska) trenutak dolaska zahtjeva
- o  $d_i$  deadline (rok izvršavanja) vremenski period u kojem zadatak mora biti obavljen
- o  $s_i$  start time (vrijeme početka izvršavanja) vrijeme u kojem počinje izvršavanje zadatka (latencija)
- o  $f_i$  finish time (vrijeme završetka izvršavanja) za hard real-time, mora biti prije deadline-a
- o  $C_i$  computation time (vrijeme izračuna) obavljanje posla
- $\circ$   $C_i = f_i s_i$

## periodički zadatci:

- o  $T_i$  period ponavljanja i-tog zadatka
- o  $\Phi_i$  <u>faza</u> vrijeme pojave prve instance *i*-tog zadatka
- o  $r_{i,k}$  release time vrijeme pojave k-te instance i-tog zadatka
- o  $D_i$  relative deadline vrijeme u kojem i-ti zadatak nakon pojave treba biti izvršen
- o  $d_{i,k}$  absolute deadline apsolutni rok za završetak i-tog zadatka
- $\circ \quad r_{i,k} = \Phi_i + (k-1)T_i$
- $\circ \quad d_{i,k} = \Phi_i + (k-1)T_i + D_i$


$$U = \sum_{i=1}^{n} \frac{C_i}{T_i}$$



## • Rate Monotonic Scheduling (RMS)


- o optimalan algoritam za statičke prioritete
  - ostali statički algoritam mogu biti jednaki, ali ne i bolji od RMS
- pretpostavke:
  - $C_i = WCET$  poznato je vrijeme izvođenja u najgorem slučaju
  - $D_i = T_i \rightarrow d_{i,k} = \Phi_i + kT_i$  (zadatak mora biti završen do sljedećeg perioda)
  - vrijeme zamjene konteksta je zanemarivo
- o algoritam:
  - svakom zadatku  $J_i$  unaprijed je poznat period ponavljanja  $T_i$
  - svakom zadatku J<sub>i</sub> se unaprijed statički dodjeljuje viši prioritet onom zadatku s manjim periodom
  - preemptive: zadatci višeg prioriteta mogu prekidati zadatke nižeg prioriteta
- kritični trenutak najgori mogući trenutak pojavljivanja zadatka, najdulje vrijeme odgovora
  - to je trenutak u kojem se istovremeno pojavljuju i svi zadaci višeg prioriteta
- o dovoljan uvjet uspješne rasporedivosti (nije nužan):
  - $U \le n \left(2^{\frac{1}{n}} 1\right)$
  - uvjet garantira da u kritičnom trenutku neće doći do nemogućnosti odgovaranja na vrijeme
  - teži <u>asimptomatskoj granici</u>:  $U_{lb} = \lim_{n \to \infty} n \left( 2^{\frac{1}{n}} 1 \right) = \ln 2 \approx 0.693$

Proces	Vrijeme izvođenja (C <sub>i</sub> )	Period ponavljanja (T <sub>i</sub> )
J1	1	4
J2	2	6
J3	3	12



	1	n=3	3	
$U=\frac{1}{4}$	$+\frac{2}{6}+$	$-\frac{3}{12}$	$=\frac{5}{6}\approx$	0.833
3 (	$(2^{\frac{1}{3}} -$	1) *	≈ 0.77	9


Proces	Vrijeme izvođenja $(C_i)$	Period ponavljanja $(T_i)$
J1	2	4
J2	3	6
J3	3	12



## • Earliest Deadline First (EDF)

- o optimalan algoritam za dinamičke proritete
  - ako postoji izvedivi raspored uz dinamičke prioritete zadataka, EDF će ga sigurno pronaći
- pretpostavke:
  - $C_i = WCET$  poznato je vrijeme izvođenja u najgorem slučaju
  - u svakom trenutku, poznato je vrijeme preostalo do apsolutnog deadline-a  $d_{i,k}$
  - $D_i \leq T_i$  (zadatak mora biti završen do sljedećeg perioda ili brže)
- o algoritam:
  - najviši prioritet dinamički se dodjeljuje zadatku s najbližim deadline-om u svakom trenutku
  - trenutni zadatak  $J_i$  prekida se čim se pojavi zadatak s bližim deadline-om
- o nužan i dovoljan uvjet uspješne rasporedivosti:
  - *U* ≤ 1
- o problem: složena praktična implementacija


Proces	Vrijeme izvođenja ( <i>C<sub>i</sub></i> )	Period ponavljanja $(T_i)$	
J1	2	5	
J2	4	7	



$$n = 2$$

$$U = \frac{2}{5} + \frac{4}{7} \approx 0.971$$

$$2\left(2^{\frac{1}{2}} - 1\right) \approx 0.828$$



## 4. Operacijski sustavi za rad u stvarnom vremenu

#### Osnovni dijelovi jezgre RTOS-a


- operacijski sustavi za rad u stvarnom vremenu (RTOS)
  - o programsko okruženje koje omogućuje raspoređivanje zadataka s vremenskim ograničenjima
  - temelj za razvoj aplikacijskog koda i upravljanje resursima sustava
  - kernel (jezgra) minimalna implementacija OS-a
    - task scheduler
    - jezgrini objekti: zadatci, semafori, redovi poruka...
    - <u>servisi</u>: vremenski servisi, prekidi, upravljanje resursima...
  - o neki RTOS-ovi: VxWorks, VRTX, pSOS, Nucleus, QNX, AMX, FreeRTOS
- usporedba s GPOS (Windows, Unix):
  - o sličnosti: podrška za višezadaćnost, upravljanje resursima sustava, OS service API, hardware abstraction
  - o 🛾 razlike: RTOS je pouzdan, radi u stvarnom vremenu, portabilan, zahtjeva manje memorije i pohrane

#### task scheduler

- omogućuje jednoprocesorski multitasking odlučuje kada se izvodi i prekida svaki zadatak
- o schedulable entity objekt koji se može natjecati za CPU vrijeme (zadatak i proces)
- dispatcher dio schedulera koji obavlja zamjenu konteksta, promjenu trenutnog zadatka

#### zadatak (task)

- programska cjelina koja se može raspoređivati, tipično funkcija s beskonačnom petljom
- o task control block (TCB) u linked listi: id/naziv, prioritet, stanje, kontekst (registri + stog + PC), extra data
- stanja (implementirana po modelu finite state machine):
  - pripravan (ready) spreman za izvršavanje, ali čeka CPU resurse od schedulera
  - **blokiran** (blocked) neaktivan, <u>čeka na vanjski</u> događaj, resurs ili vremenski timer da se aktivira
  - **u izvođenju** (running) <u>izvodi se na CPU</u> dok ga ne prekine scheduler, ili se dobrovoljno blokira (čeka)
  - ostala opcionalna stanja: suspended, pended, delayed...
- intertask primitives (sinkronizacija i komunikacija između zadataka)
  - semafori, redovi poruka, signali, cjevovodi...
  - česta upotreba: realiziranje kritičnih sekcija za izbjegavanje problema dijeljenih resursa



#### proces (slično kao i zadatak)

- o bolje međusobno razdvajanje, zaštita memorije (virtualna memorija)
- thread neovisni slijed izvođenja unutar jednog procesa (multithreading)

#### • reentrant funkcija (thread-safe)

- o funkcija koja se može <u>pozvati od strane više zadataka</u> istovremeno i pritom uvijek ispravno funkcionirati
- o mora <u>rukovati s podacima i pristupati sklopovlju atomarno</u>
- ne smije pozivati non-reentrant funkcije


#### Semafori


#### semafor


- kernel object kojeg zadaci mogu zauzeti ili otpustiti (kao flag)
- o za sinkronizaciju i međusobno isključivanje: (multiple-)wait-and-signal, (recursive) shared resource access
- semaphore control block (SCB): id/naziv, vrijednost, lista zadataka na čekanju
- o API za rad s semaforima uzimaju objekt (pointer na SCB) kao parametar broj semafora nije ograničen
- o česti problemi: <u>inverzija prioriteta i deadlock</u>

#### vrste semafora s obzirom na tip vrijednosti:


- o binarni "0" (zauzet) ili "1" (slobodan), ponaša se kao nezaštićeni globalni resurs bilo kojeg procesa
- o **brojeći** "0" (zauzet) ili ">0" (slobodan), N puta ga može zauzeti N procesa istovremeno
- o mutex zaključan ili otključan uz dodatne značajke
  - vlasništvo samo zadatak koji je zaključao mutex može ga i otključati
  - rekurzivno zaključavanje zadatak koji je zaključao mutex može ga višestruko zaključati (lock count)
  - sigurno brisanje zadataka zaštita od brisanja zadatka koji drži mutex zaključanim
  - implementirani protokoli izbjegavanja problema
  - primjena: realizacija kritičnih sekcija









#### single shared-resource-access




#### recursive shared-resource-access



- priority inversion problem (inverzija prioriteta):
  - primjer: mutex i 3 zadatka višeg, srednjeg i nižeg prioriteta
    - niži drži mutex zaključanim
    - viši pristiže i zahtjeva mutex, ali se blokira jer niži prvo treba dovršiti operaciju s mutexom.
    - inverzija: sustav ne izvršava najprioritetniji zadatak
    - dodatan slučaj unbounded: pristiže srednji zadatak, pa se niži ne izvršava dok drži mutex zaključanim
      - u tom slučaju bi niži ipak trebao imati prednost nad srednjim kako bi viši završio što ranije
  - o priority inheritance protocol (protokol nasljeđivanja prioriteta)
    - dinamički se povećava prioritet nižeg zadatka na razinu višeg zadatka koji zahtjeva mutex
    - nakon što zadatak završi operaciju, <u>privremeno</u> povećanje prioriteta se poništava
    - rješava unbounded slučaj, ne uklanja inverziju u potpunosti



- deadlock (potpuni zastoj)
  - 2 mutexa i 2 zadatka međusobno čekaju jedno drugog da oslobode svoj mutex
  - o nadogradnja: priority ceiling protocol (protokol stropnog prioriteta)
    - svakom mutexu dodjeljuje se stropni prioritet najveći prioritet zadatka koji mu može pristupiti
    - <u>viši zadatak može biti dodatno blokiran</u> pri zahtjevu mutexa ako postoji neki <u>drugi zaključani mutex</u> s stropnim prioritetom <u>većim ili jednakim prioritetu višeg zadatka</u>



#### Ostali objekti jezgre

- redovi poruka (message queues)
  - Inter-Process Communication (IPC) zadaci i prekidi mogu komunicirati i razmjenjivati poruke
  - o red poruka (FIFO; LIFO ili prio) s jedinstvenim identifikatorom, memorijskim resursima, brojem elemenata
  - slanje i primanje poruka:
    - neblokirajuće (pogodno za ISR): kopiranje memorije od pošiljatelja u red, pa u memoriju primatelja
    - blokirajuće (s timeoutom): ako primatelj ili pošiljatelj još ne postoji, stavlja se na listu čekanja zadataka
    - pisanje u puni red ili čitanje praznog reda pogreška ili blokiranje
    - čitanje poruke: pop ili peek
  - načini upotrebe:
    - non-interlocked one-way slanje podataka iz ISR u zadatak bez blokiranja, fire and forget
    - interlocked one-way potvrda primitka poruke pomoćnim semaforom, pouzdanije
    - two-way dvosmjerno, client/server arhitektura
    - broadcast slanje jedne poruke velikom broju zadataka primatelja

