


Meno: Michal Holeša

Login: xholesm00

Architektúra navrhnutého obvodu (na úrovni RTL)

Schéma obvodu



Obr. 1: RTL schéma obvodu UART_RX

Poznámky:

- Pre prehľadnosť sú signály CLK a RST vo schémach uvedené, ale nemusia byť zapojené.
- Niekoľko jednobitových D-KO je pre prehľadnosť spojených do jedného viacbitového registra, ak zdieľajú všetky riadiace signály CLK, RST alebo CE.
- Jednotlivé vodiče môžu byť spájané do viacbitových zberníc.

Popis funkcie

Obvod UART_RX implementuje prijímaciu stranu asynchrónnej sériovej linky (UART) s pevne nastavenou prenosovou rýchlosťou 9 600 Bd a vzorkovacou frekvenciou $16\times$ vyššou (153 600 Hz). Architektúra obsahuje tri funkčné bloky:

1. **Konečný automat UART_RX_FSM** – riadi celý príjmový proces. Monitoruje vstupný signál DIN a podľa aktuálneho stavu vydáva riadiace signály CNT_CE, DATA_CE a DOUT_VLD.
2. **4-bitový čítač (CNT)** – počíta od 0 do 15 a určuje polohu vzorkovaného bitu v rámci jednej baudovej periódy. Je povolený signálom CNT_CE a resetovaný pri prechode do stavu IDLE. Výstup čítača vstupuje do komparátora.
3. **Komparátor a posuvný register** – komparátor generuje impulz MID pri hodnote čítača 7, čo zodpovedá stredu baudovej periódy. Signál MID spolu so signálom DATA_CE riadi 8-bitový posuvný register, do ktorého sa sériovo načítavajú dátové bity (LSB prvý). Po prijatí ôsmich bitov register obsahuje kompletne dátové slovo dostupné na výstupe DOUT[7:0].


Platnosť výstupných dát je signalizovaná jednotaktovým impulzom DOUT_VLD pri detekcii stop-bitu (stred stop-bitu).

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

- Stavy automatu: IDLE, START, D0 – D7, STOP
- Vstupné signály: DIN, MID
- Mealyho výstupy: DATA_CE, DOUT_VLD
- Moorove výstupy: CNT_CE



Obr. 2: Graf prechodov konečného automatu UART_RX_FSM


Výstupná tabuľka automatu:

Stav	CNT_CE	DATA_CE	DOUT_VLD
IDLE	0	0	0
START	1	0	0
D0–D7 (MID=0)	1	0	0
D0–D7 (MID=1)	1	1	0
STOP (MID=0)	1	0	0
STOP (MID=1)	1	0	1

Popis funkcie

Automat pozostáva z jedenástich stavov. V počiatočnom stave **IDLE** čaká na zostupnú hranu vstupného signálu DIN (štart-bit). Po detekcii $DIN = 0$ prechádza do stavu **START** a zároveň povolí čítač signálom $CNT_CE = 1$. Čítač meria polohu vo vnútri baudovej periódy a pri hodnote 7 (stred periódy) generuje impulz MID. V stave **START** automat čaká na impulz MID, ktorý potvrdzuje stred štart-bitu, a potom prechádza cez stavy **D0** až **D7**. V každom dátovom stave sa pri $MID = 1$ aktivuje $DATA_CE = 1$, čo spôsobí načítanie aktuálnej hodnoty DIN do posuvného registra. Po načítaní ôsmich dátových bitov automat vstúpi do stavu **STOP**. Pri detekcii stredu stop-bitu ($MID = 1$) vystaví jednotaktový impulz $DOUT_VLD = 1$ (dáta sú platné) a vráti sa do stavu **IDLE**. Signál CNT_CE je aktívny vo všetkých stavoch okrem **IDLE**, čím zabezpečuje reset čítača pri každom novom príjme.

Snímka obrazovky zo simulácie (testbench.vhd)



Obr. 3: Priebeh simulácie – zachytenie prenosu dátových slov (signály CLK, RST, DIN, DOUT[7:0], DOUT_VLD a stav generátora DIN_STATE)