

Maticový displej na FPGA a ZYNQu

Dokumentácia projektu – predmet IVH 2025/2026

Michal Holeša

May 6, 2026

Contents

1	Úvod	2
2	Bloková architektúra systému	2
2.1	Prehľad	2
2.2	Blokové schéma	2
2.3	Popis jednotlivých blokov	3
3	Časovače a konštanty	3
3.1	Hierarchia tikov	3
4	FSM riadiaci automat	3
4.1	Prehľad stavov	3
4.2	Stavový diagram	4
5	Simulácie	4
5.1	Simulácia 1 – Pomocný balíček (<code>matrix_pack_tb</code>)	4
5.2	Simulácia 2 – BCD čítač (<code>counter_tb</code>)	5
5.3	Simulácia 3 – ROM pamäť (<code>bcd_rom_tb</code>)	5
5.4	Simulácia 4 – FSM riadiaci automat (<code>matrix_top_tb</code>)	6
6	Obmedzenia	7
6.1	Prechod z 99 na 90 (<code>ST_FAST</code> → <code>ST_DOWN</code>)	7
7	Video demonštrácia	7

1 Úvod

Cieľom projektu bolo implementovať zobrazovanie dvojčíferného dekadického čítača na maticovom displeji 8×8 LED iba s využitím FPGA, konkrétne dosky PYNQ-Z2 (čip Xilinx Zynq XC7Z020). Celá logika je realizovaná ako kombinácia synchronného FSM riadiaceho automatu, BCD čítačov, ROM pamäte pre bitmapové vzory číslíc a multiplexného radiča displeja.

2 Bloková architektúra systému

2.1 Prehľad

Systém sa skladá z piatich hlavných blokov. Všetky sú inštanciované v top-level entite `matrix_top` a prepojené prostredníctvom zdieľaných signálov. Resetovací signál je generovaný interným čítačom POR (Power-On Reset).

2.2 Blokové schéma




Figure 1: Bloková architektúra systému `matrix_top`

2.3 Popis jednotlivých blokov

- **matrix_pack** – Pomocný balíček. Definuje výčtový typ **STATE_T** (**S_BCD_NORM**, **S_BCD_INV**, **S_ALT**), funkciu **WLOG_REDUCE** (AND+OR redukcia dvoch vektorov) a funkciu **NEAREST2N** (najbližšia vyššia mocnina 2). **NEAREST2N** sa používa na výpočet hĺbky ROM poľa.
- **counter** – Synchronny BCD čítač nahor/nadol v rozsahu 0–9. Vstupy: **CLK**, **RESET**, **DIR** (0=nahor, 1=nadol), **EN**. Výstupy: **Q[3:0]** (aktuálna hodnota), **EN_OUT** (pretečenie/podtečenie – pulz pre kaskádne zapojenie). Dve inštancie v kaskáde tvoria dvojciferný BCD čítač 00–99.
- **bcd_rom** – Kombinačná ROM pamäť. Adresa **ADDR[3:0]** (číslica 0–9), výstup **DATA[31:0]** – bitmapa 4 stĺpce $\times$ 8 riadkov. Adresy 10–15 vrátia nuly. Hĺbka poľa: **NEAREST2N(10) = 16**.
- **cell** – Kombinačná bunka. Na základe vstupov **MODE**, **INV_EN**, **ANIM_EN** vyberá medzi BCD bitom (príp. invertovaným), bitom obrázka alebo bitom pravého suseda (pre animáciu rotácie). 64 inšancií generovaných pomocou **for-generate**.
- **matrix_top** – Top-level entita. Obsahuje: POR, generátor tikov, FSM, inštancie čítačov, ROM pamätí a 64 buniek, multiplexer stĺpcov (2 ms), výstupné priradenie **row/col/led**.

3 Časovače a konštanty

Hodinový signál po prechode cez Clocking Wizard má frekvenciu $f_{clk} = 25 \text{ MHz}$, teda periódu $T_{clk} = 40 \text{ ns}$.

3.1 Hierarchia tikov

Tiky sú generované kaskádou čítačov v procese **P_TICK**:

Konštanta	Hodnota	Výsledná perióda	Použitie
C_2MS	50 000	$50\,000 \times 40 \text{ ns} = 2 \text{ ms}$	multiplexing stĺpcov, základ tikov
C_100MS_TICKS	50	$50 \times 2 \text{ ms} = 100 \text{ ms}$	ST_FAST , ST_ROT , ST_ANIM
C_500MS_DIV	5	$5 \times 100 \text{ ms} = 500 \text{ ms}$	ST_DOWN
C_1S_DIV	2	$2 \times 500 \text{ ms} = 1 \text{ s}$	ST_SLOW , ST_IMG

Table 1: Prehľad časovacích konštánt

Pri 8 stĺpcoch je obnovovacia frekvencia displeja $f_{ref} = 1/(8 \times 2 \text{ ms}) = 62,5 \text{ Hz}$

4 FSM riadiaci automat

4.1 Prehľad stavov

Automat obsahuje 6 stavov, ktoré sa cyklicky opakujú:

Stav	Tick	Trvanie	Popis
ST_SLOW	tick_1s	10 krokov ($0 \rightarrow 10$)	BCD čítanie nahor, 1 s/krok
ST_FAST	tick_100ms	89 krokov ($10 \rightarrow 99$)	BCD čítanie nahor, 100 ms/krok
ST_DOWN	tick_500ms	9 krokov ($90 \rightarrow 00$)	BCD čítanie nadol po desiatkach, 500 ms, inverzné
ST_IMG	tick_1s	5 s	Statický obrázok (smajlík)
ST_ROT	tick_100ms	16 krokov	Rotácia obrázka doľava
ST_ANIM	tick_100ms	8 krokov	Blikanie smajlíka ($4 \times$ on/off)

Table 2: Stavý FSM automatu

Debug výstup `led[3:0]` indikuje aktuálnu fázu: `0001` = ST_SLOW, `0010` = ST_FAST, `0100` = ST_DOWN, `1000` = ST_IMG/ROT/ANIM.

4.2 Stavový diagram




Figure 2: Stavový diagram FSM

5 Simulácie

Projekt obsahuje štyri testbench súbory.

5.1 Simulácia 1 – Pomocný balíček (matrix_pack_tb)

Súbor: `matrix_pack_tb.vhd`

Čo testuje:

- NEAREST2N: správne zaokrúhlenie na najbližšiu vyššiu mocninu 2 ($0 \rightarrow 1$, $6 \rightarrow 8$, $42 \rightarrow 64$, $64 \rightarrow 64$).
- WLOG_REDUCE: AND+OR redukcia – nulový vektor vracia '0', zhodujúce sa bity vrátia '1'.

Výsledok: Všetky `assert` prejdú bez chyby; simulácia vypíše "Koniec testov" na SEVERITY NOTE.

Screenshot simulácie:

```
# run 1000ns
Note: Koniec testov
Time: 0 ps Iteration: 0 Process: /matrix_pack_tb/line_34 File: C:/Users/Spookie/project/project.srcs/sim_1/new/matrix_pack_tb.vhd
INFO: [USF-XSim-96] XSim completed. Design snapshot 'matrix_pack_tb_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
```

Figure 3: Výsledok simulácie matrix_pack_tb – výpis konzoly Vivado

5.2 Simulácia 2 – BCD čítač (counter_tb)

Súbor: counter_tb.vhd

Čo testuje:

- Čítanie dvoch kaskádnych BCD čítačov (JEDNOTKY + DESIATKY) od 00 do 99.
- Overenie prechodu 19→20 (prechod EN_OUT z JEDNOTKY do DESIATKY).
- Čítanie späť nadol po desiatkach pomocou prepnutia MUX signálu.
- ASSERT na hodnotách 19, 20, 99 a 00 po odpočítaní.

Časovanie testbenchu: CLK perióda = 10 ns, EN aktívny každý 5. takt (1 z 5), jeden krok = 50 ns. Reset trvá 20 ns. Prechod na hodnotu N : $t(N) = 20 \text{ ns} + N \times 50 \text{ ns}$.

Screenshot simulácie:




Figure 4: Simulácia counter_tb – prechod 19→20, viditeľný EN_OUT pulz

5.3 Simulácia 3 – ROM pamäť (bcd_rom_tb)

Súbor: bcd_rom_tb.vhd

Čo testuje:

- Správnosť bitmapy pre každú číslicu 0–9 (32-bitový vzor).
- Neplatné adresy 10–15 vrátiť samé nuly.
- Propagačné oneskorenie: 10 ns čakanie po zmene adresy.

Screenshot simulácie:




Figure 5: Simulácia bcd_rom_tb – adresácia ROM a výstupy pre číslice 0–9

5.4 Simulácia 4 – FSM riadiaci automat (matrix_top_tb)


Súbor: matrix_top_tb.vhd

Čo testuje:

- Dokončenie POR (256 hodinových cyklov) a vstup do stavu ST_SLOW.
- Prechody: ST_SLOW → ST_FAST → ST_DOWN → ST_IMG → ST_ROT → ST_ANIM → ST_SLOW.
- Overenie aktívneho multiplexera po POR ($col_s \neq 0$).
- Druhý priebeh slučky: ST_SLOW → ST_FAST.

Dekódovanie fázy: Signál phase_dec dekoduje led_s[3:0] na čitateľný výčtový typ: PH_SLOW / PH_FAST / PH_DOWN / PH_IMG_ROT_ANIM.

Screenshot simulácie:



6 Obmedzenia

6.1 Prechod z 99 na 90 (ST FAST $\rightarrow$ ST DOWN)

Prechod nastane hneď, ako čítač dosiahne hodnotu 99. V tom okamihu FSM prejde do ST_DOWN a zároveň vyvolá reset čítača JEDNOTKY (`reset1 = '1'`) a prepne smer (`dir = '1'`). Čítač DESIATKY zostáva na hodnote 9 → východisková hodnota ST_DOWN je teda 90

7 Video demonštrácia

Video funkčnej implementácie na doske PYNQ-Z2 je dostupné na adrese:

<https://youtu.be/oDrvV2yY5Nk>

Video obsahuje komentár k predvádzanej funkcii a demonštruje priebeh celej animačnej slučky (ST_SLOW $\rightarrow$ ST_FAST $\rightarrow$ ST_DOWN $\rightarrow$ ST_IMG $\rightarrow$ ST_ROT $\rightarrow$ ST_ANIM $\rightarrow$ ST_SLOW).