# **CT Praktikum: Memory**

## 1 Einleitung

In diesem Praktikum schliessen Sie zwei vorprogrammierte EEPROMs an den externen Bus des CT Boards an. Mit der Speicheransicht in Keil uVision können Sie den Inhalt der Speicherbausteine lesen. Anschliessend schreiben Sie eigene Programme, welche auf die Bausteine zugreifen.

### 2 Lernziele

- Sie k\u00f6nnen Speicherbausteine korrekt an den externen Bus des CT Boards anschliessen.
- Sie können den Begriff und die Auswirkungen einer unvollständigen Adressdekodierung erklären.
- Sie können mit eigenen C-Programmen auf extern angeschlossene Speicher zugreifen.

### 3 Material

- 1x CT Board
- 1x Indigel Board
- 1x USB Adapter f
  ür Indigel Board Speisung
- 1x kurzes USB Kabel (USB A <-> USB mini)
   um das Indigel Board vom CT-Board aus zu speisen
- 3x Flachbandkabel für externen Busanschluss
- 1x CT2 EEPROM-Kit (2x EEPROM AT28C64B (LOW/HIGH))



### 4 Grundlagen

In *Modus 2* schaltet das CT Board den externen Speicherbus auf die Schnittstellen P1 bis P4. Die genaue Belegung in diesem Modus ist auf *ennis.zhaw.ch* unter *External Memory Bus* beschrieben.

Für diese Funktion muss das CT Board in Modus 2 betrieben werden!



Die EEPROM Bausteine haben *nur* einen 8 Bit Datenbus. Die zwei EEPROMs müssen deshalb parallel an den 16 Bit breiten Datenbus des CT Boards angeschlossen werden

			1
NC _	1	28	□ vcc
A12 🗀	2	27	□ WE
A7 🗀	3	26	□ NC
A6 🗀	4	25	□ A8
A5 🗀	5	24	□ A9
A4 🗔	6	23	☐ A11
A3 🗔	7	22	□ ŌĒ
A2 🗀	8	21	☐ A10
A1 🗀	9	20	□ CE
A0 🗀	10	19	□ I/O7
I/O0	11	18	□ I/O6
I/O1	12	17	□ I/O5
I/O2	13	16	□ I/O4
GND _	14	15	□ I/O3

Gegeben sind zwei EEPROMs vom Typ AT28C64B. Diese haben eine Organisation von 8K \* 8-Bit, also 64 KBit. Das mit "Low" bezeichnete enthält die Bytes der geraden Adressen und das mit "High" diejenigen der ungeraden.

EEPROM = electrically-erasable programmable read-only memory

Ein Baustein basierend auf Floating Gate Technologie, welche nicht flüchtig ist. Im Gegensatz zu einem EPROM, welches mit UV Licht gelöscht werden kann, kann ein solches EEPROM elektrisch gelöscht werden.

Abbildung 1: Pinbelegung EEPROM AT28C64B

Der Inhalt der beiden EEPROMs ist wie folgt definiert:

0x000	0x00, 0x01, 0x02, 	Die ersten 256 Bytes enthalten Zahlenwerte von 0 bis 255 in aufsteigender Reihenfolge.
0x100	Nur	ASCII-Text von Wilhelm Busch.
0x200	0b1100 '0000,	Codewandlungstabelle: Binär → 7-Segment-Code (invertiert)
0 <b>x</b> 300		Unbenutzter Bereich
0 <b>x4</b> 00	0x00, 0x01, 0x02, 	0 bis 255, aber mit 5 Fehlern!
0 <b>x</b> 500		Unbenutzter Bereich

### 5 Aufgaben

#### 5.1 Anschluss der EEPROM Bausteine

Die zwei EEPROMs mit je 8-bit breitem Datenbus sollen so an das CT Board angeschlossen werden, dass sie zusammen ein Memory mit 16-bit breitem Datenbus bilden. Die Bausteine werden so angeschlossen, dass sie von der tiefsten Adresse im Bereich SRAM – Device 2 (angesprochen mit NE2) an aufwärts adressiert werden können. Dabei enthält der mit 'Low' bezeichnete Baustein die Bytes, welche an geraden Adressen liegen, während der mit 'High' bezeichnete Baustein die Bytes enthält, welche an ungeraden Adressen liegen (Little Endian).

a) Zeichnen Sie den anzuschliessenden Speicher in der Memory Map des CT Boards ein (Abbildung 2) und beschriften Sie die tiefste und die höchste Adresse.




Abbildung 2: Memory Map - Speicherbereich der zwei EEPROMs

b) Zeichnen Sie in Abbildung 3 ein, wie die Bausteine an das CT Board angeschlossen werden müssen.




Abbildung 3: Anschluss von zwei 8K x 8-Bit EEPROMs an einem 16-Bit Datenbus

Der "Flexible Memory Controller" (FMC) ist im gegebenen Programmrahmen bereits so konfiguriert, dass das Memory an **NE2** als 16-bit breiter Speicher angesprochen wird. Aus diesem Grund wird auf dem externen Adress-Bus nicht die auf dem internen Bus verwendete Byteadresse angelegt, sondern eine um ein Bit nach rechts verschobene half-word Adresse.

#### Beispiele:

Byteadresse  $\rightarrow$  intern\_A[25:0]  $\rightarrow$  extern\_A[25:0] = intern\_A[25:1] >> 1 0x6922'2222  $\rightarrow$  0x122'2222  $\rightarrow$  0x091'1111 0x6922'2223  $\rightarrow$  0x122'2223  $\rightarrow$  0x091'1111

Beachten Sie dazu das Adressierschema im Anhang.

Das heisst, das Memory kann einen Zugriff auf eine gerade Adresse nicht von einem Zugriff auf die zugehörige ungerade Adresse unterscheiden. Im Lesefall spielt dies aber keine Rolle, da bei einem Bytezugriff die CPU selbständig das richtige Byte aus dem durch das Memory gelieferten half-word auswählt. Bei einem hypothetischen Write-Zugriff müsste das Memory die Signale NBL0 und NBL1 decodieren.

c) Bauen Sie die Schaltung auf dem Indigel Board auf. Zur Speisung des Indigel Boards ist ein USB Adapter vorhanden. Mit diesem kann das Indigel Board über den USB Port des CT-Board gespeist werden. Siehe Abbildung 4.

Schliessen Sie die WE-Pins (27) der EEPROMs an die Speisespannung (Vcc 5V) an, damit das Signal nicht undefiniert ist! Ansonsten könnte der Inhalt des EEPROMs unbrauchbar gemacht werden. Verwenden Sie dazu einfach einen roten Kurzschlussstift des Indigel Boards.





Abbildung 4: Anschluss der Speisung über USB

d) Lesen Sie den Text von Wilhelm Busch an der entsprechenden Speicherstelle über die Speicheransicht von Keil uVision aus. Wie lautet der Text?

Nur probioser und ochon gehts dass heiest nich '-ine



Ob Sie die EEPROMs richtig angeschlossen haben, können Sie im Debugger kontrollieren. Öffnen Sie dazu die Speicheransicht (siehe links) und lassen sie sich den Speicherbereich des ASCII Textes anzeigen.

Um den Text lesen zu können, müssen Sie die Ansicht auf ASCII umstellen (Rechtsklick in den Anzeigebereich).



e) Da nicht alle externen Adresslinien A[25:0] decodiert werden. ist das Memory unter mehreren Adressen ansprechbar (Partial Address Decoding). Wie viele Adressbereiche sind es?

f) Nennen Sie drei dieser Adressbereiche? Verifizieren Sie Ihre Lösung über die Speicheransicht im Debugger.

### 5.2 Memory Test

Erstellen und testen Sie ein C-Programm, das fortlaufend den Inhalt des EEPROM-Bereichs von 0x400 bis 0x4FF ausliest. Falls der Inhalt nicht mit dem erwarteten Wert übereinstimmt, soll das Programm anhalten und den Adressindex (0x00 bis 0xFF) sowie den fehlerhaften Wert an den LEDs anzeigen. Mit einem Druck auf Taste T0 soll das Programm fortfahren. Siehe Abbildung 5.




Abbildung 5: Funktion Memory Test

```
Verwenden Sie das Modul hal_ct_buttons ( #include "hal_ct_buttons.h" ) um auf einen Tastendruck zu warten:

while (!hal_ct_button_is_pressed(HAL_CT_BUTTON_T0));

Um Werte auf die LEDs auszugeben, verwenden Sie die vordefinierten Makros (#include <reg_ctboard.h>)z.B.

CT_LED->BYTE.LED23_16
```

### 5.3 Optional: Codewandlung mit EEPROM

Erstellen und testen Sie eine Codewandlungsroutine, die unter Verwendung der Tabelle an der Adresse 0x200 binäre Daten in 7-Segment Code umwandelt. Zeigen Sie die Fehlernummer (1 bis 5) auf der 7-Segmentanzeige an.

## 5.4 Bewertung

Die lauffähigen Programme müssen präsentiert werden. Die einzelnen Studierenden müssen die Lösungen und den Quellcode verstanden haben und erklären können.

Bewertungskriterien	Gewichtung
Der EEPROM Baustein wurde angeschlossen und die Fragen dazu beantwortet.	2/4
Memory Test wurde implementiert.	2/4

# 6 Anhang: Indigel-Board

Das Indigel-Board in Abbildung 6 erlaubt einen einfachen, lötfreien Aufbau von Schaltungen.




Abbildung 6: Indigel-Board

Für ein einfaches Verbinden der Bauteile untereinander und mit der Speisespannung sorgt ein Kreuzschienenverteiler. Dieser besteht aus den vertikal angeordneten Signalschienen und den horizontal angeordneten tiefer liegenden Speisungsschienen. Diese können wie in Abbildung 7 dargestellt, mit Hilfe von Kurzschlussstiften miteinander verbunden werden.




Abbildung 7: Verbinden von Signal- und Speisungsschienen auf dem Indigel-Board

## 7 Anhang: Adressierschema

→ NBL[1:0] → NBL[3:0] က 4 4 Non-FMC access to chip internal peripherals like flash, SRAM, control registers 9 9 œ Internal lines A[25:0] mapped to external A[25:0] Internal lines A[25:1] mapped to external A[24:0] Internal lines A[25:2] mapped to external A[23:0] 10 10 Non-FMC access to chip internal ARM peripherals like NVIC œ 11 10 12 12 FMC access: Select one type of external memory Internal A[1:0] yields NBL[3:0] 13 13 Internal A[0] yields NBL[1:0] 14 14 Select one of 4 devices  $\rightarrow$  controls NE[3:0] No NBL signals required 15 15 16 16 15 17 15 16 18 18 16 19 19 20 20 19 21 32-Bit external data bus 16-Bit external data bus 8-Bit external data bus 22 20 22 21 23 23 24 24 23 22 0xe - 0xD 0x0 - 0x3 0x0 - 0x5 0xE - 0xF 25 25 24 23 26 8-Bit Data Bus 16-Bit Data Bus 32-Bit Data Bus Device 4 (NE4) 1 27 0 0 Device 3 (NE3) 28 Device 2 (NE2) Device 1 (NE1) 29 0 A[31:28] A[27:26] A[25:0] Internal 32-Bit Address Bits 31 30 0 0 0 0 **External Address Lines** 0 External SRAM (NOE, NWE) External SDRAM 2 External SDRAM 1 External Flash 2 External PC Card External Flash 1 unused unused For external SRAM For external SRAM

STM32F429 Flexible Memory Controller (FMC) Decoding