

计算机组成原理 Computer Organization

课程设计

北京邮电大学 计算机学院

戴志涛





教学目的

- 1. 融会贯通计算机组成原理课程各章节的内容
 - 通过知识的综合运用加深对计算机系统各模块的工作原理及相互联系的认识,特别是对硬布线控制器的认识。
 - > 建立清晰的整机概念
- 2. 掌握硬布线控制器的设计方法
- 3. 学习运用可编程逻辑技术进行逻辑设计和调试的基本步骤和方法
 - 熟悉集成开发软件中设计、模拟调试工具的使用
 - > 体会可编程逻辑技术相对于传统开发技术的优点
- 4. 培养科学研究的独立工作能力,取得工程设计与组装调试的实践经验





模型处理器设计与实现:任务

1. 设计

按照给定的<u>数据格式</u>、<u>指令系统</u>和 数据通路,在所提供的器件范围内, 设计一个基于硬布线控制器的顺序(流 水)模型处理器

2. 实现

根据设计方案,在通用实验台上进行组装并调试成功





模型处理器设计与实现:任务

3. 文档

在组装调试成功的基础上完成课程设计报告。至 少包括:


- □ 数据通路图
- □ 硬布线控制器逻辑模块图
- □ 硬布线控制器指令周期流程图
- □ 控制模块HDL语言源程序/原理图(需包含说明和注 释)
- □ 模拟向量测试方程/测试波形图/testbench
- □ 设计说明书——说明设计步骤、实验过程、结论等
- □ 设计与调试小结——设计与调试过程中遇到的各种 问题及解决办法





实验环境

- > 实验设备
 - □TEC-8计算机组成与体系结构实验系统一台








实验环境

- > 开发环境
 - □ PC微机:运行电子设计自动化(EDA) 软件,完成逻辑设计、编程、编译和下载
- > 调试工具
 - □ 数字存储示波器一台
 - □ 直流万用表一只
 - □ 逻辑测试笔一支




- > 元器件:集成电路若干片
 - □ Altera MAX7000系列CPLD芯片: EPM7128





TEC-8数据通路






TEC-8指令系统和指令格式

名称	助记符	功能	指令格式		
			IR7 IR6 IR5 IR4	IR3 IR2	IR1 IR0
加法	ADD Rd, Rs	Rd ← Rd + Rs	0001	Rd	Rs
减法	SUB Rd, Rs	Rd ← Rd − Rs	0010	Rd	Rs
逻辑与	AND Rd, Rs	Rd ← Rd and Rs	0011	Rd	Rs
加 1	INC Rd	Rd ← Rd + 1	0100	Rd	XX
取数	LD Rd, [Rs]	Rd ← [Rs]	0101	Rd	Rs
存数	ST Rs, [Rd]	Rs → [Rd]	0110	Rd	Rs
C条件转移	JC addr	如果 C=1, 则	0111 offset		
		PC ← @ + offset			
Z条件转移	JZ addr	如果 Z=1, 则	1000 offset		set
		PC ← @ + offset			
无条件转	JMP [Rd]	PC ← Rd	1001	Rd	XX
移					
输出	OUT Rs	DBUS ← Rs	1010	XX	Rs
中断返回	IRET	返回断点	1011	XX	XX
关中断	DI	禁止中断	1100	XX	XX
开中断	EI	允许中断	1101	XX	XX
停机	STP	暂停运行	1110	XX	XX





控制器的设计思路





控制器的设计思路

→根据硬布线控制器的基本原理,针对每个控制信号C_x,可以列出它的函数表达式

$$C_x = f(I_m, M_i, T_k, B_j)$$

>其中:

□Ⅰ点: 机器指令操作码译码器的输出信号

□M_i: 节拍信号发生器输出的节拍信号

□T_k: 时序信号发生器输出的时序信号


□B_i: 状态条件判断信号





时序系统

- → 硬布线控制器模型机所使用的时序信号比微程序控制器的时序信号多
 - □时钟周期(节拍脉冲)信号T₁至T₃
 - □节拍电位信号:一拍等于一个T₁至T₃的循环



- > MF
 - □ 周期1µS
 - 口**占空比** 50%
- ➤ T1~T3
 - □ 脉宽1μS
- ➤ 指令周期3µS



时序系统

- ▶ 硬布线控制器模型机所使用的时序信号比微程序控制器的时序信号多
 - □时钟周期(节拍脉冲)信号T₁至T₃
 - □节拍电位信号:一拍等于一个T₁至T₃的循环
- →时序信号的产生
 - □实验仪提供时钟周期信号和节拍信号:

- □用逻辑器件自行构造节拍电位信号,再从时序发生器引入T₁至T₃信号
- □直接将节拍发生器设计到CPLD芯片内部






TEC-8顺序控制器的设计思路

- ightharpoonup 时序信号 T_k ($T_1 \sim T_3$)已经直接输送至数据通路,组合逻辑电路不需要将 T_k 作为控制器的输入
- → 机器指令系统比较简单,可不使用专门的操作码译码器,将操作码IR₄~IR₇直接当作I_m
- ➤ 控制台操作看作特殊指令,控制台开 关信号SWC、SWB、SWA也看作I_m
- $ightharpoonup M_i$: 时序模块的节拍信号,例如 $W_3 \sim W_1$
- ➤ B_j信号包括:
 - □来自数据通路中运算器ALU的进位标志C、零标志Z等



计算机学院





执行一条机器指令的节拍数

- > 时序电路,采用可变节拍数的方式实现
- ho 大多数机器指令可选用2拍,节拍发生器产生节拍电位信号 W_1 和 W_2
- > 所需节拍数较少的指令:
 - □只需1个节拍电位的指令:在时序电路中加入控制信号 SHORT,通知节拍发生器在W₁节拍之后不产生W₂
- > 所需节拍数较多的指令:
 - □需要3个节拍电位的指令:在时序电路中加入控制信号 LONG,通知节拍发生器在W₂节拍之后产生W₃
 - □需要4个节拍电位的指令(控制台操作):将一条机器 指令的执行时间延长到占用两条常规机器指令的时间
 - ☑用某些特殊的寄存器标志(例如FLAG)区分一条指 令的两个不同阶段





TEC-8控制台操作

SWC SWB SWA	工作方式		
000	启动程序		
001	写存储器		
010	读存储器		
011	读寄存器		
100	写寄存器		


设置几个标志区分控制台初始状态、控制台读内存、控制台写内存、程序运行状态。





控制流程设计

描述工具:硬布线控制器流程图







逻辑译码表

指令 IR	ADD	SUB	AND	•••••
LIR	W1	W1	W1	
M			W2	
S3	W2		W2	
S2		W2		
S1		W2	W2	

- > 水平方向表示一个信号
- > 纵向为某一状态或一条指令
- 单元格中的内容表示该控制信号在该指令中有效的 条件
- > 根据译码表可以写出每个控制信号的逻辑表达式



组装与调试

- > 组装和分调试
 - □ 数据通路、时序发生器的组装和分调试
 - □ 硬布线控制器的分调试: 软件模拟的向量测试
 - ☑ 向量测试方程的设计应全面,尽量覆盖所有可能性





系统总调试

- 总调试:将控制器与数据通路等模块连接, 控制开关拨至硬布线控制器方式
 - □ 检查全部硬布线控制流程,以单拍(DP)方 式执行指令
 - □ 在内存中装入包括全部指令的一段测试程序和 有关数据,采用单拍方式或连续方式执行
 - □编写一段表演程序,令机器运行
 - □ 运行给定的验收程序





流水的实现


- > 过程段(功能段)的划分
 - □ 指令级标量流水:取指、译码、访存、执行、写 回等
 - □ 三级流水线:取指、执行、写回





流水线的数据通路

- 设计支持流水的数据通路时,需要解决几个主要问题:
 - □ 流水线各段争用总线的问题
 - □ 各段之间互通信息、互相等待的问题
 - □ 各段工作时序协调一致的问题
 - □中断、程序转移的处理问题
- ▶ TEC-8: 双端口存储器、双端口寄存器堆......







流水的设计思想

- > 流水的目的是提高系统性能
 - □ 流水线中要求尽量多的并行操作,以便充分利用硬件资源,减少闲置
- ▶ 横向设计中应把不冲突的、可以同时实现的控制放 在同一节拍中
- 纵向设计中,顺序控制要连同并发控制一起考虑, 尤其是出现冲突时,需要前后错开
- 在机器指令发生转移(无条件转移、条件转移、中断)时,需丢弃己取的指令,重新取指





参考文献

- 〉《计算机硬件基础课实验教程》第二版
 - □白中英 杨春武 著
 - □清华大学出版社 2011年8月
- >《TEC-8计算机组成原理实验指导书》
 - □清华大学科教仪器厂
- 计算机组成与设计实验教程(第3版)
 - □王 炜、曾光裕、李清宝、何红旗
 - □清华大学出版社 2017年3月





实验拓展与延伸

- http://OPENCORES.ORG
 - ☐ OpenRISC 1000; OpenRISC 1200
- http://www.openhw.org/
 - □ 中国开放源码硬件社区
- ➤ PLD器件厂商

http://www.latticesemi.com

http://www.xilinx.com

http://www.altera.com

(http://www.intel.cn)





验收与实验安排

- 〉成绩评定
 - 口出勤情况
 - □验收结果
 - □随机提问
 - 口实验报告
- 〉实验安排
 - □3至4人一组,自由组合
 - 口课后至计算机学院实验室





计算机组成原理

Computer Organization

课程设计

采用硬布线控制器的 顺序模型处理机设计与调试

结束

