中国科学技术大学计算机学院 《数字电路实验》报告



实验题目: Verilog 硬件描述语言

学生学号: <u>PB20111686</u>

完成日期: _____2021.11.01

计算机实验教学中心制 2020年09月

实验题目

Verilog 硬件描述语言

实验目的

- 掌握 Verilog HDL 常用语法
- 能够熟练阅读并理解 Verilog 代码
- 能够设计较复杂的数字功能电路
- 能够将 Verilog 代码与实际硬件相对应

实验环境

- VLAB 实验中心平台(vlab.ustc.edu.cn)
- verilog.ustc.edu.cn

实验过程

Verilog 关键字

endmodule

```
实验所用示例 Verilog 代码如下。
// module & endmodule
module test(input a, b, clk, output o);
   // code
endmodule
// wire & reg
module test(input wire a, b, clk, output reg o);
   wire s;
   // code
endmodule
// assign & always
module test(input wire a, b, output reg o);
   wire s;
   assign s = a & b;
   always@(*) o = s; // * 表示任意时序控制
endmodule
// posedge & negedge
module test(input wire a, b, clk, output reg o);
   wire s;
   assign s = a & b;
   always@(posedge clk) o <= s;</pre>
endmodule
// if & case
module test(input wire a, b, clk, output reg o);
   always@(posedge clk)
       begin
           if(a) o <= a;
           else o <= b;
       end
endmodule
module test(input wire a, b, clk, output reg o);
   always@(posedge clk)
       case({a,b})
           2'b00: 0 <= 1'b0;
           2'b01: 0 <= 1'b0;
           2'b10: 0 <= 1'b0;
           2'b11: 0 <= 1'b1;
       endcase
```

- 2. Verilog 代码基本结构
- 3. Verilog 数据及类型
- 4. Verilog 操作符
- 5. Verilog 表达式
- 6. 模块调用
- 实验所用示例 Verilog 代码如下。

```
module add(input a, b, output sum, cout);

// 模块主体
endmodule

module full_add(input a, b, cin, output sum, cout);

wire s, carry1, carry2;

add add_inst1(a, b, s, carry1); // 通过位置关联

add add_inst2(.a(s), .b(cin), .sum(sum), .cout(cout)); // 通过名称关联
endmodule
```

7. 代码实例

● 8 bit 位宽的 4 选 1 选择器 Verilog 代码如下。

● 1~10 循环计数的计数器 Verilog 代码如下。

```
module cnt_1to10(input clk, rst_n, output reg [3:0] cnt);
    always@(posedge clk or negedge rst_n)
    // 时序控制条件为时钟上升沿和复位下降沿
    begin
    if(!rst_n) cnt <= 4'h1;
    else if (cnt >= 10) cnt <= 4'h1;
    else cnt <= cnt + 4'h1;
    end
endmodule
```

实验练习

【题目1】

● 赋值应在赋值语句中进行。

```
module test(input a, output b);
  assign b = a ? 1'b0 : 1'b1;
endmodule
```

【题目2】

● 两个语句空白应分别填入:

```
output reg [4:0] b endmodule
```

【题目3】

● 根据代码, 当输入 a = 8'b0011_0011 和 b = 8'b1111_0000 时, 各输出信号如下。

```
c = 8'b0011_0000 d = 8'b1111_0011
e = 8'b1100_0011 f = 8'b1100_1100
g = 8'b0011_0000 h = 8'b0000_0110
i = 8'b0000_0000 j = 8'b1111_0000
```

k = 8'b0100 0011

注:声明i是8位变量,缩位之后最低位为结果,其他位用0补充以保证逻辑值正确。

【题目4】

● 首先, assign 只能赋值 wire 类型的变量,这里 c 是 reg 类型,应当改为

```
module sub_test(input a, b, output reg c);
    always@(*) c = (a < b) ? a : b;
endmodule</pre>
```

● 其次,第二个模块中,按名字实例化和按位置实例化在一次实例化中不能混用;并且不能用 reg 类型去实例化 wire 类型; 自定义模块在实例化时需要指定实例名,应当改为 module test(input a, b, c, output o);

```
wire temp;
sub_test s1(.a(a), .b(b), .c(temp));
sub_test s2(.a(temp), .b(c), .c(o));
endmodule
```

【题目5】

- 首先,第一个模块的 output 端口被写在了端口定义外; 其次不能在 always 语句中进行 实例化; 建议实例名不要与模块名重复,以免引起错误。
- 第一个模块的端口定义应当改成

```
module sub_test(input a, b, output o);
```

● 第二个模块实例化语句应该改成

```
module test(input a, b, output c);
    sub_test sub_test_inst(a, b, c);
endmodule
```

总结与思考

- 本次实验与理论课部分重叠较多,但是再次阅读 Verilog HDL 的基本语法逻辑相当于复习,也有不错的效果。
- 本次实验难度很小,主要是跟着指导手册进行。
- 本次实验任务量不多,有关任务量的建议将在后面叙述。
- 改进建议:

由于理论课上已经比较系统地讲过 Verilog HDL 的基础语法,建议讲解一些可以调试 Verilog HDL 代码的方法,或者增加一些利用 Vivado 做仿真工作的练习。