

# 计算机体系结构 Lab3 实验报告

PB20111686 黄瑞轩

## 1 Cache 设计思路和独立于 CPU 的测试

为了给每个 SET 引入多路，需要修改 Cache 的数据结构，也就是给原来每个 SET 扩展 WAY\_CNT 维：

```
reg [31:0] cache_mem [SET_SIZE][WAY_CNT][LINE_SIZE];
reg [TAG_ADDR_LEN-1:0] cache_tags [SET_SIZE][WAY_CNT];
reg valid [SET_SIZE][WAY_CNT];
reg dirty [SET_SIZE][WAY_CNT];
```

之后只需设计 FIFO 算法和 LRU 算法从某个 SET 中取出的路序号即可。

判断是否命中采用并行比较法。当命中时，cache\_hit\_way 寄存器存放当前命中第几路。

```
always @ (*) begin
    cache_hit = 1'b0;
    cache_hit_way = 0;
    for(integer i = 0; i < WAY_CNT; i++) begin
        if(valid[set_addr][i] && cache_tags[set_addr][i] == tag_addr) begin
            cache_hit = 1'b1;
            cache_hit_way = i;
        end
    end
end
```


这一阶段的测试选取  $N = 1024$ 、3 路组相联。

### 1.1 使用 FIFO 的 Cache

思路：

- 需要为每个 SET 维护一个 pointer，该 pointer 指示了下次往 Cache 中换入新块时应该放在哪个位置（在代码中为 next\_out 数组）
- 如果不命中
  - 在 IDLE 阶段，把 next\_out[set\_addr] 存入一个名为 last\_in\_way 的寄存器，并在模 WAY\_CNT 的意义下让 next\_out[set\_addr] 自增，然后判断是否要进行换出；
  - 在 SWAP\_IN\_OK 阶段，把从主存得到的数据写入 last\_in\_way 标识的路；
  - 其他两个阶段和全相连 Cache 一样。

测试结果:




## 1.2 使用 LRU 的 Cache

思路:

- 需要为每个 SET 维护一个  $WAY\_CNT \times WAY\_CNT$  的表 (在代码中为 `lru_output` 表), 这个表中行为全 0 的行序号就是换入新块时应该放的位置; 每当一个新的访问到来时, 将所访问的路序号那一行置成全 1, 然后将那一列置为全 0
- 如果不命中
  - 在 IDLE 阶段, 把 `lru_output[set_addr]` 表中全为 0 的那一行存入一个名为 `last_in_way` 的寄存器;
  - 在 SWAP\_IN\_OK 阶段, 把从主存得到的数据写入 `last_in_way` 标识的路, 并更新对应的 `lru_output`;
  - 其他两个阶段和全相连 Cache 一样。

测试结果:



## 2 依赖于 CPU 的测试

给 CPU 加上额外的数据通路，每当 posedge miss 到来时给 cache\_miss\_cnt 寄存器 +1，每当读写请求边沿到来时给 cache\_access\_cnt 寄存器 +1，二者之比即为失效率。


还要修改 HazardUnit，当 miss 时，所有的段间寄存器都 bubble。

### 2.1 正确性测试

根据题目要求，分别使用  $N = 256$  的快速排序代码和  $N = 16$  的矩阵乘法进行测试，Cache 使用 4 组 3 路组相联的。

由于这里仅进行正确性测试，简便起见对快速排序使用 FIFO Cache，对矩阵乘法使用 LRU Cache，详细的性能对比见后面的小节。

#### 2.1.1 快速排序-FIFO



$$\text{miss rate} = \frac{(27a)_{16}}{(181f)_{16}} = 10.3\%$$

## 2.1.2 矩阵乘法-LRU

> cache_miss_cnt[31:0]	00001174			00001174
> cache_access_cnt[31:0]	00002200			00002200

cpu_tb	cpu_tb	Verilog M	ram_cell[0:2047]	93539155,6ba765
ram_cell[0] = 32'h0; // 32'h93539155;	> [0][31:0]		93539155	/
ram_cell[1] = 32'h0; // 32'h6ba765da;	> [1][31:0]		6ba765da	/
ram_cell[2] = 32'h0; // 32'h7bc89a0c;	> [2][31:0]		7bc89a0c	/
ram_cell[3] = 32'h0; // 32'h95c47b37;	> [3][31:0]		95c47b37	/
ram_cell[4] = 32'h0; // 32'hdc39a35d;	> [4][31:0]		dc39a35d	/
ram_cell[5] = 32'h0; // 32'h81ea0800;	> [5][31:0]		81ea0800	/
ram_cell[6] = 32'h0; // 32'h4ca3b1d5;	> [6][31:0]		4ca3b1d5	/
ram_cell[7] = 32'h0; // 32'hf2c7ee87;	> [7][31:0]		f2c7ee87	/
ram_cell[8] = 32'h0; // 32'h15e0998a;	> [8][31:0]		15e0998a	/
ram_cell[9] = 32'h0; // 32'h6ea0ca7c;	> [9][31:0]		6ea0ca7c	/
ram_cell[10] = 32'h0; // 32'hc34a1db7;	> [10][31:0]		c34a1db7	/
ram_cell[11] = 32'h0; // 32'h314d2190;	> [11][31:0]		314d2190	/
ram_cell[12] = 32'h0; // 32'had8cad4d;	> [12][31:0]		ad8cad4d	/
ram_cell[13] = 32'h0; // 32'h29c51562;	> [13][31:0]		29c51562	/
ram_cell[14] = 32'h0; // 32'hcac1ba24;	> [14][31:0]		cac1ba24	/
ram_cell[15] = 32'h0; // 32'h2ff89def;	> [15][31:0]		2ff89def	/
ram_cell[16] = 32'h0; // 32'h4f14c643;	> [16][31:0]		4f14c643	/
ram_cell[17] = 32'h0; // 32'hf4655183;				

mem_in	mem_m	Verilog M		
DataExtend1	DataExt	Verilog M		
Addr_WB1	Addr_W	Verilog M		
Ctrl_WB1	Ctrl_WE	Verilog M		
HarzardUnit1	Harzard	Verilog M		

RV32ICore_tb_inst	RV32IC	Verilog M		
Ctrl_EX1	Ctrl_EX	Verilog M		
CSR_Regfile	CSR_R	Verilog M		
ALU1	ALU	Verilog M		
BranchDecision1	Branch	Verilog M		

ram_cell[239] = 32'h0; // 32'h75c25e86;	> [239][31:0]		75c25e86	
ram_cell[240] = 32'h0; // 32'h2b2217af;	> [240][31:0]		2b2217af	
ram_cell[241] = 32'h0; // 32'hda70c87e;	> [241][31:0]		da70c87e	
ram_cell[242] = 32'h0; // 32'hc9fe2316;	> [242][31:0]		c9fe2316	
ram_cell[243] = 32'h0; // 32'hfae5fa51;	> [243][31:0]		fae5fa51	
ram_cell[244] = 32'h0; // 32'hec0d6541;	> [244][31:0]		ec0d6541	
ram_cell[245] = 32'h0; // 32'h533d8ef8;	> [245][31:0]		533d8ef8	
ram_cell[246] = 32'h0; // 32'hfb55016e;	> [246][31:0]		fb55016e	
ram_cell[247] = 32'h0; // 32'hed5c32fb;	> [247][31:0]		ed5c32fb	
ram_cell[248] = 32'h0; // 32'h12a91a06;	> [248][31:0]		12a91a06	
ram_cell[249] = 32'h0; // 32'hed074a1d;	> [249][31:0]		ed074a1d	
ram_cell[250] = 32'h0; // 32'hc050f0e7;	> [250][31:0]		c050f0e7	
ram_cell[251] = 32'h0; // 32'h6ec2e280;	> [251][31:0]		6ec2e280	
ram_cell[252] = 32'h0; // 32'h303d6aae;	> [252][31:0]		303d6aae	
ram_cell[253] = 32'h0; // 32'hc7eafcd1;	> [253][31:0]		c7eafcd1	
ram_cell[254] = 32'h0; // 32'he6d366da;	> [254][31:0]		e6d366da	

$$\text{miss rate} = \frac{(1174)_{16}}{(2200)_{16}} = 51.3\%$$

## 2.2 性能和资源评估

当修改 Cache 组数 (SET)、组相联度 (WAY)、line 大小 (LINE) 等参数时, Cache 和主存规模都会发生变化。在进行实验时, 为排除主存大小对资源占用的影响, 需要固定主存的大小。

- 主存大小是  $2^{\text{LINE\_ADDR\_LEN} + \text{SET\_ADDR\_LEN} + \text{TAG\_ADDR\_LEN}}$  个字, 当改变 SET\_ADDR\_LEN 或 LINE\_ADDR\_LEN 时, TAG\_ADDR\_LEN 就要跟着变, 这样就能保证主存的大小不变;
- 固定主存大小为  $2^{(3+2+6)}$ , TAG\_ADDR\_LEN 根据 SET\_ADDR\_LEN、LINE\_ADDR\_LEN 自动计算, 不再手动指定。


在 LRU 和 FIFO 两种模式下, 对 Cache SET\_ADDR\_LEN、Cache LINE\_ADDR\_LEN、组相联度进行修改。

- **性能:** 运行仿真时的时钟周期数量、缺失率;
- **资源占用:** 使用 Vivado 给出的综合报告进行评估, 重点关注 AUT 和 FF 的数量。

这一节只展示数据处理的结果, 原始数据在附录中给出。


### 2.2.1 快速排序

先对比 LRU 和 FIFO 在 SET、LINE、WAY 配置相同时的情况:



可见在 Cache 算法不同时, 仿真时间、缺失率、电路消耗等指标几乎一致, 所以下面的分析仅使用 FIFO 上的数据进行分析。

#### 2.2.1.1 SET、LINE 相同, 改变 WAY 的情况




这里六组的 SET、LINE 配置分别如下：

	1	2	3	4	5	6
SET_ADDR_LEN	2	3	2	3	2	3
LINE_ADDR_LEN	3	3	4	4	5	5

分析结果：

- 在仿真时间、缺失率（性能）方面，WAY = 1 的性能明显比 WAY = 2 和 4 差，WAY = 2 和 WAY = 4 之间差距不大；
- 在电路资源消耗方面，WAY 越大，电路资源的消耗就越大，而且差距明显（倍数增长）；
- 权衡性能和资源消耗，**选择 WAY = 2 较优**。

#### 2.2.1.2 SET、WAY 相同，改变 LINE 的情况




这里六组的 SET、WAY 配置分别如下：

	1	2	3	4	5	6
SET_ADDR_LEN	2	3	2	3	2	3
WAY_CNT	1	1	2	2	4	4

分析结果：

- 在仿真时间方面，LINE = 3 的性能比 LINE = 4 和 5 差，但是 Cache 越大越不明显，LINE = 4 和 LINE = 5 之间在 Cache 处于中等大小时差距已经不明显；在缺失率方面，LINE = 3 明显比 4 和 5 差，LINE = 4 和 5 缺失率较低（基本小于 10%）；
- 在电路资源消耗方面，LINE 越大，电路资源的消耗就越大，而且差距明显（倍数增长）；
- 权衡性能和资源消耗，**选择 LINE = 4 较优**。

### 2.2.1.3 WAY、LINE 相同，改变 SET 的情况



这里九组的 WAY、LINE 配置分别如下：

	1	2	3	4	5	6	7	8	9
WAY_CNT	1	1	1	2	2	2	4	4	4
LINE_ADDR_LEN	3	4	5	3	4	5	3	4	5

分析结果：


- 在仿真时间方面，当 Cache 处于中等大小时，仿真时间差距不明显；
- 在缺失率方面，SET = 3 明显比 SET = 2 性能好；
- 在电路资源消耗方面，SET 越大，电路资源的消耗就越大，差距在 1.5 倍左右；
- 权衡性能和资源消耗，**选择 SET = 3 较优**。

### 2.2.1.4 总结

针对 256 个数的快速排序程序，选用 FIFO，WAY\_CNT = 2，LINE\_ADDR\_LEN = 4，SET\_ADDR\_LEN = 3 是权衡性能和资源消耗后较优的参数。


### 2.2.2 矩阵乘法

先对比 LRU 和 FIFO 在 SET、LINE、WAY 配置相同时的情况：



可见在 Cache 算法不同时，仿真时间、缺失率、电路消耗等指标几乎一致，但是在少量情况下 LRU 有轻微明显的性能提升，所以下面的分析仅使用 LRU 上的数据进行分析。

### 2.2.2.1 SET、LINE 相同，改变 WAY 的情况




这里六组的 SET、LINE 配置分别如下：

	1	2	3	4	5	6
SET_ADDR_LEN	2	3	2	3	2	3
LINE_ADDR_LEN	3	3	4	4	5	5

分析结果：

- 在仿真时间、缺失率（性能）方面，性能排序：WAY = 4 > WAY = 2 > WAY = 1，且差距明显；
- 在电路资源消耗方面，WAY 越大，电路资源的消耗就越大，而且差距明显（倍数增长）；
- 由于相连度大时性能差距明显，权衡性能和资源消耗，**选择 WAY = 4 较优**。

### 2.2.2.2 SET、WAY 相同，改变 LINE 的情况



这里六组的 SET、WAY 配置分别如下：


	1	2	3	4	5	6
SET_ADDR_LEN	2	3	2	3	2	3
WAY_CNT	1	1	2	2	4	4

分析结果：

- 在性能方面，LINE = 3 的性能比 LINE = 4 和 5 差，LINE = 4 的性能比 LINE = 5 差，且差距明显；
- 在电路资源消耗方面，LINE 越大，电路资源的消耗就越大，而且差距明显（倍数增长）；
- 权衡性能和资源消耗，**选择 LINE = 5 较优**。



### 2.2.2.3 WAY、LINE 相同，改变 SET 的情况



这里九组的 WAY、LINE 配置分别如下：

	1	2	3	4	5	6	7	8	9
WAY_CNT	1	1	1	2	2	2	4	4	4
LINE_ADDR_LEN	3	4	5	3	4	5	3	4	5

分析结果：

- 在仿真时间方面，大部分情况差距不明显，但是有些情况出现明显差距，从上面 WAY = 4、LINE = 5 的结论看，选择 SET = 2/3 并无明显差别；
- 在缺失率方面，从 WAY = 4、LINE = 5 的结论看，选择 SET = 2/3 并无明显差别；
- 在电路资源消耗方面，SET 越大，电路资源的消耗就越大，差距在 1.5 倍左右；
- 权衡性能和资源消耗，**选择 SET = 2 较优**。


### 2.2.2.4 总结

针对 16 维矩阵乘法程序，选用 LRU，WAY\_CNT = 4，LINE\_ADDR\_LEN = 5，SET\_ADDR\_LEN = 2 是权衡性能和资源消耗后较优的参数。

### 3 附录

这一节将给出 2.2 节的原始数据。

#### 3.1 使用 FIFO Cache 进行快速排序的性能





### 3.3 FIFO Cache 的电路资源消耗

	LINE_ADDR_LEN = 3 SET_ADDR_LEN = 2	LINE_ADDR_LEN = 3 SET_ADDR_LEN = 3	LINE_ADDR_LEN = 4 SET_ADDR_LEN = 2																																																												
组相联度 = 1	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>1112</td><td>63400</td><td>1.75</td></tr> <tr><td>FF</td><td>1999</td><td>126800</td><td>1.58</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	1112	63400	1.75	FF	1999	126800	1.58	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>1159</td><td>63400</td><td>1.83</td></tr> <tr><td>FF</td><td>3045</td><td>126800</td><td>2.40</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	1159	63400	1.83	FF	3045	126800	2.40	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>2081</td><td>63400</td><td>3.28</td></tr> <tr><td>FF</td><td>3794</td><td>126800</td><td>2.99</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	2081	63400	3.28	FF	3794	126800	2.99	BRAM	2	135	1.48	IO	80	210	38.10
Resource	Utilization	Available	Utilization %																																																												
LUT	1112	63400	1.75																																																												
FF	1999	126800	1.58																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	1159	63400	1.83																																																												
FF	3045	126800	2.40																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	2081	63400	3.28																																																												
FF	3794	126800	2.99																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
组相联度 = 2	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>1876</td><td>63400</td><td>2.96</td></tr> <tr><td>FF</td><td>3061</td><td>126800</td><td>2.41</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	1876	63400	2.96	FF	3061	126800	2.41	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>1982</td><td>63400</td><td>3.13</td></tr> <tr><td>FF</td><td>5161</td><td>126800</td><td>4.07</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	1982	63400	3.13	FF	5161	126800	4.07	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>3923</td><td>63400</td><td>6.19</td></tr> <tr><td>FF</td><td>5871</td><td>126800</td><td>4.63</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	3923	63400	6.19	FF	5871	126800	4.63	BRAM	2	135	1.48	IO	80	210	38.10
Resource	Utilization	Available	Utilization %																																																												
LUT	1876	63400	2.96																																																												
FF	3061	126800	2.41																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	1982	63400	3.13																																																												
FF	5161	126800	4.07																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	3923	63400	6.19																																																												
FF	5871	126800	4.63																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
组相联度 = 4	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>3888</td><td>63400</td><td>6.13</td></tr> <tr><td>FF</td><td>5173</td><td>126800</td><td>4.08</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	3888	63400	6.13	FF	5173	126800	4.08	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>4178</td><td>63400</td><td>6.59</td></tr> <tr><td>FF</td><td>9376</td><td>126800</td><td>7.39</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	4178	63400	6.59	FF	9376	126800	7.39	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>7366</td><td>63400</td><td>11.62</td></tr> <tr><td>FF</td><td>10020</td><td>126800</td><td>7.90</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	7366	63400	11.62	FF	10020	126800	7.90	BRAM	2	135	1.48	IO	80	210	38.10
Resource	Utilization	Available	Utilization %																																																												
LUT	3888	63400	6.13																																																												
FF	5173	126800	4.08																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	4178	63400	6.59																																																												
FF	9376	126800	7.39																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	7366	63400	11.62																																																												
FF	10020	126800	7.90																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
	LINE_ADDR_LEN = 4 SET_ADDR_LEN = 3	LINE_ADDR_LEN = 5 SET_ADDR_LEN = 2	LINE_ADDR_LEN = 5 SET_ADDR_LEN = 3																																																												
组相联度 = 1	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>2136</td><td>63400</td><td>3.37</td></tr> <tr><td>FF</td><td>5864</td><td>126800</td><td>4.62</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	2136	63400	3.37	FF	5864	126800	4.62	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>5181</td><td>63400</td><td>8.17</td></tr> <tr><td>FF</td><td>7375</td><td>126800</td><td>5.82</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	5181	63400	8.17	FF	7375	126800	5.82	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>4182</td><td>63400</td><td>6.60</td></tr> <tr><td>FF</td><td>11489</td><td>126800</td><td>9.06</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	4182	63400	6.60	FF	11489	126800	9.06	BRAM	2	135	1.48	IO	80	210	38.10
Resource	Utilization	Available	Utilization %																																																												
LUT	2136	63400	3.37																																																												
FF	5864	126800	4.62																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	5181	63400	8.17																																																												
FF	7375	126800	5.82																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	4182	63400	6.60																																																												
FF	11489	126800	9.06																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
组相联度 = 2	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>4061</td><td>63400</td><td>6.41</td></tr> <tr><td>FF</td><td>10017</td><td>126800</td><td>7.90</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	4061	63400	6.41	FF	10017	126800	7.90	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>8224</td><td>63400</td><td>12.97</td></tr> <tr><td>FF</td><td>11498</td><td>126800</td><td>9.07</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	8224	63400	12.97	FF	11498	126800	9.07	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>8773</td><td>63400</td><td>13.84</td></tr> <tr><td>FF</td><td>19740</td><td>126800</td><td>15.57</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	8773	63400	13.84	FF	19740	126800	15.57	BRAM	2	135	1.48	IO	80	210	38.10
Resource	Utilization	Available	Utilization %																																																												
LUT	4061	63400	6.41																																																												
FF	10017	126800	7.90																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	8224	63400	12.97																																																												
FF	11498	126800	9.07																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	8773	63400	13.84																																																												
FF	19740	126800	15.57																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
组相联度 = 4	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>9203</td><td>63400</td><td>14.52</td></tr> <tr><td>FF</td><td>18316</td><td>126800</td><td>14.44</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	9203	63400	14.52	FF	18316	126800	14.44	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>12987</td><td>63400</td><td>20.48</td></tr> <tr><td>FF</td><td>19754</td><td>126800</td><td>15.58</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	12987	63400	20.48	FF	19754	126800	15.58	BRAM	2	135	1.48	IO	80	210	38.10	<table> <tr><th>Resource</th><th>Utilization</th><th>Available</th><th>Utilization %</th></tr> <tr><td>LUT</td><td>17616</td><td>63400</td><td>27.79</td></tr> <tr><td>FF</td><td>36219</td><td>126800</td><td>28.56</td></tr> <tr><td>BRAM</td><td>2</td><td>135</td><td>1.48</td></tr> <tr><td>IO</td><td>80</td><td>210</td><td>38.10</td></tr> </table>	Resource	Utilization	Available	Utilization %	LUT	17616	63400	27.79	FF	36219	126800	28.56	BRAM	2	135	1.48	IO	80	210	38.10
Resource	Utilization	Available	Utilization %																																																												
LUT	9203	63400	14.52																																																												
FF	18316	126800	14.44																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	12987	63400	20.48																																																												
FF	19754	126800	15.58																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												
Resource	Utilization	Available	Utilization %																																																												
LUT	17616	63400	27.79																																																												
FF	36219	126800	28.56																																																												
BRAM	2	135	1.48																																																												
IO	80	210	38.10																																																												

### 3.4 使用 LRU Cache 进行快速排序的性能

```

LINE_ADDR_LEN = 3
SET_ADDR_LEN = 2


```



```

LINE_ADDR_LEN = 3
SET_ADDR_LEN = 3


```



```

LINE_ADDR_LEN = 4
SET_ADDR_LEN = 2

```



```

LINE_ADDR_LEN = 4
SET_ADDR_LEN = 3


```



```

LINE_ADDR_LEN = 5
SET_ADDR_LEN = 2


```



```

LINE_ADDR_LEN = 5
SET_ADDR_LEN = 3

```





## 14


```

LINE_ADDR_LEN = 4
SET_ADDR_LEN = 2

```

组相联度 = 4

组相联度 = 4



### 3.6 LRU Cache 的电路资源消耗

LINE\_ADDR\_LEN = 3  
SET\_ADDR\_LEN = 2

LINE\_ADDR\_LEN = 3  
SET\_ADDR\_LEN = 3

LINE\_ADDR\_LEN = 4  
SET\_ADDR\_LEN = 2

组相联度 = 1

组相联度 = 2

组相联度 = 4

LINE\_ADDR\_LEN = 4  
SET\_ADDR\_LEN = 3

LINE\_ADDR\_LEN = 5  
SET\_ADDR\_LEN = 2

LINE\_ADDR\_LEN = 5  
SET\_ADDR\_LEN = 3

组相联度 = 1

组相联度 = 2

组相联度 = 4