

1

Введение в архитектуру компьютеров




Рис. 1.1. Набор регистров процессора 6502

2

Цифровая логика




Рис. 2.1. Простая резистивная схема




Рис. 2.2. Схематическое обозначение транзистора типа n-p-n




Рис. 2.3. Транзисторный вентиль HE




Рис. 2.4. Схематическое обозначение вентиля НЕ




Рис. 2.5. Транзисторный вентиль И




Рис. 2.6. Схематическое обозначение вентиля И




Рис. 2.7. Схематическое обозначение вентиля ИЛИ




Рис. 2.8. Схематическое обозначение вентиля исключающего ИЛИ




Рис. 2.9. Схема мультиплексора с двумя входами




Рис. 2.10. Схема SR-защелки




Рис. 2.11. Схема управляемой D-защелки




Рис. 2.12. Схематическое обозначение D-триггера




Рис. 2.13. Схема четырехпозиционного кольцевого счетчика




Рис. 2.14. Схема 4-разрядного регистра




Рис. 2.15. Схема полного сумматора




Рис. 2.16. Схема 4-разрядного сумматора




Рис. 2.17. Прямоугольный сигнал

3

Элементы процессора




Рис. 3.1. Взаимодействие между функциональными блоками процессора




Рис. 3.2. Цикл выполнения инструкции




Рис. 3.3. Инструкции TXA и TYA процессора 6502




Рис. 3.4. Операции сложения и вычитания в процессоре 6502

4

Компоненты компьютерной системы




Рис. 4.1. *n*-Канальный МОП-транзистор в режиме обогащения носителями




Рис. 4.2. *p*-Канальный МОП-транзистор в режиме обогащения носителями




Рис. 4.3. КМОП-схема вентиля НЕ



Рис. 4.4. Схематическое обозначение конденсатора




Рис. 4.5. Схема битовой ячейки DRAM




Рис. 4.6. Организация банка памяти DRAM




Рис. 4.7. Схема последовательной шины с дифференциальной передачей сигналов

5

Аппаратно-программный интерфейс




Рис. 5.1. Экран сведений о процессах в Resource Monitor Windows

```

jim@jim-VirtualBox: ~
top - 18:16:25 up 11:16, 1 user, load average: 0.00, 0.21, 0.67
Tasks: 183 total, 1 running, 182 sleeping, 0 stopped, 0 zombie
%Cpu(s): 4.8 us, 1.0 sy, 0.0 ni, 94.2 id, 0.0 wa, 0.0 hi, 0.0 si, 0.0 st
KiB Mem : 4046384 total, 1135716 free, 900736 used, 2009932 buff/cache
KiB Swap: 0 total, 0 free, 0 used. 2798540 avail Mem

  PID USER      PR  NI   VIRT   RES   SHR  S  %CPU  %MEM     TIME+ COMMAND
 2110 jim       20   0 1224192 163008 81456 S   3.7   4.0 508:13.96 compiz
   974 root      20   0 358516 79944 36340 S   2.3   2.0 88:58.41 Xorg
 2259 jim       20   0 945448 49416 39064 S   0.7   1.2  0:11.74 nautilus
 9456 jim       20   0 665284 36824 29000 S   0.7   0.9  0:00.84 gnome-terminal-
1808 jim       20   0 111968 2132 1780 S   0.3   0.1  0:34.57 VBoxClient
1882 jim       20   0 344984 6452 5376 S   0.3   0.2  0:00.07 ibus-daemon
    1 root      20   0 119876 5992 3980 S   0.0   0.1  0:01.50 systemd
    2 root      20   0      0      0      0 S   0.0   0.0  0:00.00 kthreadd
    3 root      20   0      0      0      0 S   0.0   0.0  0:00.26 ksoftirqd/0
    5 root      0 -20      0      0      0 S   0.0   0.0  0:00.00 kworker/0:0H
    6 root      20   0      0      0      0 S   0.0   0.0  0:01.30 kworker/u2:0
    7 root      20   0      0      0      0 S   0.0   0.0  0:01.31 rcu_sched
    8 root      20   0      0      0      0 S   0.0   0.0  0:00.00 rcu_bh
    9 root      rt    0      0      0      0 S   0.0   0.0  0:00.00 migration/0
   10 root      rt    0      0      0      0 S   0.0   0.0  0:00.10 watchdog/0
   11 root      20   0      0      0      0 S   0.0   0.0  0:00.00 kdevtmpfs
   12 root      0 -20      0      0      0 S   0.0   0.0  0:00.00 netns
   13 root      0 -20      0      0      0 S   0.0   0.0  0:00.00 perf
   14 root      20   0      0      0      0 S   0.0   0.0  0:00.01 khungtaskd

```

Рис. 5.2. Экран с информацией о процессах Linux, выведенной по команде `top`

6

Специализированные вычисления




Рис. 6.1. Поток управления системой реального времени







Рис. 6.2. ЦАП лестничного типа R-2R

**Рис. 6.3.** Архитектура АЦП**Рис. 6.4.** Нейрон, получающий входные сигналы от трех других нейронов**Рис. 6.5.** Трехуровневая сеть прямого распространения

7

Архитектура процессора и памяти




Рис. 7.1. Фон-неймановская архитектура




Рис. 7.2. Гарвардская архитектура




Рис. 7.3. Модифицированная гарвардская архитектура




Рис. 7.4. Трансляция виртуального адреса в физический




Рис. 7.5. Работа буфера ассоциативной трансляции

8

Методы повышения производительности




Рис. 8.1. Схема ячейки SRAM

Тег	Набор	Байтовое смещение
23 бита	3 бита	6 бит

Рис. 8.2. Компоненты 32-разрядного адреса физической памяти




Рис. 8.3. Связь 32-разрядного физического адреса с кэш-памятью




Рис. 8.4. Работа наборно-ассоциативного кэша




Рис. 8.5. Последовательное выполнение инструкций




Рис. 8.6. Конвейерное выполнение инструкций




Рис. 8.7. Конвейерное выполнение с множественной выдачей инструкций

9

Специализированные расширения процессоров



Рис. 9.1. Пример защитных колец



Рис. 9.2. Кольца защиты в операционных системах x86

Короткое действительное число (32 бита)	Знак	Порядок	Мантисса
	1 бит	8 бит	23 бита
Длинное действительное число (64 бита)	Знак	Порядок	Мантисса
	1 бит	11 бит	52 бита
Временное действительное число (80 битов)	Знак	Порядок	Мантисса
	1 бит	15 бит	64 бита

Рис. 9.3. Форматы данных с плавающей запятой в сопроцессоре 8087

10

Современные архитектуры и наборы инструкций процессоров




Рис. 10.1. Имена и подмножества регистров




Рис. 10.2. Режим относительной адресации




Рис. 10.3. Регистры архитектуры x64

11

Архитектура и набор инструкций RISC-V




Рис. 11.1. Базовый набор регистров ISA RISC-V

13

Специализированные компьютерные архитектуры



Рис. 13.1. Компоненты iPhone 13 Pro Max



Рис. 13.2. Стойка с 16 серверами



Рис. 13.3. Внутренняя сеть WSC




Рис. 13.4. Экран простого приложения Node.js




Рис. 13.5. Добавление параметра приложения




Рис. 13.6. Развертывание в облаке




Рис. 13.7. Добавление параметра приложения

15

Архитектуры блокчейна и майнинга биткоинов



Рис. 15.1. Упрощенное представление блокчейна




Рис. 15.2. Простая реализация майнинга на основе ПЛИС




Рис. 15.3. Конфигурация аппаратных средств Antminer S19 Pro

16

Архитектуры для самоуправляемых автомобилей



Рис. 16.1. Уровни CNN, используемые для идентификации объектов




Рис. 16.2. Компоненты и процессы автономной системы вождения

Приложение

Ответы к упражнениям




Рис. П1. Схема вентиля И-НЕ




Рис. П2. Схема вентиля ИЛИ




Рис. П3. Схема вентилia И-HE




Рис. П4. Копия экрана FreeDOS




Рис. П5. Начальная схема системы сбора данных о погоде




Рис. П6. Окончательная схема системы сбора данных о погоде




Рис. П7. Примеры изображений набора данных CIFAR



Рис. П8. Структура CNN для классификации изображений




Рис. П9. Точность классификации изображений сетью CNN