B0911006Y-01: Computer Organization and Design

2023 Spring

Homework 12 — June 12

Lecturer: Ke Zhang Completed by: 吉骏雄

《计算机组成原理》(唐朔飞版)课后习题 4.15, 补充 1, 补充 2

4.15 设 CPU 共有 16 根地址线,8 根数据线,并用 $\overline{\text{MREQ}}$ (低电平有效) 作访存控制信号,R/W 作读/写命令信号(高电平为读,低电平为写)。现有这些存储芯片:ROM(2Kx8 位,4Kx4 位,8Kx8 位), RAM (1Kx4 位,2Kx8 位,4Kx8 位)及 74138 译码器和其他门电路(门电路自定)。

试从上述规格中选用合适的芯片,画出 CPU 和存储芯片的连接图。要求如下:

- (1) 最小 4K 地址为系统程序区, 4096 16383 地址范围为用户程序区。
- (2) 指出选用的存储芯片类型及数量。
- (3) 详细画出片选逻辑。

解 地址范围: $2^{16} = 65536$. $4096 = 2^{12} = 1000$ H = 4K, $16383 = 2^{14} - 1 = 3$ FFFH, 其中有 $2^{12} = 4096$ 个地址位于系统程序区,有 $2^{14} - 2^{12} = 12288$ 个地址位于用户程序区。因此,系统程序区的地址范围为 0000H ~ 0 FFFH, 用户程序区的地址范围为 1000H ~ 3 FFFH.

系统程序区应选用 2 个 4Kx4 位的 ROM 芯片,用户程序区应选用 3 个 4Kx8 位的 RAM 芯片。片选逻辑如图 12.1所示:




图 12.1. 片选逻辑

补充 1 题目

假设同例 4.1, 要求最小 4K 为系统程序区, 相邻 8K 为用户程序区。

例 4.1: 设 CPU 有 16 根地址线、8 根数据线,并用 $\overline{\text{MREQ}}$ 作为访存控制信号(低电平有效),用 $\overline{\text{RW}}$ 作为读/写控制信号(高电平为读,低电平为写)。现有下列存储芯片: 1Kx4 位 RAM, 4Kx8 位 RAM, 8Kx8 位 RAM, 2Kx8 位 ROM, 4Kx8 位 ROM, 8Kx8 位 ROM 及 74138 译码器和各种门电路,如图 12.2所示。




图 12.2. 例 4.1 图 4.36

- (1) 写出对应的二进制地址码
- (2) 确定芯片的数量及类型
- (3) 分配地址线
- (4) 确定片选信号

解 有 $2^{12} = 4096$ 个地址位于系统程序区,有 $2^{13} = 8192$ 个地址位于用户程序区。

二进制地址码: 系统程序区的地址范围为 $0000H \sim 0FFFH$, 用户程序区的地址范围为 $1000H \sim 2FFFH$. 芯片的数量及类型: 系统程序区应选用 $1 \uparrow 000H$ 个 000H 个 000H 不 000H 0000H 000H 000H

地址线分配: 系统程序区的地址线为 $A_{11} \sim A_0$, 用户程序区的地址线为 $A_{12} \sim A_0$. 其他部分则是需要使用译码器决定是否选中某芯片.

片选信号: 如图 12.3




图 12.3. 片选逻辑

补充 2 题目 如图 12.4所示。

解 如图 12.5所示。




图 12.4. 补充 2 题目




图 12.5. 片选逻辑