UNIDADES FUNCIONALES DEL COMPUTADOR

Tema 5 Principios de Computadoras

Temas

Introducción

- 1. Bus
- 2. Memoria
- 3. Entrada/Salida
- 4. Unidad aritmética-lógica
- 5. Unidad de Control

Introducción

- Un computador está formado por la CPU, la memoria y las unidades E/S, con uno o varios módulos de cada tipo.
- Estos componentes se interconectan (con el bus) para llevar a cabo la función básica del computador (ejecutar programas).
- Los ordenadores actuales siguen el modelo de Von Neumann:
 - 1. Datos e instrucciones se almacenan en la misma memoria
 - 2. Los contenidos en memoria se direccionan indicando su posición.
 - 3. La ejecución del programa se realiza instrucción a instrucción.

1. BUS

Tema 5 Principios de Computadoras

1. Bus

- Introducción
- Tipos de buses
- Evolución de los buses
- Problemas de comunicación
- Buses síncronos y asíncronos
- Partes del bus
- Triestado
- Arbitraje del bus
- Diagramas de tiempo
- Ejemplos de temporización

Introducción

- El bus permite la transferencia de información entre las distintas unidades funcionales del computador.
- Para que todo funcione correctamente es necesario:
 - Un bus de comunicación interno de la CPU
 - Un bus de comunicación de la CPU con la memoria
 - Un bus que comunique los dispositivos de E/S con la CPU
- La dificultad en la transferencia de información entre los componentes de un ordenador depende de las distancias físicas que separan los componentes.


¿Cómo se comunica el ordenador con el mundo exterior?

- Comunicación Externa: Implica comunicaciones en distancias del orden de un metro. Se utiliza más la comunicación serie que la paralela por ser más económica y simple de controlar.
- Redes: Implica comunicaciones no entre partes del ordenador entre sí, sino entre ordenadores muy distantes.
 - LAN (Local Area Network): Ordenadores situados dentro del mismo edificio.
 - MAN (Metropolitan Area Network): Ordenadores situados dentro de la misma ciudad.
 - WAN (Wide Area Network): Ordenadores situados en distintas partes del mundo.

¿Cómo se comunican las distintas partes del ordenador entre sí?

- Comunicación interna: Es la que ocurre dentro del computador e involucra transmisiones de información no superiores a un metro.
- La comunicación interna se implementa mediante grupos de cables denominados buses, que permiten la transferencia de información en paralelo (palabra a palabra). Un bus no está constituido sólo por las líneas de comunicación, sino también por los mecanismos necesarios para controlar el acceso a éstas y supervisar el intercambio de señales.

¿Por qué es necesario el bus?



¿Por qué es necesario el bus?


- Organización punto a punto: existe un camino de comunicación para cada transferencia posible.
- Hay un cable para cada par de componentes que necesitan comunicarse. Sólo es necesario enviar el dato y no hace falta la dirección del dispositivo al que va dirigido.
- Es una organización muy eficiente porque permite realizar muchos intercambios de información de forma paralela a lo largo de distintos caminos.

¿Problema?

Tipos de buses


1. Bus simple compartido (Backplane):

El bus del sistema está compartido por todos los componentes. Sólo dos unidades pueden comunicarse por medio del bus del sistema en un determinado momento.




Recibe el nombre de Backplane porque normalmente se construyen en el plano posterior (sobre la placa base). Las placas con el procesador, la memoria y los dispositivos de E/S se conectan en el backplane.

ISA BUS & VESA BUS



Contactos de bus ISA



Tipos de buses


2. Bus de memoria y E/S separados

Dos buses: uno es para la comunicación entre CPU y memoria, y otro para la comunicación entre CPU y E/S. Ej: grandes computadores

- Bus procesador-memoria: de longitud pequeña, alta velocidad y adaptados a los sistemas de memoria.
- Bus procesador-E/S: pueden tener longitudes grandes y muchos tipos de dispositivos conectados entre sí

Tipos de buses

2. Bus de memoria y E/S separados



Evolución de los buses

PRIMERA GENERACIÓN

Los primeros ordenadores se basaban en la conexión de varias tarjetas a un bus tipo backplane.

ISA (Industry Standard Architecture). Fue creado por IBM en 1980 para ser empleado en los IBM PC (20 bits direcciones, 8 bits datos, 4.77 MHz) y se extendió en 1983 como "Bus XT". En 1984 se introduce un nuevo estándar, el "Bus AT" (16 bits datos, 24 bits direcciones, 8 MHz).

MCA (Micro Channel Architecture). Introducido por IBM en 1987 para reemplazar el bus ISA. Es mucho más avanzado que el ISA (32 bits, mejor calidad de señal, otro conector para tarjeta gráfica) pero incompatible.

EISA (Extended Industry Standard Architecture). Fue desarrollado en 1989 por el grupo de los nueve (AST, Compaq, Epson, Hewlett Packard, NEC, Olivetty, Tandy, Wyse y Zenith Data Systems). Amplía la arquitectura del bus ISA a 32 bits y permite que más de una CPU comparta el bus. Es compatible con ISA (se puede conectar un dispositivo ISA).

IBM PC MCA Connector Pin Out A Row B Row C Row | D Row GND 3 BLANC D11 GND D13 D12 D14 6 EDCLK GND Reserved D15 7 DCLK 10 EVIDEO GND IRQ14 IORQ1 11 CD/SETUP Audio/GND IRQ15 GND IRO14 IORO12 12 MADE24 Audio 13 GND 14 A11 OsciLlator 15 A10 16 A9 GND 16 A9 A23 17 F5V A22 18 A8 A21 19 A7 GND 20 A6 A20 21 F5V A19 22 A5 A18 23 A4 GND 24 A3 A17 25 F5V A16 26 A2 A15 27 A1 GND 28 A0 GND 28 A0 A18 29 F12V A13 30 ADL A12 31 PREEMPT GND 32 BURST IRO9 A23 32 BURST IRQ9 33 -12V IRQ3 34 ARB0 IRQ4 Not Used Not Used GND IRQ5 35 ARB1 36 ARB2 IRQ6 38 ARB3 IRQ7 39 ARB/GNT GND Reserved Reserved GND 44 M/IO CMD 45 +12V CHROYRT 46 CD CHRDY CD SFDBK 48 D2 49 +5V 50 D5 D4 GND CHRESET 53 GND Reserved 54 DS 16 RIN Reserved 55 REFRESH GND

IBM Microchannel Bus

SCSI Bus

SCSIP Connector							
Single-Ended							
Pin	Signal Name	Pin	Signal Name				
1	GND	35	D12-				
2	GND	36	D13-				
3	GND	37	D14				
4	GND	38	D15-				
5	GND	39	DPARH-				
6	GND	40	D0-				
7	GND	41	D1-				
8	GND	42	D2-				
9	GND	43	D3-				
10	GND	44	D4-				
11	GND	45	D5-				
12	GND	46	D6-				
13	GND	47	D7-				
14	GND	48	DPARITY-				
15	GND	49	GND				
16	GND	50	GND				
17	TRMPWR	51	TRMPWR				
18	TRMPWR	52	TRMPWR				
19	RESERVED	53	RESERVED				
20	GND	54	GND				
21	GND	55	ATN-				
22	GND	56	GND				
23	GND	57	BSY-				
24	GND	58	ACK-				
25	GND	59	RST-				
26	GND	60	MSG-				
27	GND	61	SEL-				
28	GND	62	C/D-				
29	GND	63	REQ-				
30	GND	64	I/O-				
31	GND	65	D8-				
32	GND	66	D9-				
33	GND	67	D10-				
34	GND	68	D11-				
	www.interfacebus.com						

Evolución de los buses

SEGUNDA GENERACIÓN

Aparece el "bus del sistema" (CPU-memoria) y el "bus de expansión" (CPU-E/S)

VESA (Video Electronics Standards Asociation). Fue desarrollado en 1992 para equipos basados en el 80486 y permitía conectar la tarjeta gráfica directamente al procesador, lo que aumentaba el rendimiento en gráficos. Era compatible con el bus ISA, pero sus tarjetas de expansión eran muy grandes, lo que motivó que fuera sustituido por el PCI.

SCSI (Small Computer System Interface). Es un interfaz estándar que fue aprobado por el ANSI en 1986. Comenzó su uso en el Commodore Amiga, Apple Macintosh y Servidores Sun. Nunca fue muy utilizado en los IBM PC por el menor precio y buen rendimiento de los discos ATA (interface de transferencia de datos entre CPU y memoria).

Evolución de los buses

SEGUNDA GENERACIÓN

Aparecen los buses "plug and play", donde ya no era necesario estar configurando el equipo cada vez que se conectaba un dispositivo.

PCI (Peripheral Component Interconnect) Es un bus backplane de propósito general. PCI 2.0 fue lanzado en 1993 y PCI 2.1 en 1995. Reemplazo rápidamente el bus en los servidores, pero tardó cierto tiempo en reemplazar al VESA local bus de los PC (después de 1994). El PCI permite la configuración dinámica de un dispositivo periférico (Plug and play).

USB Fue desarrollado en 1996 por siete empresas (IBM, Intel, Northern Telecom, Compaq, Microsoft, Digital Equipment Corporation y NEC). Mejora las capacidades plug and play, eliminando la necesidad de reiniciar el ordenador al conectar o desconectar un dispositivo. Para dispositivos multimedia como escáneres y cámaras multimedia se ha convertido en el estándar de conexión. Dado que es más lento que el resto de buses, es muy difícil que reemplace a los actuales buses para discos duros.

PCI express (derecha)

Table 7. Connector Pinout

Pin #	Signal Name	Pin #	Signal Name	Pin #	Signal Name	Pin #	Si
E1	PWR_SRC	E2	GND	73	PEX_RX9#	74	GI
1	PWR_SRC	2	1V8RUN	75	PEX_RX9	76	PE
3	PWR_SRC	4	1V8RUN	77	GND	78	PE
5	PWR_SRC	6	1VSRUN	79	PEX_XXXX	80	G
7	PWR_SRC	8	1V8RUN	81	PEX_RXII	82	
9	PWR_SRC	10	1V8RUN	83	GND	84	91
11	PWR_SRC	12	1V8RUN	85	PER MINE	86	GI
13	PWR_SRC	14	1V8RUN	87	LYBEX_DEEDS	88	03
15	PWR_SRC	16	RUNPWROK	89	GND	90	98
17	GND	18	SVRUN	91	UTUBEL_DISSENCE	92	GI
19	GND	20	GND	93	CHEN, DAKE	94	M
21	GND	22	GND	95	GND	96	110
23	GND	24	GND	97	PEX_EXSE	98	G
25	KEY	26	KEY	99	LPHEX_PERMS	100	R
27	KEY	28	KEY	101	GND	102	PE
29	KEY	30	KEY	103	PEX_RX4#	104	GI
31	KEY	32	KEY	105	PEX_RX4	106	PE
33	KEY	34	KEY	107	GND	108	PE
35	KEY	36	KEY	109	DIEG SKRIE	110	G
37	PER INSULA	38	PRSNT2# /	111	\$7.000_\$3300	112	R
			PEX_LSW#	113	GND	114	R
39	DESCRIPTION OF THE PERSON OF T	40	NEG JEEUS	115	PIX RXXX	116	G
41	GND	42	PERLIKES	117	PEX_EXX	118	PE
43	KING DRIVED	44	GND	119	GND	120	PE
45	KIEK DESIYO	46	NR 388/07	121	PEX_RX1#	122	G.
47	GND	48	PERLINE/6	123	PEX_RX1	124	PE
49	PEX DXXXX	50	GND	125	GND	126	PE
51	PEX_RXS3	52	HK JKEAR	127	PEX RXOR	128	G
53	GND	54	PER, 3 (E3)	129	PEX RXO	130	PE
55	PEX_RX12#	56	GND	131	GND	132	PE
57	PEX_RX12	58	PEX_TX12#	133	PEX_REFCLK#	134	PF
59	GND	60	PEX_TX12	135	PEX_REFCLK	136	T
61	REX_RXS1#	62	GND			-	н
63	PEX_RXS1	64	PEX_DELL#	137	CLK_REQ#	138	G
65	GND	66	PEX_DXL1	139	PEX_RST#	140	'n
67	PEX_RX10#	68	GND	141	HDA.SYNC	142	G
69	PEX_RX10	70	PEX_TXLOR	143	HDA_BCLK	144	T
71	GND	72					н

		_	
Pin #	Signal Name	Pin #	Signal Name
145	SMB_DAT	146	HDA_RST#
147	SMB_CLK	148	VGA_RED
149	THERM#	150	GND
151	VGA_HSYNC	152	VGA_GRN
153	VGA_VSYNC	154	GND
155	DDCA_CLK	156	VGA_BLU
157	DDCA_DAT	158	GND
159	HDA_SDI	160	LVDS_UCLK#
161	HDA_SDO	162	LVDS_UCLK
163	GND	164	GND
165	DP_B_L3#	166	LVDS_UTX3#
167	DPB_L3	168	LVDS_UTX3
169	AC/BATT#	170	SPDIF
171	DP_x_AUX#	172	LVDS_UTX2#/ DVI_C_TX5#
173	DP_X_AUX	174	LVDS_UTX2/ DVI_C_TX5
175	GND	176	GND
177	DP_B_L2#	178	LVDS_UTX1#/ DVI_C_TX4#
179	DP_B_L2	180	LVDS_UTX1/ DVI_C_TX4
181	GND	182	GND
183	DP_B_L1#	184	LVDS_UTX0#/ DVI_C_TX3#
185	DP_B_L1	186	LVDS_UTXQ/ DVI_C_TX3
187	GND	188	GND
189	DVI_B_CLK# / DP_A_L3#	190	LVDS_LCLK#/ DVI_C_TXC#
191	DVI_B_CLK / DP_A_L3	192	DVI_C_TXC
193	DVI_B_HPD / DVI_C_HPD / DP_A_HPD	194	GND

Pin #	Signal Name	Pin #	Signal Name
195	DP_B_LO#	196	LVDS_LTX3#
197	DP_B_LO	198	LVDS_LTX3
199	GND	200	DP_B_HPD
201	DVI_B_TX2# / DP_A_L0#	202	LVDS_LTX2#/ DVI_C_TX2#
203	DVI_B_TX2 / DP_A_LO	204	LVDS_LTX2/ DVI_C_TX2
205	GND	206	GND
207	DVI_B_TX1# / DP_A_L1#	208	LVDS_LTX1#/ DVI_C_TX1#
209	DVI_B_TX1 / DP_A_L1	210	LVDS_LTX1/ DVI_C_TX1
211	GND	212	GND
213	DVI_B_TX0# / DP_A_L2#	214	LVDS_LTX0#/ DVt_C_TX0#
215	DVI_B_TX0 / DP_A_L2	216	LVDS_LTX0/ DVI_C_TX0
217	DVI_A_HPD	218	GND
219	DVI_A_CLK#	220	DDCC_DAT
221	DVI_A_CLK	222	DDCC_CLK
223	GND	224	LVDS_PPEN
225	DVI_A_TX2#	226	LVDS_BL_BRGF
227	DVI_A_TX2	228	LVDS_BLEN
229	GND	230	DDCB_DAT
231	DVI_A_TX1#	232	DDCB_CLK
233	DVI_A_TX1	234	2VSRUN
235	GND	236	GND
237	DVI_A_TX0#	238	3V3RUN
239	DVI_A_TX0	240	3V3RUN
241	GND	242	3V3RUN

		PCI-Express 16x C	Connector Pin-Out	
Pin #	Name	Side B Connector	Name	Side A Connector
1	Name +12v	Description +12 volt power	Name PRSNT#1	Description Hot plug presence detect
2	+12v +12v	+12 volt power +12 volt power	+12v	+12 volt power
3	RSVD	Reserved	+12V +12V	+12 volt power
4	GND	Ground	GND F12V	+12 voit power Ground
5	SMCLK	SMBus clock	JTAG2	TCK
6	SMDAT	SMBus data	JTAG3	TDI
7	GND	Ground	JTAG4	TDO
8	+3.3v	+3.3 volt power	JTAG5	TMS
9	JTAG1	+TRST#	+3.3v	+3.3 volt power
10	3.3Vaux	3.3v volt power	+3.3v	+3.3 volt power
11	WAKE#	Link Reactivation	PWRGD	Power Good
	THURST	Mechan		104610000
12	RSVD	Reserved	GND	Ground
13	GND	Ground	REFCLK+	
14	HSOp(I)	Transmitter Lane 0,	REFCLK-	Reference Clock Differential pair
15	HSOn(I)	Differential pair	GND	Ground
16	GND	Ground	HSIp(0)	Receiver Lane 0.
17	PRSNT#2	Hotplug detect	HSIn(D)	Receiver Lane 0, Differential pair
18	GND	Ground	GND	Ground
19	HSO _P (1)	Transmitter Lane 1	RSVD	Reserved
20	HSOn(1)	Transmitter Lane 1, Differential pair	GND	Ground
21	GND	Ground	HSlp(1)	Receiver Lane 1, Differential pair
22	GND	Ground	1101(1)	Differential pair
23	HS0p(2)	Transmitter Lane 2. Differential pair	GND	Ground
24	HS0n(2)		GND	Ground
25	GND	Ground	HS(b(E)	Receiver Lane 2. Differential pair
26	GND	Ground	HSIt(2)	
27	District)	Transmitter Lane 3, Differential pair	GND	Ground
28	DSH4(K)		GND	Ground
29	GND	Ground	(16(e)f)	Receiver Lane 3.
30	RSVD	Reserved	1168 (8)	Differential pair
31	PRSNT#2	Hot plug detect	GND	Ground
32	GND	Ground	RSVD	Reserved
33	HSOp(4)	Transmitter Lane 4, Differential pair	RSVD	Reserved
34	HSOn(4)	Differential pair	GND	Ground
35	GND	Ground	HS(p(4)	Receiver Lane 4, Differential pair
38	GND	Ground	HSIn(4)	Differential pair
37	HSS(R)	Transmitter Lane 5, Differential pair	GND	Ground
38	H964(8)		GND	Ground
39	GND	Ground	HS(e(F)	Receiver Lane 5,
40	GND	Ground	HSIn(6)	Differential pair
41	(300y(\$1)	Transmitter Lane 6, Differential pair	GND	Ground
42	(300v(pt)		GND	Ground
43	GND	Ground	195(e(R)	Receiver Lane 6,
44	GND	Ground	(1965a (M)	Differential pair
45	1500 (7)	Transmitter Lane 7.	GND	Ground
46	300×(7)	Differential pair	GND	Ground
47	GND	Ground	180(0)	Receiver Lane 7. Differential pair
48	PRSNT#2	Hot plug detect	DGE(7)	
49	GND	Ground	GND	Ground
50	H80 (N)	Transmitter Lane 8,	RSVD	Reserved
51	100 (E)	Differential pair	GND	Ground
52	GND	Ground	18(40)	Receiver Lane 8,
53	GND	Ground	HEIR(E)	Differential pair
54	HSOp(0)	Transmitter Lane 9, Differential pair	GND	Ground
55	HSOn(9)		GND	Ground
56 57	GND	Ground Ground	HSIp(9) HSIn(9)	Receiver Lane 9. Differential pair
58				
58	HS0g(10)	Transmitter Lane 10, Differential pair	GND	Ground
	HSOn(18) GND			Ground
60	GND	Ground Ground	HS(p)10) HS(n)10)	Receiver Lane 10, Differential pair
62	GNO HSOp(11)	0.000.0	HSIN(10) GND	Ground
63	HSOn(11)	Transmitter Lane 11, Differential pair	GND	Ground
84	GND	Ground	HS(p(11)	
65	GND	Ground	HSIn(11)	Receiver Lane 11, Differential pair
88	HSOp(12)	Transmitter Lane 12,	GND	Ground
67	HSOn(12)	Differential pair	GND	Ground
68	GND	Ground	HS(p(12)	
69	GND	Ground	HSIn(12)	Receiver Lane 12, Differential pair
70	HSO ₂ (18)		GND	Ground
71	HSO((18)	Transmitter Lane 13, Differential pair	GND	Ground
72	GND	Ground	HS(p)(E)	
73	GND	Ground	HS(n)((3)	Receiver Lane 13, Differential pair
74	1900(4)		GND	Ground
75	1999-(1-9)	Transmitter Lane 14, Differential pair	GND	Ground
76	GND	Ground	Historian	
77	GND	Ground	Historia)	Receiver Lane 14, Differential pair
78	1900((10)	Transmitter Lane 15.	GND	Ground
79	1999 (14)	Differential pair	GND	Ground
80	GND	Ground	Help(ID)	Receiver Lane 15,
				Differential pair
81	PRSNT#2	Hot plug present detect	1986(0)	Differential pair

Evolución de los buses

TERCERA GENERACIÓN

Buses muy adaptables. Se pueden usar tanto como buses internos como para conectar distintas máquinas entre sí. Esto origina problemas complejos de arbitraje de bus y hace necesario el uso de protocolos más parecidos a los protocolos de red.

Hypertransport Fue introducido en Abril de 2001. Es un enlace punto a punto de baja latencia bidireccional de gran ancho de banda serie/paralelo. Sus velocidades van de 200 MHz a 3 GHz (51.2 GB/s).

Infiniband Es un enlace serial punto a punto de altas prestaciones. Su ritmo de transferencia va de 2 GB/s a 300 GB/s.

Problemas de comunicación

- Retardos entre dos señales transmitidas simultáneamente pueden originar que lleguen fuera de fase al destino.
 Ej: retardo de 10% implica que la señal llegará 33ns fuera de fase.
- Algunos buses utilizan más de un reloj para sincronizar dispositivos distantes. Uno en el controlador o master y otro en cada dispositivo.
- Como cada componente tiene su ritmo de transferencia distinto, sus circuitos de temporización deben ser independientes (comunicación asíncrona).
- Es necesario determinar el número y el tipo de señales a utilizar durante la comunicación interna del sistema.

Problemas de comunicación

- Un dispositivo puede ser seleccionado para la conexión al bus de dos modos distintos:
 - 1) El maestro lo selecciona (ej: siguiendo una instrucción de un programa)
 - 2) El propio esclavo puede pedir el acceso al bus enviando una señal de petición de bus (**BUS REQUEST**) al controlador del bus.

Si varias unidades quieren acceder al bus simultáneamente, el controlador del bus debe tener un método para seleccionar una de estas unidades. Este proceso se llama **ARBITRAJE DEL BUS**.

Buses síncronos y asíncronos

BUS SÍNCRONO

- Cada ítem es transferido durante un periodo de tiempo conocido con antelación tanto para la unidad fuente como para la unidad destino. Circuitos de interface de bus de ambas unidades están sincronizados mediante señales de sincronización emitidas periódicamente.
- La comunicación síncrona tiene la desventaja de que los periodos de tiempo utilizados para la transferencia de información están altamente determinados por las unidades más lentas del sistema. Los dispositivos rápidos no son capaces de comunicarse a su máxima velocidad.

Buses síncronos y asíncronos Buses síncronos seriales

- El bus RS-232 es un bus síncrono.
- El Bus **SPI** (del inglés Serial Peripheral Interface) es un estándar de comunicaciones, usado principalmente para la transferencia de información entre circuitos integrados en equipos electrónicos. Los dispositivos clientes usan el reloj que envía el servidor, no necesitan por tanto su propio reloj.
- Microwire, es un predecesor del bus SPI (National Semiconductor). Es un subconjunto estricto de SPI. Suele utilizar velocidades de reloj menores que SPI. Por ejemplo, 2 MHz vs. 20 MHz.
- El circuito inter-integrado (I2C) es un protocolo síncrono para conectar los dispositivos a la placa base.

Buses síncronos y asíncronos Buses síncronos paralelos

- El bus ISA era un bus paralelo, síncrono con el reloj de la CPU.
- El bus PCI es un bus paralelo, síncrono con un solo reloj del bus.

Buses síncronos y asíncronos

BUS ASÍNCRONO

- Cada ítem transferido es acompañado por una señal de control separada para indicar su presencia a la unidad de destino. La unidad de destino puede responder con otra señal de control para reconocer la recepción de la información. Cada dispositivo puede generar las señales de control a su propio ritmo -> la velocidad de transmisión varía según dispositivo.
- Esta flexibilidad en los ritmos de transmisión se consigue a costa de una circuitería de control del bus más compleja.

Buses síncronos y asíncronos

BUSES ASÍNCRONOS

- Bus RS-232 puede ser síncrono o asíncrono.
- Bus SERIAL ATA
- Bus SERIAL ATTACHED SCSI
- Bus FIREWIRE (1394)
- Bus USB 2.0 (Universal Serial Bus)
- Bus PCI Express

Partes del bus

Líneas de datos

Para transmitir en paralelo todos los bits de una palabra de n bits. Tamaño múltiplo de 8 (8, 16, 32, 64).

Líneas de direcciones

Para identificar una unidad o una dirección de memoria para ser utilizada en la transferencia de datos, y por tanto, darle acceso al bus.

Líneas de control

Para transferir las señales de temporización y la información de estado de las unidades del sistema.

Partes del bus

- Es posible usar las líneas de datos para transferir tanto datos y direcciones: MULTIPLEXACIÓN de datos/direcciones, para disminuir el coste del bus.
- Los buses que van a memoria normalmente tienen líneas de direcciones separadas (cada palabra transferida a memoria debe ir acompañada de una dirección). Aquí no hay multiplexación.
- En cambio, las transferencias E/S ocurren normalmente en forma de grandes bloques de memoria, para lo que se requiere únicamente la dirección del comienzo del bloque. Aquí si puede usarse la multiplexación.

Triestado

- ¿Pueden estar accediendo al bus simultáneamente todos los dispositivos?
- ¿Pueden estar conectados al bus simultáneamente todos los dispositivos?

Si todos los dispositivos estuvieran conectados simultáneamente al bus puede ocurrir que dos dispositivos quisieran comunicar sus datos a la vez, y esto da lugar a un cortocircuito. En el mejor de los casos se perderían los datos de uno de ellos.

Para evitar esto, sólo se permite que un dispositivo esté conectado al bus en cada instante de tiempo. Esto requiere que tengamos que desconectar el resto de los dispositivos del bus durante ese tiempo.

Triestado

- Solución: puertas TRIESTADO entre los dispositivos y el bus.
- Las puertas Triestado tienen tres posibles salidas:

Entradas		Salida
Χ	Е	Z
0	1	0
1	1	1
0	0	Z
1	0	Z

Z es la salida de ALTA IMPEDANCIA


Triestado

- Las puertas Triestado permiten:
 - 1) Permitir arbitrar los accesos al bus
 - 2) Facilitar la transmisión de la señal bidireccional sobre una línea del bus permitiendo que la misma conexión al bus sirva tanto como puerto de entrada o salida.

Arbitraje del bus

1. Daisy Chaining (encadenamiento margarita):

 Hay tres líneas de control de bus: BUS REQUEST, BUS GRANT, BUS BUSY



Arbitraje del bus


1. Daisy Chaining (encadenamiento margarita):

- Todas las líneas se conectan a BUS REQUEST. Si algún dispositivo pide acceso al bus, se activa esta línea.
- La unidad de control responde sólo si BUS BUSY está desactivada. Cuando responde activa BUS GRANT.
- Cuando el dispositivo recibe el BUS GRANT, activa el BUS BUSY.
- La línea de BUS GRANT se conecta en serie: si dos unidades solicitan el bus a la vez lo obtiene la más cercana. La prioridad se establece por el orden en que se conectan las unidades.
- Inconveniente: si falla una unidad el BUS GRANT no llegará al resto de las unidades.

Arbitraje del bus

2. Polling:

 Líneas de control de bus: BUS REQUEST, BUS BUSY, líneas de POLL COUNT.



2. Polling:

- BUS GRANT se reemplaza por una serie de líneas llamadas POLL COUNT que se conectan directamente a todas las unidades.
- Cada unidad tiene una dirección distinta (que es la que se indica en las líneas POLL COUNT).
- BUS REQUEST es una sola línea
- BUS BUSY es una sola línea.

2. Polling:


- Consultar Entrada/Salida programada en el tema de Entrada/Salida.
- El controlador de bus va testeando cada una de las unidades con una secuencia determinada (que puede ser modificada mediante programación). En definitiva les está preguntando si desean hacer uso del bus.
- Para ello escribe en las líneas de POLL COUNT la dirección de cada uno de los dispositivos en un orden prefijado.
- Cuando una unidad encuentra su dirección y desea hacer uso del bus, activa el BUS BUSY para que el controlador no siga testeando al resto de unidades.

2. Polling:

- Consultar Entrada/Salida programada en el tema de Entrada/Salida.
- Una vez activado el BUS BUSY puede transmitir sus datos.
- Si no se activa la línea de BUS BUSY el controlador pasa a testear la siguiente unidad.
- Ventaja: si una unidad falla, las demás no se ven afectadas. Esta flexibilidad se consigue a costa de aumentar el número de líneas de control.

3. Independent Request:

 Líneas de BUS GRANT y de BUS REQUEST separadas para cada unidad.



- Existe una línea de BUS REQUEST por cada dispositivo
- Existe una línea de BUS GRANT por cada dispositivo
- Solo existe una línea BUS BUSY que comparten todos los dispositivos.

- Cada dispositivo puede solicitar acceso al bus mediante su línea particular de BUS REQUEST, por lo que el controlador se libera de la tarea de ir preguntando a cada unidad.
- Si sólo un dispositivo ha activado la línea de BUS REQUEST, el controlador del bus activa la línea de BUS GRANT de ese dispositivo.
- Cuando el dispositivo ha recibido el acceso al bus activa la línea BUS BUSY para que ningún otro dispositivo pueda tener acceso al bus.

- Si varios dispositivos solicitan acceso al bus el controlador tiene que decidir a quien se lo concede. Para ello tiene que tener priorizados a todos los dispositivos.
- La prioridad la decide el controlador del bus (es una prioridad programable).
- Ventaja: El controlador no pierde tiempo preguntando a cada unidad si necesita acceso al bus. Se gana en tiempo y en flexibilidad.
- Inconveniente: si tenemos n unidades conectadas al bus, necesitamos 2n líneas para BUS REQUEST Y BUS GRANT. Por tanto, este sistema es mas costoso económicamente que el POLLING.

- El bus PCI utiliza esta técnica.
- Consultar la Entrada/Salida por interrupciones en el tema de Entrada/Salida.
- El sistema de arbitraje mediante independent request permite implementar las interrupciones. Por ejemplo:
 - Cuando pulsamos una tecla, el teclado envía una señal de bus request y cuando el controlador del bus le responde con un bus grant, procede a enviar la tecla que hemos pulsado.

Diagramas de tiempo

- Se usan para mostrar secuencias de eventos y dependencias entre eventos.
- La comunicación entre los dispositivos conectados al bus se produce a través de las líneas del bus. En cada línea se puede transmitir dos niveles diferentes de señal (niveles de tensión que representan el 0 y el 1). El diagrama de tiempo muestra el nivel de la señal de las líneas del bus en función del tiempo.

Flanco de subida


Flanco de bajada

Diagramas de tiempo


 El bus del sistema contiene una línea de reloj. Esta línea es muy importante porque los eventos se sincronizan con la señal de reloj.




1. Transferencia síncrona de lectura (CPU – memoria)




2. Transferencia síncrona de escritura (CPU – memoria)



3. Transferencia síncrona de datos con estado de espera (CPU – memoria)



4. Transferencia asíncrona de datos - Lectura



5. Transferencia asíncrona de datos - Escritura

