
# Estructura de Computadores

Segundo curso Turno de tarde

Módulo I. Estructura interna del procesador y buses de interconexión

- Ciclo de Instrucción de un Computador Von Neumann
- Descripción interna de un Computador/Procesador
  - Elementos internos a la CPU
  - Función en el Ciclo de Instrucción
- Otras Arquitecturas: Harvard
- Instrucciones
  - Definición
  - Lenguaje máquina y lenguaje ensamblador
  - Tipos Generales
  - Características
  - Estructura y Codificación
  - Modos de direccionamiento
- Prestaciones de un Computador
  - Rendimiento de un Procesador
  - Introducción al Paralelismo





¿Es esto todo?






#### Pregunta de examen


#### Una interrupción detiene


- a) La instrucción que se está ejecutando
- b) El flujo normal de ejecución de instrucciones
- c) El funcionamiento de la máquina





Espacio de direcciones: 2<sup>m</sup> palabras









• PC ← dirección de la primera instrucción del programa

Ciclo de búsqueda


- MAR ← PC
- Operación de lectura (READ)
- Tras un breve tiempo: MDR ← instrucción
- IR ← MDR

Ciclo de ejecución


- · UC decodifica la instrucción
- UC descompone la ejecución de la instrucción en pasos o micro-operaciones
- PC ← PC + 1 (o el que corresponda)
- · Volver al ciclo de búsqueda



#### Accesos a Memoria o E/S



#### **Operaciones internas CPU**





Acciones elementales que puede ejecutar un computador

Requerimiento para realizar una determinada acción

¡**Indivisibles** desde la perspectiva del programador!



- Codificadas en binario: lenguaje máquina
- Programadores usan **ensamblador** (mnemónicos)

¿Son muy diferentes los repertorios de instrucciones de diferentes computadores?



## Módulo I. Tema 2

#### Transferencia

- De datos
- Hacia/desde Entrada/Salida

#### Operaciones

- Aritméticas
- Lógicas
- Punto Flotante

#### Control de Flujo de Ejecución (Saltos)

- Saltos o bifurcaciones incondicionales
- Saltos o bifurcaciones condicionales
- Saltos/retornos a/de subrutina

#### Otras

- Vectoriales
- · Cadenas de caracteres
- Gráficos



# Una instrucción debe contener toda la información necesaria para su ejecución

Independientemente de su posición en memoria

Independientemente de otras instrucciones



0	Į
9	υ
ς	
4	
3	D
F	
	è
_	
(	כ
_	2
_	
_	
_	

opcode OP1 OP2 OPd Siguiente instrucción	ocode	OP1 OP2	OPd	Siguiente instrucción	
--	-------	---------	-----	-----------------------	--



Módulo I. Tema 2

- Longitud
  - Fija
  - Variable

En general, más sencillo manejar longitudes fijas y relacionadas con la longitud de la palabra en memoria

¿Son mejores las instrucciones cortas o largas?



### 1. Según el número de operandos explícitos por instrucción

- Máquina de 3 direcciones Opcode OP1 OP2 OP3
  - ADD R1, R2, R3 // R1 ← R2 + R3
- Máquina de 2 direcciones

  OP1
  OP2
  - ADD R1, R2 // R1 ← R1 + R2
- Máquina de 1 dirección
- Máquina de 0 direcciones opcode
  - ADD // <tope de la pila> ← <tope de la pila> + <tope de la pila 1>



¿Tiene sentido que una máquina de 0 direcciones incluya instrucciones con algún operando?



## 2. Según el número máximo de operandos de memoria que puede usar la ALU

- Arquitecturas registro-registro: 0/3 operandos de memoria.
   Ejemplos: MIPS, PowerPC, SPARC
- Arquitecturas registro-memoria: 1/2 operandos de memoria.
   Ejempos: 8086, Motorola 68000
- Arquitectura memoria-memoria: 2/2 o 3/3 operandos de memoria. Ejemplos: VAX.

#### 3. Según la longitud del opcode


- Fija
- Variable

Codificación por expansión

Ningún opcode puede ser prefijo de otro



- Queremos construir un repertorio de instrucciones con las siguientes características:
  - 15 instrucciones de 3 operandos
  - 14 instrucciones de 2 operandos
  - 31 instrucciones de 1 operando
  - 16 instrucciones de 0 operandos
  - 16 registros y sólo operamos con registros en las instrucciones (4 bits por operando)



- Codificación Huffman
  - Asigna opcodes más cortos a las instrucciones más frecuentes

Ningún opcode puede ser prefijo de otro

¿Qué efecto (o ventaja) tiene esto?



- 1. Construir tabla de instrucciones en orden decreciente por frecuencia
- 2. Sumar las dos últimas posiciones y reordenar el resultado sin perder de vista de dónde vino
- 3. Repetir "2" hasta tener sólo dos elementos
- 4. Codificar estos dos elementos con un 0 y un 1 de forma aleatoria
- 5. Comenzar la "marcha atrás". Si una frecuencia venía de la suma de otras dos, añadir un nuevo bit a la codificación de la instrucción. En caso contrario, dejar el código como está.
- 6. Repetir "5" hasta volver al principio.



• Queremos construir un repertorio de 8 instrucciones, sabiendo que su frecuencia relativa en los programas que se ejecutan es la siguiente:

Instrucción	Frecuencia de uso
LOAD	0,25
STORE	0,25
ADD	0,125
AND	0,125
NOT	0,0625
RSHIFT	0,0625
JUMP	0,0625
HALT	0,0625



Instrucción	Inicialización	Iteración 1	
LOAD	0,25	0,25	
STORE	0,25	0,25	
ADD	0,125	0,125	
AND	0,125	 0,125	
NOT	0,0625	0,125	
RSHIFT	0,0625	0,0625	
JUMP	0,0625	0,0625	
HALT	0,0625		

Instrucción	Iteración 1	Iteración 2	
LOAD	0,25	0,25	
STORE	0,25	0,25	
ADD	0,125	0,125	
AND	0,125	0,125	
NOT	0,125	0,125	
RSHIFT	0,0625	0,125	
JUMP	0,0625		
HALT			

Instrucción	Iteración 2	Iteración 3	
LOAD	0,25	0,25	
STORE	0,25	0,25	
ADD	0,125	0,25	
AND	0,125	0,125	
NOT	0,125	0,125	
RSHIFT	0,125		
JUMP			
HALT			

Instrucción	Iteración 3	Iteración 4	
LOAD	0,25	0,25	
STORE	0,25	0,25	
ADD	0,25	0,25	
AND	0,125	0,25	
NOT	0,125		
RSHIFT			
JUMP			
HALT			

0
_
"
⊱
Tema
=
0
lódulo I

Instrucción	Iteración 4	Iteración 5	
LOAD	0,25	0,5	
STORE	0,25	0,25	
ADD	0,25	0,25	
AND	0,25		
NOT			
RSHIFT			
JUMP			
HALT			

Instrucción	Iteración 5	Iteración 6	
LOAD	0,5	0,5	
STORE	0,25	0,5	
ADD	0,25		
AND			
NOT			
RSHIFT			
JUMP			
HALT			

Instrucción	Iteración 5	Iteración 6	
LOAD	0,5	0,5	1
STORE	0,25	0,5	0
ADD	0,25		
AND			
NOT			
RSHIFT			
JUMP			
HALT			

Instrucción	Iteración 5		Iteración 6	
LOAD	0,5	1	0,5	1
STORE	0,25	01	0,5	0
ADD	0,25	00		
AND				
NOT				
RSHIFT				
JUMP				
HALT				

C	V
	_
4	<u>U</u>
8	
ì	บ _ บ
Ĥ	_
١.	
	ė
(	כ
F	2
E	כ
₹	200
١(	Ō
_	

Instrucción	Iteración 4		Iteración 5	
LOAD	0,25	01	0,5	1
STORE	0,25	00	0,25	01
ADD	0,25	11	0,25	00
AND	0,25	10		
NOT				
RSHIFT				
JUMP				
HALT				

0
_
"
⊱
Tema
F
=
=
=
=
lódulo L

Instrucción	Iteración 3		Iteración 4	
LOAD	0,25	01	0,25	01
STORE	0,25	00	0,25	00
ADD	0,25	11	0,25	11
AND	0,125	101	0,25	10
NOT	0,125	100		
RSHIFT				
JUMP				
HALT				

C	
(	Ū
•	
g	
Long	1
P	
ч	
E	_
-	
_	3
_	
- (	
- 0	


Instrucción	Iteración 2		Iteración 3	
LOAD	0,25	01	0,25	01
STORE	0,25	00	0,25	00
ADD	0,125	101	0,25	11
AND	0,125	100	0,125	101
NOT	0,125	111	0,125	100
RSHIFT	0,125	110		
JUMP				
HALT				

(	١	١
	J	9
	ζ	
-	9	
	1	į
к		
ľ		
Ē	_	
Ē	_	
Ē	_	
Ē	_	
Ē	_	
Ē	2	


Instrucción	Iteración 1		Iteración 2	
LOAD	0,25	01	0,25	01
STORE	0,25	00	0,25	00
ADD	0,125	101	0,125	101
AND	0,125	100	0,125	100
NOT	0,125	111	0,125	111
RSHIFT	0,0625	1101	0,125	110
JUMP	0,0625	1100		
HALT				

C	V
TO DE	Ū
	=
	Ξ
	D,
г	
ч	
	ĸ
E	_
5	
-	_ 0
_	<u>-</u>
-	) )
-	) 0 0
- 0	
- (1:17)	
- 01.1001	

Instrucción	Inicialización		Iteración 1	
LOAD	0,25	01	0,25	01
STORE	0,25	00	0,25	00
ADD	0,125	101	0,125	101
AND	0,125	100	0,125	100
NOT	0,0625	1101	0,125	111
RSHIFT	0,0625	1100	0,0625	1101
JUMP	0,0625	1111	0,0625	1100
HALT	0,0625	1110		









Ubicaciones posibles de un operando

un registro

una posición de memoria (dirección efectiva)



## Modo de direccionamiento

 Abstracción que se emplea para especificar un operando en una instrucción, junto con el procedimiento asociado que permite obtener la dirección donde está almacenado el dato y, como consecuencia, el dato.



Los modos de direccionamiento permiten:

Utilizar codificaciones más sintéticas que ocupen menos espacio para acceder a un mayor espacio de direcciones

Simplificar el acceso a estructuras complejas en memoria




- #Inm: Valor inmediato
- · A, B...: Dirección de memoria
- R<sub>i</sub>: Registros
- (...): Indirección
- []: Direccionamiento indexado

Inmediato


- ADD #5
- Dato: 5






- ADD R1
- Dato: Contenido de R1






- ADD A
- · Dirección efectiva: A
- Dato: Contenido en MEM[A]




- ADD (R1)
- · Dirección efectiva: R1
- Dato: Contenido en MEM[R1]







- ADD (A)
- Dirección efectiva: MEM[A]
- Dato: Contenido en MEM[MEM[A]]



- BEQ 10
- Dirección efectiva: PC + 10
- Dato: Instrucción en MEM[PC + 10]



- LW 2(R1) ó LW (R1, #2)
- Dirección efectiva: R1 + 2
- Dato: Contenido de MEM[R1 + 2]



- LW A[R1]
- Dirección efectiva: A + R1
- Dato: MEM[A + R1]

- Tipo de direccionamiento implícito
  - Se asume que hay un registro que apunta a la cima o tope de la pila (SP: Stack Pointer)
  - PUSH A
    - Dirección efectiva: SP + 1
    - Dato: MEM[A]
  - POP X
    - Dirección efectiva: SP (se actualiza a SP 1 tras coger el dato)
    - Dato: MEM[SP] (que se guarda en MEM[X])

0	١
0	0
ġ	Ĭ
7	֖֝֝֝֝֝ ט
È	_
Ĺ	•
(	`
-	2
4	כַ
ξ,	2
2	_

Modo de direccionamiento	Ventajas	Desventajas	
Implícito	Rápido	Muy limitado	
Inmediato	Rápido	Poco rango	
Directo de registro	Rápido El campo de dirección es muy pequeño	Espacio direccionable limitado al nº de registros No conviene abusar salvo que se vayan a realizar operaciones repetidas sobre el mismo registro	
Directo de memoria	Facilidad de implementación Espacio de direcciones disponible	Sólo se puede acceder al espacio de direcciones que nos quepa en el nº de bits del operando Lento (Memoria)	
Indirecto de registro	La dirección de memoria se trata como un dato, lo que permite operar con ella Permite el paso por referencia a subrutinas	Más lento (requiere una indirección)	



Modo de direccionamiento	Ventajas	Desventajas	
Indirecto de memoria	La dirección de memoria se trata como un dato, lo que permite operar con ella Permite el paso por referencia a subrutinas  Permite un mayor espacio de direccionamiento	Más lento (requiere dos cargas desde memoria)	
Relativo	Permite reubicación de programas Ahorra bits al ser implícito el PC		
Relativo a registro	Permite acceder a estructuras que se encuentran en posiciones no fijas en memoria.	Más lento (suma y memoria)	
Indexado	Permite acceder a elementos diferentes de una estructura fija en memoria	Más lento (suma y memoria) Ocupa más que el anterior Si incluye post-pre incrementos, simplifica el software pero complica el hardware	
Pila	Permite acceder a elementos en una pila Permite instrucciones muy compactas En máquinas específicas suele estar muy optimizado		

¿Qué hace a un computador mejor que otro?



Rendimiento computacional

Capacidad

Coste

Consumo energético

Tamaño, robustez, durabilidad...



Microcontrolador

Dispositivos móviles personales (SoC)

PC

Portátil

Servidor

Warehouse-scale computers



	Coste	Consumo energético	Rendimiento computacional	Tamaño
Microcontrolador				
Dispositivos móviles (SoC)				
PC				
Portátil				
Servidor				
Warehouse-scale computers				



Feature	Personal mobile device (PMD)	Desktop	Server	Clusters/warehouse- scale computer	Internet of things/ embedded
Price of system	\$100-\$1000	\$300-\$2500	\$5000-\$10,000,000	\$100,000-\$200,000,000	\$10-\$100,000
Price of microprocessor	\$10–\$100	\$50-\$500	\$200–\$2000	\$50–\$250	\$0.01-\$100
Critical system design issues	Cost, energy, media performance, responsiveness	Price- performance, energy, graphics performance	Throughput, availability, scalability, energy	Price-performance, throughput, energy proportionality	Price, energy, application- specific performance

**Figure 1.2** A summary of the five mainstream computing classes and their system characteristics. Sales in 2015 included about 1.6 billion PMDs (90% cell phones), 275 million desktop PCs, and 15 million servers. The total number of embedded processors sold was nearly 19 billion. In total, 14.8 billion ARM-technology-based chips were shipped in 2015. Note the wide range in system price for servers and embedded systems, which go from USB keys to network routers. For servers, this range arises from the need for very large-scale multiprocessor systems for high-end transaction processing.

- Al menos dos formas de medirlo
  - Tiempo de ejecución (o tiempo de respuesta, o latencia) de un programa
  - Productividad (throughput): cantidad de trabajo realizada en un tiempo determinado

Asumimos un tiempo/ciclo constante. ¿Es esto siempre así?

- Ciclos por instrucción (CPI) =  $\frac{\text{Ciclos del programa}}{N^{\underline{o}} \text{ de instrucciones del programa}}$ 
  - En promedio
  - También se usa la medida inversa  $IPC = \frac{1}{CPI}$

• Tiempo de un programa = 
$$\frac{\text{Número de instrucciones}}{\text{Programa}} \times \frac{\text{Número de ciclos}}{\text{Instrucción}} \times \frac{\text{Tiempo}}{\text{Ciclo}}$$

$$\label{eq:Tiempo} \text{Tiempo de un programa} = \frac{\text{Número de instrucciones}}{\text{Programa}} \times \frac{\text{Número de ciclos}}{\text{Instrucción}} \times \frac{\text{Tiempo}}{\text{Ciclo}}$$

## Supongan los siguientes niveles de abstracción de un computador:


- Algoritmo
- Lenguaje de programación / compilador
- Arquitectura del Repertorio de Instrucciones
- Microarquitectura o estructura
- "Tecnología"


¿Qué niveles afectan a qué términos de esa ecuación?




¿Cómo podemos mejorar el rendimiento computacional de un computador?











Fuente: Hennessy JL, Patterson DA. Computer Architecture, Fifth Edition: A Quantitative Approach. 5th ed. San Francisco, CA, USA: Morgan Kaufmann Publishers Inc.; 2011.


@Iván Castilla Rodríguez 2023-2024





S: Single


M: Multiple




**I: Instructions** 

D: Data







## Data-Level parallelism

# Task-Level parallelism





Máquinas vectoriales y GPU (Data-Level parallelism -SIMD)

Thread-Level parallelism (TLP)


Request-Level parallelism (RLP)





¿En qué aspectos debemos fijarnos para poder explotar el paralelismo a nivel de instrucción?



- Determinar las relaciones de dependencia entre estas instrucciones.
- Adecuar los recursos hardware a la ejecución de varias instrucciones en paralelo.
- Diseñar estrategias que permitan determinar cuándo una instrucción está lista para ejecutarse.
- Diseñar técnicas para pasar valores de una a otra instrucción











#### Ejecución no segmentada



#### Ejecución segmentada



Módulo I. Tema 2

- Todas las instrucciones atraviesan todas las etapas
- Dos etapas diferentes no comparten recursos
- La latencia o tiempo de propagación de una etapa a la siguiente es siempre igual
- Lo que ocurre con una instrucción en una etapa no debe depender de lo que ocurra con otras instrucciones en otras etapas

Si suponemos que cada etapa dura un ciclo de reloj, ¿cuál sería el mejor CPI que se podría obtener en una máquina segmentada?

¿En qué medida mejoraría esto la ejecución de un programa?



¿Reduce la segmentación el tiempo de ejecución de las instrucciones?



¿Cómo mejoramos el rendimiento (todavía más) explotando el paralelismo a nivel de instrucción (ILP)?



Aumentar la profundidad del pipeline

• Emitiendo más de una instrucción por ciclo

¿Cómo conseguimos hacer esto?

## Hardware

- Planificación dinámica
- Superescalares

## Software

- Planificación estática
- VLIW/EPIC




### Multithreading

- Grano fino
- Grano grueso

Simultaneous Multithreading (SMT)





Fuente: Hennessy JL, Patterson DA. Computer Architecture, Fifth Edition: A Quantitative Approach. 5th ed. San Francisco, CA, USA: Morgan Kaufmann Publishers Inc.; 2011.