第4章组合逻辑电路

第一讲:组合逻辑电路的分析和设计

教学内容

- § 4.1 概述
- § 4.2 组合逻辑电路的分析方法
- § 4.3 组合逻辑电路的基本设计方法
- § 4.4 常用组合逻辑电路模块
- § 4.5 层次化和模块化设计方法
- § 4.6 可编程逻辑器件
- § 4.9 组合逻辑电路的竞争一冒险现象

本章重点

1. 组合逻辑电路的分析与设计方法

2. 常用组合逻辑模块的使用

4.1 概述


组合逻辑电路

数字电路

任一时刻的输出仅取决于 该时刻的输入,与电路原来的 状态无关。

时序逻辑电路

任一时刻的输出不仅取决 于现时的输入,而且还与电路 原来状态 有关。



组合逻辑电路在电路结构上不包含存储单元,仅仅是由各种门电路组成,

组合逻辑电路的框图

4.2 组合逻辑电路的分析方法

己知逻辑电路 分析 说明逻辑功能

分析方法步骤:

组合逻辑电路图 —— 写出逻辑表达式

→ 化简 → 列真值表 → 说明功能




出逐级写出


逻辑表达式

化 2

最简与或 表达式





$$Y = (Y_1Y_2Y_3)' = ((AB)'(BC)'(CA)')'$$



$$Y = AB + BC + CA$$


最简与或 表达式





3

真值表




电路的逻辑功能

\overline{A}	В	С	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

当输入A、B、C中有2个或3个为1时,输出Y为1,否则输出Y为0。



这个电路实际 上是一种3人 表决用的组合 电路:只要有 2票或3票同意, 表决就通过。



解:

$$Y_2 = ((DBA)' \cdot (DC)')' = DBA + DC$$

$$Y_1 = ((DC'A')' \cdot (DC'B')' \cdot (D'CB)')' = DC'A' + DC'B' + D'CB$$

$$Y_0 = ((D'B')' \cdot (D'C')')' = D'B' + D'C'$$

DCBA	Y ₂	Y_1	Y_0	DCBA	Y ₂	Y_1	Y_0
0000	0	0	1	1000	0	1	0
0001	0	0	1	1001	0	1	0
0010	0	0	1	1010	0	1	0
0011	0	0	1	1011	1	0	0
0100	0	0	1	1100	1	0	0
0101	0	0	1	1101	1	0	0
0110	0	1	0	1110	1	0	0
0111	0	1	0	1111	1	0	0

由真值表知:该电路可用来判别输入的4位二进制数数值的范围。




Fig 4.1.1

$$S = A \oplus B \oplus CI$$
$$CO = (A \oplus B)CI + AB$$

A	В	CI	S	СО
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
_1	1	1	1	1

$$S = A \oplus B \oplus CI$$

$$CO = (A \oplus B)CI + AB$$

这是一个全 加器电路

4.2 组合逻辑电路的设计方法

- 一、逻辑抽象
- 分析因果关系,确定输入/输出变量
- 定义逻辑状态的含意(赋值)
- 列出真值表
- 二、写出函数式
- 三、选定器件类型
- 四、根据所选器件:对逻辑式化简(用门)

变换 (用MSI)

或进行相应的描述 (PLD)


五、画出逻辑电路图

六、工艺设计

设计举例:

• 设计一个监视交通信号灯状态的逻辑电路





设计举例:

- 1. 抽象
- 输入变量:

红(Red)、黄(Amber)、绿(Green)

- 输出变量: 故障信号(Z)
- 2. 写出逻辑表达式


Z = R'A'G' + R'AG + RAG' + RAG' + RAG

输	输入变量								
R	A	<i>G</i>	Z						
0	0	0	1						
0 0	0	1	0						
0	1	0	0						
0	1	1	1						
1	0	0	0						
1	0	1	1						
1	1	0	1						
1	1	1	1						


设计举例:


- 3. 选用小规模SSI器件
- 4. 化简

$$Z = R'A'G'+RA+RG+AG$$



5. 画出逻辑图





4.4 若干常用组合逻辑电路


§ 4.4.1 编码器

• 编码:将输入的每个高/低电平信号变成一个对应的二进制代码

- 普通编码器
- 优先编码器

一、普通编码器

- 特点: 任何时刻 只允许输入一个 编码信号。
- 例: 3位二进制普通编码器




	输				入		输出			
Io	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇	y ₂	Y ₁	y _o
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

$$Y_{2} = I_{7}I_{6}I_{5}I_{4}I_{3}I_{2}I_{1}I_{0} + I_{7}I_{6}I_{5}I_{4}I_{3}I_{2}I_{1}I_{0}$$

$$+ I_{7}I_{6}I_{5}I_{4}I_{3}I_{2}I_{1}I_{0} + I_{7}I_{6}I_{5}I_{4}I_{3}I_{2}I_{1}I_{0}$$

利用无关项化简,得:

$$Y_2 = I_4 + I_5 + I_6 + I_7$$
 $Y_1 = I_2 + I_3 + I_6 + I_7$
 $Y_0 = I_1 + I_3 + I_5 + I_7$




二、优先编码器


- 特点: 允许同时 输入两个以上的 编码信号,但只 对其中优先权最 高的一个进行编 码。
- 例: 8线-3线优 先编码器
- 高···I。优先权最 低)

		输			入			输出		
Io	I ₁	I ₂	I ₃	I ₄	I ₅	I ₆	I ₇	y ₂	Y ₁	УО
X	X	X	X	X	X	X	1	1	1	1
X	X	X	X	X	X	1	0	1	1	0
X	X	X	X	X	1	0	0	1	0	1
X	X	X	X	1	0	0	0	1	0	0
X	X	X	1	0	0	0	0	0	1	1
X	X	1	0	0	0	0	0	0	1	0
X	1	0	0	0	0	0	0	0	0	1
1	0	0	0	0	0	0	0	0	0	0

• (设
$$I_7$$
优先权最 $Y_2 = I_7 + I_7 I_6 + I_7 I_6 I_5 + I_7 I_6 I_5 I_4$ 高… I_0 优先权最

$$\boldsymbol{Y}_{2} = \boldsymbol{I}_{7} + \boldsymbol{I}_{6} + \boldsymbol{I}_{5} + \boldsymbol{I}_{4}$$






$$Y_2' = [(I_7 + I_6 + I_5 + I_4)S]'$$

$$\begin{vmatrix} Y_2' = [(I_7 + I_6 + I_5 + I_4)S]' \\ Y_1' = [(I_7 + I_6 + I_3I_4'I_5' + I_2I_4'I_5')S]' \end{vmatrix}$$

$$Y_0' = [(I_7 + I_6'I_5 + I_3I_4'I_6' + I_1I_2I_4'I_6')S]'$$

S'为0时,电路正常工作 S'为1时,输出锁定高



为**0**时,电路工作 无编码输入___

 $Y_{S} = (I_{7}I_{6}I_{5}I_{4}I_{3}I_{2}I_{1}I_{0}S)'$


$$=I_7+I_6+I_5+I_4+I_3+I_2+I_1+I_0+S'$$

$$Y_{EX}' = [(I_7'I_6'I_5'I_4'I_3'I_2'I_1'I_0'S)' S]'$$

$$=[(I_7+I_6+I_5+I_4+I_3+I_2+I_1+I_0)S]'$$

 $=I_{7}I_{6}I_{5}I_{4}I_{3}I_{2}I_{1}I_{0}+S'$

为**0**时,电路工作 有编码输入



			输		入						输	出	
S'	I_0	$I_1^{'}$	$I_{2}^{'}$	I_3	$I_{4}^{'}$	$I_{5}^{'}$	$I_{6}^{'}$	$I_{7}^{'}$	Y_2	\boldsymbol{Y}_{1}	\boldsymbol{Y}_{0}	Y_{S}	Y_{EX}
1	X	X	X	X	X	X	X	X	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	X	X	X	X	X	X	X	0	0	0	0	1	0
0	X	X	X	X	X	X	0	1	0	0	1	1	0
0	X	X	X	X	X	0	1	1	0	1	0	1	0
0	X	X	X	X	0	1	1	1	0	1	1	1	0
0	X	X	X	0	1	1	1	1	1	0	0	1	0
0	×	×	0	1	1	1	1	1	1	0	1	1	0
0	×	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

附加输出信号的状态及含意

$Y_{S}^{'}$	$Y_{EX}^{'}$	状态						
1	1	不工作						
0	1	工作,但无输入						
1	0	工作,且有输入						
0	0	不可能出现						


控制端扩展功能举例:


• 例: 用两片8线-3线优先编码器


16线-4线优先编码器

其中, A_{15}


的优先权最高•••







(1)片处于编码状态,(2)片被封锁。



(2)片处于编码状态

三、二一十进制优先编码器

- 将 I_9 ~ I_1 编成0110 $^{\sim}$ 1110(反码形式的BCD码) I_9 I_0
- 的优先权最高, 最低(Table 4.3.3)


• 输入的低电平信号变成一个对应的十进制的编码

§ 4.4.2 译码器

- 译码:将每个输入的二进制代码译成对应的输出高、低电平信号。
- 常用的有:二进制译码器,二-十进制译码器,显示译码器等

一、二进制译码器

例: 3线-8线译码器



输		入			箱	ij		出		
A ₂	\boldsymbol{A}_1	A ₀	y ₇	y ₆	Y ₅	У ₄	У ₃	y ₂	Y ₁	y ₀
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

真值表

逻辑表

达式:




$$\boldsymbol{Y}_0 = \boldsymbol{A}_2' \boldsymbol{A}_1' \boldsymbol{A}_0' = \boldsymbol{m}_0$$

$$Y_1 = A_2' A_1' A_0 = m_1$$
 用电路进行实现


$$\boldsymbol{Y}_{2} = \boldsymbol{A}_{2}' \boldsymbol{A}_{1} \boldsymbol{A}_{0}' = \boldsymbol{m}_{2}$$

$$\boldsymbol{Y}_7 = \boldsymbol{A}_2 \boldsymbol{A}_1 \boldsymbol{A}_0 = \boldsymbol{m}_7$$

用二极管与门阵 列组成的3线-8 线译码器



集成译码器实例: 74HC138



低电平 输出

74HC138的功能表:

	输		入				输			出		
S ₁	$S_2' + S_3'$	A ₂	A ₁	A _O	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	×	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

当 $S_1=1$, $S_2'=0$, $S_3'=0$ (即S=1) 时,可得输出

$$Y_0' = (A_2'A_1'A_0')' = m_0'$$

$$Y_4' = (A_2 A_1' A_0')' = m_4'$$

$$Y_1' = (A_2'A_1'A_0)' = m_1'$$

$$Y_5' = (A_2 A_1' A_0)' = m_5'$$


$$Y_2' = (A_2' A_1 A_0')' = m_2'$$


$$Y_6' = (A_2 A_1 A_0')' = m_6'$$

$$Y_3' = (A_2' A_1 A_0)' = m_3'$$

$$Y_7' = (A_2 A_1 A_0)' = m_7'$$










(b)逻辑功能示意图

例4.3.2: 试用两片3线-8线译码器74HC138组成4线-16线译码器。





(1)片工作,(2)片禁止。若输入 $D_3D_2D_1D_0$ =0100时,译码器(1)输出 11110111 。




(2)片工作,(1)片禁止。若输入 $D_3D_2D_1D_0$ =1101时,译码器(2)输出 11111011 。

二、二一十进制译码器

输入端: 4 输出端: 10


二一十进制译码器的输入是十进制数的4位二进制编码(BCD码),分别用 A_3 、 A_2 、 A_1 、 A_0 表示;输出的是与10个十进制数字相对应的10个信号,用 $Y_9 \sim Y_0$ 表示。由于二一十进制译码器有4根输入线,10根输出线,所以又称为4线-10线译码器。

集成8421 BCD码译码器74LS42




三、显示译码器


用来驱动各种显示器件,从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的 形式直观地显示出来的电路,称为显示译码器。





半导体数码管

显示器件: 常用的是七段显示器件












Ya-Yg:控制信号 高电平时,对应的LED亮 低电平时,对应的LED灭





BCD一七段显示译码器

A₃-A₀: 输入数据



要设计的七段显示译码器

十进制数	$A_3A_2A_1A_0$	$Y_a Y_b$	$Y_c Y_d$	$Y_{\rm e} Y_{\rm f} Y_{\rm g}$	显示字形
0	0 0 0 0	1 1	1 1	1 1 0	0
1	0 0 0 1	0 1	1 0	0 0 0	1
2	0 0 1 0	1 1	0 1	1 0 1	2
3	0 0 1 1	1 1	1 1	0 0 1	3
4	0 1 0 0	0 1	1 0	0 1 1	4
5	0 1 0 1	1 0	1 1	0 1 1	5
6	0 1 1 0	0 0	1 1	1 1 1	6
7	0 1 1 1	1 1	1 0	0 0 0	·
8	1 0 0 0	1 1	1 1	1 1 1	8
9	1 0 0 1	1 1	1 0	0 1 1	9

先设计输出Ya的逻辑表示式及电路图

(Ya) A_1A_0						
A_3A_2	00	01	11	10		
00	1	0	1	1		
01	0	1	1	0		
11	0	1	0	0		
10	1	1	0	0		

$$Y_a = (A_3'A_2'A_1'A_0 + A_3A_1 + A_2A_0')'$$

七段显示译码器7448引脚排列图






图4.3.18 用7448驱动BS201的连接方法



RBI和RBO配合使用,可使多位数字显示时的最高位及小数点后最低位的0不显示



四、译码器的应用

例4.3.3: 试用3线-8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为

$$\begin{cases} Z_1 = AC' + A'BC + AB'C \\ Z_2 = BC + A'B'C \end{cases}$$

$$Z_3 = A'B + AB'C$$

$$Z_4 = A'BC' + B'C' + ABC$$


解: 化为最小项之和的形式:

$$\begin{cases} Z_1 = ABC' + AB'C' + A'BC + AB'C \\ Z_2 = ABC + A'BC + A'B'C \\ Z_3 = A'BC + A'BC' + AB'C \\ Z_4 = A'BC' + AB'C' + A'B'C' + ABC \end{cases}$$

当 S_1 =1, S_2 '= S_3 '=0时, $\diamondsuit A_2$ =A, A_1 =B, A_0 =C,则


$$\begin{cases} Z_1 = m_3 + m_4 + m_5 + m_6 = (m'_3 \cdot m'_4 \cdot m'_5 \cdot m'_6)' \\ Z_2 = m_1 + m_3 + m_7 = (m'_1 \cdot m'_3 \cdot m'_7)' \\ Z_3 = m_2 + m_3 + m_7 = (m'_2 \cdot m'_3 \cdot m'_7)' \\ Z_4 = m_0 + m_2 + m_4 + m_7 = (m'_0 \cdot m'_2 \cdot m'_4 \cdot m'_7)' \end{cases}$$

画电路图





例:分析下图电路逻辑功能。



解:
$$Z_1 = (Y_1' \cdot Y_2' \cdot Y_4' \cdot Y_7')'$$

 $= ((A_2'A_1'A_0)' \cdot (A_2'A_1A_0')' \cdot (A_2A_1'A_0')' \cdot (A_2A_1A_0)')'$
 $= A_2'A_1'A_0 + A_2'A_1A_0' + A_2A_1'A_0' + A_2A_1A_0$
 $= A'B'CI + A'BCI' + AB'CI' + ABCI$

$$Z_{2} = (Y'_{3} \cdot Y'_{5} \cdot Y'_{6} \cdot Y'_{7})'$$

$$= ((A'_{2}A_{1}A_{0})' \cdot (A_{2}A'_{1}A_{0})' \cdot (A_{2}A_{1}A'_{0})' \cdot (A_{2}A_{1}A'_{0})' \cdot (A_{2}A_{1}A_{0})')'$$

$$= A'_{2}A_{1}A_{0} + A_{2}A'_{1}A_{0} + A_{2}A_{1}A'_{0} + A_{2}A_{1}A'_{0}$$

$$= A'BCI + AB'CI + ABCI' + ABCI$$

A	В	CI	Z_1	Z_2
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$Z_1 = A'B'CI + A'BCI' + AB'CI' + ABCI$$

$$Z_2 = A'BCI + AB'CI + ABCI' + ABCI$$

这是一个全加器电路


数据分配器

定义:将公共数据线上的信号根据需要送到多个不同通道上去的逻辑电路。

输入端:1个


输出端:2n个

框图:



数据分配器示意图

由74HC138构成的1路-8路数据分配器




§ 4.4.3 数据选择器


定义:根据需要将多路信号中选择一路送到公共数据线上的逻辑电路(又称多路开关).

输入端: 2n个

输出端: 1个



1、2选1数据选择器



$$F = A'D_0 + AD_1 \qquad A \qquad F$$


$$0 \qquad D_0$$

$$1 \qquad D_1$$

集成化


$$D_0$$
 D_1
 F

2、4选1数据选择器



由地址码决定从 4 路输入中 选择哪 1 路输出。


即:



$$Y = A_1' A_0' D_0 + A_1' A_0 D_1 + A_1 A_0' D_2 + A_1 A_0 D_3$$

集成电路数据选择器

型号:74HC153 双4选1数据选择器




_输入			输出
A_1	A_{θ}	S_1'	Y_1
φ	ф	1	0
0	0	0	D_{10}
0	1	0	D_{11}
1	0	0	D_{12}
1	1	0	D_{13}

$$Y_{1} = [(A'_{1}A'_{0})D_{10} + (A'_{1}A_{0})D_{11} + (A_{1}A'_{0})D_{12} + (A_{1}A_{0})D_{13}] \cdot S_{1}$$

$$Y_{2} = [(A'_{1}A'_{0})D_{20} + (A'_{1}A_{0})D_{21} + (A_{1}A'_{0})D_{22} + (A_{1}A_{0})D_{23}] \cdot S_{2}$$

集成8选1 数据选择 器 74HC151



S'=1时,选择器被禁止,无论地址码是什么,Y总是等于 0

$$S' = 0$$

$$Y = (A'_2 A'_1 A'_0) D_0 + (A'_2 A'_1 A_0) D_1 + (A'_2 A_1 A'_0) D_2 + (A'_2 A_1 A_0) D_3$$
$$+ (A_2 A'_1 A'_0) D_4 + (A_2 A'_1 A_0) D_5 + (A_2 A_1 A'_0) D_6 + (A_2 A_1 A_0) D_7$$


H C **5** 的真值表

		j	入		输	出
D	A_2	A_1	A_0	S'	Y	<i>Y'</i>
×	×	×	×	1	0	1
D_0	0	0	0	O	D_0	D_0^{\prime}
D_1	0	0	1	O	D_1	D_1^{\prime}
D_2	0	1	0	O	D_2	D_2^{\prime}
D_3	0	1	1	O	D_3	D_3^{\prime}
D_4	1	0	O	O	D_4	D_4^{\prime}
D_5	1	0	1	O	D_5	D_5'
D_6	1	1	0	O	D_6	D_6'
D_7	1	1	1	0	D_7	D_7'


扩展:

例4.3.4

用双4选1数 据选择器构 成8选1数据 选择器.



 A_2 =1时,下边一半数据选择器工作,数据 D_4 ~ D_7 选择一路输出。



$$A_3$$
=0时, $S_1'=0$ 、 $S_2'=1$,片(2)禁止、片(1)工作 A_3 =1时, $S_1'=1$ 、 $S_2'=0$,片(1)禁止、片(2)工作

用数据选择器设计组合逻辑电路

步骤:

- 1.列出所求逻辑函数的真值表,写出其最小项表达式。
- 2.根据上述函数包含的变量数,选定数据选择器。
- 3.对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值。
- 4.按照求出的表达式或取值连接电路,画电路连线图。

逻辑函数

加个地址变量的数据选择器,不需要增加门电路,最多可实现n+1个变量的函数。

确定数据选择器

2

确定地址变量

L = A'B'C + A'BC' + AB

3个变量,选用4 选1数据选择器。

选用74HC153

2 74HC153有两个 地址变量。

 $A_1 = A$, $A_0 = B$

公式法

函数的标准与或表达式:

$$L = A'B'C + A'BC' + AB$$

$$= A_1'A_0'C + A_1'A_0C' + A_1A_0' \cdot 0 + A_1A_0 \cdot 1$$

4选1数据选择器输出信号的表达式:

 $Y = A_1'A_0'D_0 + A_1'A_0D_1 + A_1A_0'D_2 + A_1A_0D_3$


比较L和Y,得:

$$D_0 = C$$
, $D_1 = C'$, $D_2 = 0$, $D_3 = 1$



3





例4.5.5
$$Z = A'B'C' + AC + A'BC$$

解: ①写出最小项表达式

$$Z = A'B'C' + AC + A'BC = A'B'C' + AB'C + ABC + A'BC$$

②选用8选1数据选择器74HC151, 当S'=0时,

$$\diamondsuit A_2 = A \setminus A_1 = B \setminus A_0 = C$$
,代入上式得:

$$Z = A_2' A_1' A_0' + A_2 A_1' A_0 + A_2 A_1 A_0 + A_2' A_1 A_0$$


③对照74HC151输出表达式,求Di

$$Y = (A'_2 A'_1 A'_0) D_0 + (A'_2 A'_1 A_0) D_1 + (A'_2 A_1 A'_0) D_2 + (A'_2 A_1 A_0) D_3$$
$$+ (A_2 A'_1 A'_0) D_4 + (A_2 A'_1 A_0) D_5 + (A_2 A_1 A'_0) D_6 + (A_2 A_1 A_0) D_7$$

比较L和Y,得:

$$D_0 = 1$$
, $D_1 = 0$,
 $D_2 = 0$, $D_3 = 1$,
 $D_4 = 0$, $D_5 = 1$,
 $D_6 = 0$, $D_7 = 1$

④ 画连线图



另解: ①写出最小项表达式

$$Z = A'B'C' + AC + A'BC = A'B'C' + AB'C + ABC + A'BC$$

②选用双4选1数据选择器74HC153其中的一半,

当
$$S_1'=0$$
时,令 $A_1=A$ 、 $A_0=B$,代入上式得:


$$Z = A_1'A_0'C' + A_1A_0'C + A_1A_0C + A_1'A_0C$$

③对照74HC153输出表达式,求D_i

$$Y_1 = \left[(A_1'A_0')D_{10} + (A_1'A_0)D_{11} + (A_1A_0')D_{12} + (A_1A_0)D_{13} \right] \cdot S_1$$

可得: $D_{10} = C' D_{11} = C D_{12} = C D_{13} = C$

④画连线图



例4.5.4(例4.3.2交通灯监视电路): 列真值表

解:取红、黄、绿三盏灯分别用 R、A、G表示,设灯亮为"1",不亮为"0";故障信号为输出变量用Z表示,规定正常为"0",不正常为"1"。

①写逻辑函数式

$$Z = R'A'G' + R'AG + RA'G + RAG' + RAG$$

R	A	\mathbf{G}	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

② 选2个地址输入端的4选1数据选择器(74HC153) 当 S_1 '=0时,令 A_1 =R、 A_0 =A,代入上式得:


$$Z = A_1' A_0' G' + A_1' A_0 G + A_1 A_0' G + A_1 A_0 G' + A_1 A_0 G$$

③对照74HC153输出表达式,求Di


$$Y_1 = \left[(A_1'A_0')D_{10} + (A_1'A_0)D_{11} + (A_1A_0')D_{12} + (A_1A_0)D_{13} \right] \cdot S_1$$

可得: $D_{10} = G'$ $D_{11} = G$ $D_{12} = G$ $D_{13} = 1$

④画连线图



例:分析下图电路逻辑功能。



 $解: : S_1'=S_2'=0$


∴74HC153正常工作,且A₁=A,A₀=B

$$Z_{1} = A'_{1}A'_{0}D_{10} + A'_{1}A_{0}D_{11} + A_{1}A'_{0}D_{12} + A_{1}A_{0}D_{13}$$
$$= A'B'CI + A'BCI' + AB'CI' + ABCI$$

$$Z_{2} = A'_{1}A'_{0}D_{20} + A'_{1}A_{0}D_{21} + A_{1}A'_{0}D_{22} + A_{1}A_{0}D_{23}$$

$$= A'B' \cdot 0 + A'BCI + AB'CI + AB \cdot 1$$

$$= A'BCI + AB'CI + AB$$




A	В	CI	Z_1	\mathbb{Z}_2
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$Z_1 = A'B'CI + A'BCI' + AB'CI' + ABCI$$

$$Z_2 = A'BCI + AB'CI + AB$$

这是一个全 加器电路

数据分配器和数据选择器一起构成数据分时传送系统



§ 4.4.4 加法器

举例: A=1101, B=1001, 计算A+B

$$\begin{array}{c} 1 & 1 & 0 & 1 \\ +_1 & l_0 & l_0 & 0 & 1 \\ \hline 1 & 0 & 1 & 1 & 0 \\ \end{array}$$

加法运算的基本规则:

- (1) 逢二进一。
- (2) 最低位是两个数最低位的相加,不需考虑进位。
- (3) 其余各位都是三个数相加,包括加数、被加数和低位来的进位。
- (4) 任何位相加都产生两个结果:本位和、向高位的进位。


1位加法器

(1) 半加器: 半加运算不考虑从低位来的进位 A---加数; B---被加数; S---本位和; Co---进位。 真值表

A	В	C o	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$S = A'B + AB' = A \oplus B$$

$$Co = AB$$



逻辑图

逻辑符号

(2) 全加器:

相加过程中,既考虑加数、被加数又考虑低位的进位。

A---加数; B---被加数; C_i ---低位的进位;

S---本位和; Co---进位。


逻辑状态表见下页

C i	A	В	S	C o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S = C'_i A'B + C'_i AB' + C_i A'B' + C_i AB = C_i \oplus A \oplus B$$

$$C_o = AB + C_i (A \oplus B) = AB + C_i A + C_i B$$

课本上采用了圈0的方法(p193)




(a) 双全加器74LS183

多位加法器

(1) 串行进位加法器

低位全加器进位输出 ↓ 高位全加器进位输入

如图:用全加器实现4位二进制数相加。



(2) 超前进位加法器

$$G_i = A_i B_i$$

$G_i = A_i B_i$ 进位传递条件 $P_i = A_i + B_i$

$$P_i = A_i + B_i$$

进位表达式

$$(CO)_i = A_i B_i + (A_i + B_i)(CI)_i = G_i + P_i(CI)_i$$

和表达式

$$S_i = A_i \oplus B_i \oplus (CI)_i$$

$$\begin{cases} S_0 = A_0 \oplus B_0 \oplus (CI)_0 \\ (CO)_0 = G_0 + P_0(CI)_0 \end{cases}$$

$$\begin{cases} S_1 = A_1 \oplus B_1 \oplus (CI)_1 \\ (CO)_1 = G_1 + P_1(CI)_1 = G_1 + P_1G_0 + P_1P_0(CI)_0 \end{cases}$$


$$\begin{cases} S_2 = A_2 \oplus B_2 \oplus (CI)_2 \\ (CO)_2 = G_2 + P_2(CI)_2 = G_2 + P_2G_1 + P_2P_1G_0 + P_2P_1P_0(CI)_0 \end{cases}$$

$$\begin{cases} S_3 = A_3 \oplus B_3 \oplus (CI)_3 \\ (CO)_3 = G_3 + P_3(CI)_3 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0(CI)_0 \end{cases}$$

应用举例4.3.7

解: BCD码+0011=余3码

设输入8421码用变量**DCBA**表示,输出余三码用变量 Y₃Y₂Y₁Y₀表示。 则有



 $Y_3Y_2Y_1Y_0 = DCBA+0011$


§ 4.4.5 数值比较器


定义:对两数A、B(可以是一位,也可是多位)进行大小比较的逻辑电路。比较的结果有A>B、A<B、A=B三种结果。

一、1位数值比较器

设A > B时 $Y_1 = 1$; A < B时 $Y_2 = 1$; A = B时 $Y_3 = 1$ 。 得1位数值比较器的真值表。

A	В	$Y_1(A>B)$	$Y_2(A < B)$	$Y_3(A=B)$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1





$$Y_1 = A \cdot (AB)' = A \cdot (A' + B') = AB'$$

 $Y_2 = B \cdot (AB)' = B \cdot (A' + B') = A'B$
 $Y_3 = (AB' + A'B)' = AB + A'B'$

二、多位数值比较器

比较原则:


- 1. 先从高位比起,高位大的数值一定大。
- 2. 若高位相等,则再比较低位数,最终结果由低位的比较结果决定。

请根据这个原则设计一下: 每位的比较应包括几个输入、输出?


4位数值比较器

比较输入			级联输入		输 出				
A_3 B_3	A_2 B_2	A_1 B_1	A_0 B_0	I(A>B) I(A <b) i(a="B)</td"><td colspan="3">Y(A>B) Y(A<b) y(a="B)</td"></b)></td></b)>			Y(A>B) Y(A <b) y(a="B)</td"></b)>		
$A_3 > B_3$	×	×	×	×	×	×	1	0	0
$A_3 < B_3$	×	×	×	×	X	×	0	1	0
$A_3=B_3$	$A_2 > B_2$	×	×	×	X	×	1	0	0
$A_3=B_3$	$A_2 < B_2$	×	×	×	X	×	0	1	0
$A_3=B_3$	$A_2 = B_2$	$A_1 > B_1$	×	×	X	×	1	0	0
$A_3=B_3$	$A_2 = B_2$	$A_1 < B_1$	×	×	X	×	0	1	0
$A_3=B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 > B_0$	×	X	×	1	0	0
$A_3=B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 < B_0$	×	X	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0 = B_0$	1	0	0	1	0	0
$A_3=B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 = B_0$	0	1	0	0	1	0
$A_3=B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0=B_0$	0	0	1	0	0	1

集成数值比较器



例4.5.3 试用两片74LS85组成一个8位数值比较器。




4.5 层次化和模块化的设计方法


- 4.6 可编程逻辑器件 (PLD, Programmable Logic Device)
- 一、PLD的基本特点
 - 1. 数字集成电路从功能上有分为通用型、专用型两大类

数字 系统









2. PLD的特点: 是一种按通用器件来生产,但逻辑功能是由用户通过对器件编程来设定的

二、PLD的发展和分类

PROM是最早的PLD

- 1. FPLA 现场可编程逻辑阵列
- 2. PAL 可编程阵列逻辑
- 3. GAL 通用阵列逻辑
- 4. EPLD 可擦除的可编程逻辑器件
- 5. FPGA 现场可编程门阵列
- 6. CPLD 复杂可编程逻辑器件
- 7. ISP-PLD 在系统可编程的PLD


连接方式

- ●可编程"接通"单元: 它依靠用户编程来实现 "接通"连接。
- ●可编程"断开"单元:


编程实现断开状态。这种 单元又称为被编程擦除单 元。

固定连接:

可编程连接:



三、LSI中用的逻辑图符号




互补输出的缓冲器


三态输出的缓冲器

FPLA

组合电路和时序电路结构的通用形式



可编程的"与"阵列+可编程的"或"阵列




4.9 组合逻辑电路中的竞争一冒险现象

一.竞争一冒险的概念

在组合电路中,当输入信号的状态改变时,输出端可能会出现不正常的干扰信号,使电路产生错误的输出,这种现象称为竞争冒险。

二.产生竞争一冒险的原因

原因: 主要是门电路的延迟时间产生的。




三. 检查竞争一冒险的方法

只要输出端的逻辑函数在一定条件下能简化成

$$Y = A + A'$$
 或 $Y = A \cdot A'$

则可出现竞争一冒险现象。



图(a)
$$Y = AB + A'C$$

当B=C=1时,

$$Y = A + A'$$

存在竞争冒险

图(b)
$$Y = (A+B)(B'+C)$$

$$Y = B \cdot B'$$

存在竞争冒险

四.消除竞争一冒险的方法

- 1. 接入滤波电容
- 2. 引入选通脉冲
- 3. 修改逻辑设计(增加冗余项)

本章小结

- ①组合电路的特点:在任何时刻的输出只取决于当时的输入信号,而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。
- ②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述,它们在本质上是相通的,可以互相转换。
- ③组合电路的分析步骤:逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。
- ④组合电路的设计步骤:列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。

在许多情况下,如果用中、大规模集成电路来实现组合函数,可以取得事半功倍的效果。

组合逻辑电路的设计方法

电路功 能描述


穷举法

真值表

例:设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯,使之在上楼前,用楼下开关打开电灯,上楼后,用楼上开关关灭电灯;或者在下楼前,用楼上开关打开电灯,下楼后,用楼下开关关灭电灯。

设楼上开关为A,楼下开关为B,灯泡为Y。并设A、B闭合时为1,断开时为0;灯亮时Y为1,灯灭时Y为0。根据逻辑要求列出真值表。

A	В	Y
0	0	0
0	1	1
1	0	1
1	1	0



电路功 能描述 例:用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判,一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功,并且其中有一个为主裁判时,表明成功的灯才亮。

(1)

设主裁判为变量A, 副裁判分别为B和C, 表示成功与否的灯为Y, 根据逻辑要求列出真值表。

A	B	C	Y	A	В	C	Y
0	0	0	0	1	0	0	0
0	0	1	0	1	0	1	1
0	1	0	0	1	1	0	1
0	1	1	0	1	1	1	1


真值表

穷举法

2

逻辑表达式

 $Y = m_5 + m_6 + m_7 = AB'C + ABC' + ABC$



利用中规模组件设计组合电路(标准化设计)

中规模组件都是为了实现专门的逻辑功能而设计,但是通过适当的连接,可以实现一般的逻辑功能。

用中规模组件设计逻辑电路,可以减少连线、提高可靠性。

下面介绍用选择器和译码器设计组合逻辑电路的方法。

1.用译码器实现组合逻辑函数

原理: 变量译码器输出能产生输入变量的所有最小项。

高电平输出时: $Y_i = m_i$

低电平输出时: $Y_i' = m_i'$

而任何一个组合逻辑函数都可以变换为最小项之和的标准形式。因此,用译码器和门电路可实现任何 单输出或多输出的组合逻辑函数。

当译码器输出低电平有效时,一般选用与非门;


当译码器输出高电平有效时,一般选用或门;

例1 用译码器实现三个输入变量函数

$$F = \sum m(1,2,4,7)$$

解:译码器没有特指的情况下,指的都是变量译码器。低电平输出有效的译码器能产生输入变量的所有最小项的非。由于任何逻辑函数都可以按照最小项之和表示成标准积之和的形式,再二次求反,变成与非一与非式。因此可以想象,利用译码器得到最小项之非,而由外部的与非门来形成与非,即可实现逻辑函数。

由于本题有三个输入变量,总共有八个最小项。可以采用3线-8线译码器(如74LS138),得到逻辑电路图如下图所示。



例2 用译码器和门电路实现逻辑函数:

$$Y = A'B'C + ABC' + C$$

解: 1)选择译码器。

由于Y中有3个变量A、B、C,故应选3-8译码器,如74LS138。 因74LS138输出为低电平有效,故选用与非门。

2)将Y变换为标准与或表达式。

$$Y = A'B'C + ABC' + ABC + AB'C + A'BC$$

= $m_1 + m_3 + m_5 + m_6 + m_7$
= $m_1' \bullet m_3' \bullet m_5' \bullet m_6' \bullet m_7'$

3) $\diamond A_2 = A \cdot A_1 = B \cdot A_0 = C$,可画出逻辑电路图。

例3 用译码器设计一个一位全加器。它能将两个二进制数及来自低位的进位进行相加,并产生和数与进位数。

解: 1)分析设计要求,列出真值表。 设被加数为A_i,加数为B_i,来自低位的进位为C_{i-1}。 本位和为S_i,向高位的进位为C_i。

输		λ	输	出	
Ą	B_i	C_{i-1}	S_i	C_{i}	
0	0	0	0	0	
0	0	1	1	0	
0	1	0	1	0	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	0	1	
1	1	0	0	1	
1	1	1	1	1	

2) 写出逻辑函数表达式

$$S_{i} = A_{i} 'B_{i} 'C_{i-1} + A_{i} 'B_{i}C_{i-1} ' + A_{i}B_{i} 'C_{i-1} ' + A_{i}B_{i}C_{i-1}$$

$$C_{i} = A_{i} 'B_{i}C_{i-1} + A_{i}B_{i} 'C_{i-1} + A_{i}B_{i}C_{i-1} ' + A_{i}B_{i}C_{i-1}$$

3) 选择译码器

全加器有3个输入信号,有两个输出信号,因此可 选74LS138和两个与非门来实现。

4)将A_i连A₂、B_i连A₁、C_{i-1}连A₀,则Si、Ci式变为:

$$S_i = (Y_1 ' \bullet Y_2 ' \bullet Y_4 ' \bullet Y_7 ')'$$

$$C_i = (Y_3 ' \bullet Y_5 ' \bullet Y_6 ' \bullet Y_7 ')'$$

5) 有此可画出所设计的全加器电路图。

2、用数据选择器设计逻辑电路

四选一选择器功能表



	输入		输出
\mathbf{A}_1	\mathbf{A}_{0}	S'	W
ф	ф	1	0
0	0	0	(D_0)
0	1	0	\mathbf{D}_{1}
1	0	0	D ₂
1	X	0	D ₃

$$W = D_0(A_1'A_0') + D_1(A_1'A_0) + D_2(A_0'A_1) + D_3(A_1A_0)$$

类似三变量函数的表达式!

例:利用四选一选择器实现如下逻辑函数。

$$Y = R'A'G' + R'AG' + RA'G + AG$$

变换


$$Y = R'(G'A') + R'(G'A) + R(GA') + 1 \cdot (GA)$$

与四选一选择器输出的逻辑式比较

$$W = D_0(A_1'A_0') + D_1(A_1'A_0) + D_2(A_0'A_1) + D_3(A_1A_0)$$

可以令:

$$G = A_1$$
 $A = A_0$
 $D_2 = R$ $D_3 = 1$
 $D_0 = D_1 = R'$



$$Y = R'A'G'+R'AG'+RA'G+AG$$