



第4章 组合逻辑电路

第1讲：分析与设计方法



§ 4.1 概述

§ 4.2 组合逻辑电路的分析和设计方法

§ 4.3 常用组合逻辑电路

§ 4.4 组合逻辑电路的竞争—冒险现象

§ 4.1 概述


数字电路

组合逻辑电路

任一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。

时序逻辑电路

任一时刻的输出不仅取决于现时的输入，而且还与电路原来状态有关。



组合逻辑电路的框图

组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，

4.2 组合逻辑电路的分析和设计方法

§ 4.2.1 组合逻辑电路的分析方法

已知逻辑电路 $\xrightarrow{\text{分析}}$ 说明逻辑功能

分析方法步骤:

组合逻辑电路图 \longrightarrow 写出逻辑表达式

\longrightarrow 化简 \longrightarrow 列真值表 \longrightarrow 说明功能

逻辑图

从输入到输出
逐级写出


1

逻辑表 达式

化简

2

最简与或 表达式



1


$$Y = (Y_1 Y_2 Y_3)' = ((AB)'(BC)'(CA)')'$$

2

$$Y = AB + BC + CA$$


$$Y = AB + BC + CA$$

最简与或
表达式




3

真值表



4

电路的逻
辑功能




3

<i>A</i>	<i>B</i>	<i>C</i>	<i>Y</i>
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

4



当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。





解：

$$Y_2 = ((DBA)' \cdot (DC)')' = DBA + DC$$

$$Y_1 = ((DC'A')' \cdot (DC'B')' \cdot (D'CB)')' = DC'A' + DC'B' + D'CB$$


$$Y_0 = ((D'B')' \cdot (D'C')')' = D'B' + D'C'$$



D C B A	Y ₂ Y ₁ Y ₀	D C B A	Y ₂ Y ₁ Y ₀
0 0 0 0	0 0 1	1 0 0 0	0 1 0
0 0 0 1	0 0 1	1 0 0 1	0 1 0
0 0 1 0	0 0 1	1 0 1 0	0 1 0
0 0 1 1	0 0 1	1 0 1 1	1 0 0
0 1 0 0	0 0 1	1 1 0 0	1 0 0
0 1 0 1	0 0 1	1 1 0 1	1 0 0
0 1 1 0	0 1 0	1 1 1 0	1 0 0
0 1 1 1	0 1 0	1 1 1 1	1 0 0

由真值表知：该电路可用来判别输入的4位二进制数数值的范围。

例1: 半加、全加器



$$F = \overline{\overline{A \cdot B \cdot A} \cdot \overline{A \cdot B \cdot B}} = \overline{A \cdot B \cdot A} + \overline{A \cdot B \cdot B}$$

$$= (\overline{A} + \overline{B}) \cdot A + (\overline{A} + \overline{B}) \cdot B = A \cdot \overline{B} + \overline{A} \cdot B$$


$$CO = A \cdot B$$

$$F = A \cdot B' + A' \cdot B$$

异或门

真值表

A	B	F	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



$$F = A \oplus B$$


$$CO = A \cdot B$$


若把AB分别看成一位二进制数

特点:

输入不同为“1”。

半加器





$$S = A \oplus B \oplus CI$$
$$CO = (A \oplus B)CI + AB$$




A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


$$S = A \oplus B \oplus CI$$

$$CO = (A \oplus B)CI + AB$$

这是一个全
加器电路



全加器逻辑图



全加器图形符号

半加器:

只考虑了本位的两个数二进制数相加,
而没有考虑低位的进位。

全加器:

不只是本位的两个数二进制数相加,
来自低位的进位也一起相加。

$$\begin{array}{r} 011011 \\ + 000101 \\ \hline 100000 \end{array}$$


全加


半加

§ 4.2.2 组合逻辑电路的设计方法

根据实际逻辑问题 $\xrightarrow{\text{设计}}$ 逻辑电路

步骤:





例1：设计三人表决电路 (A 、 B 、 C)。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现。


解：1. 首先指明逻辑符号取“0”、“1”的含义。

三个按键 A 、 B 、 C 按下时为“1”，不按时为“0”。输出量为 L ，多数赞成时是“1”，否则是“0”。

2. 根据题意列出真值表

<i>A</i>	<i>B</i>	<i>C</i>	<i>L</i>
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1


3. 画出卡诺图化简:




$$L = AC + BC + AB$$

4、用与非门实现逻辑电路

$$L = ((AB + AC + BC)')' = ((AB)' \cdot (AC)' \cdot (BC)')'$$



例4.2.2:



解:取红、黄、绿三盏灯分别用R、A、G表示,设灯亮为“1”,不亮为“0”;故障信号为输出变量用Z表示,规定正常为“0”,不正常为“1”。

2、写逻辑函数式

$$Z = R'A'G' + R'AG + RA'G + RAG' + RAG$$

1、列真值表

R	A	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

3、化简

AG $R'A'G'$


R	00	01	11	10
0	1	0	1	0
1	0	1	1	1

RG **AG** **RA**

$$Z = R'A'G' + AG + RG + RA$$


4、画逻辑图

$$Z = R' A' G' + AG + RG + RA$$



用与非门实现

$$Z = ((R' A' G' + AG + RG + RA)')' = ((R' A' G')' \cdot (AG)' \cdot (RG)' \cdot (RA)')'$$



用与或非门实现

$$Z = (RA'G' + R'AG' + R'A'G)'$$

R \ AG				
	00	01	11	10
0	1	0	1	0
1	0	1	1	1

