

4

### 设计要求

数字逻辑电路实验

- ▶ 设计一个简易计算器,它具有下列运算功能 (基础部分70%)
  - 一位十进制数的相加、相减;
  - 数值和运算符用4×4键盘输入, 其中A为"+", B为"-", E为
  - 数值用数码管以十进制形式显示
  - 步骤
    - 初始时显示全 "0"
    - 先输入被加数
    - 再输入运算符,按下运算符键后,数码管显示全"0",


    - 按下"=",数码管显示运算结果
- ▶ 扩展部分(30%)
  - 一位十进制数的相乘,必须采用串行乘法实现;
  - 其他自选功能


东南大学电工电子实验中心

#### 分析原始系统功能要求 (基础) 数字逻辑电路实验


- ▶ 一位十进制数的相加 → BCD加法器
- ▶ 一位十进制数的相减 → BCD减法器
- ▶ 一位十进制数的相乘 → 串行乘法器
- > 输入
  - 4×4键盘 (实验室提供)
  - 0~9数字键
  - A、B、C、E功能键分别对应 "+" 、 "-" 、 "\*" 、 "="
- ▶ 输出
  - 2位数码管 (考虑进位)


东南大学电工电子实验中心








## 确定硬件算法-减法实现 数字逻辑电路实验 > 设计二进制原码减法电路 • 设计1位全减器 • 4个1位全减器组成4位全减器 > 将减数求补与被减数相加 ■ 被减数和减数都为不带符号正数 ■ [A-B]<sub>补</sub>=[A]<sub>补</sub>+[-B]<sub>补</sub> =[A]<sub>原</sub>+[-B]<sub>补</sub> • 若A≥B结果为正, 最高位有进位, [A-B]<sub>补</sub>输出为[A-B]<sub>原</sub> ■ 若A<B结果为负,最高位无进位, [A-B]\*为负数的补码,对[A-B]\*再 求一次补即为[A-B]<sub>原</sub> 东南大学电工电子实验中心
































\_

#### 系统状态转移表 (基础部分) 数字逻辑电路实验 等号 乘法 减法 加法 数字 现态 次态 计数 置数 置数 清零 置数 清零 置数 置数 清零 置数 清零 SO X X X X 000 0 000 0 X 0 0 1 0 001 S2 0 0 0 0 S3 0 011 000 0

## 东南大学电工电子实验中心

## 子系统

数字逻辑电路实验



- ▶ 数据处理单元通常又可分成多个子系统
- ▶ 每个子系统实现一个指定的逻辑功能
- ▶ 每个子系统又可划分为控制单元及数据处理单元

东南大学电工电子实验中心

## 设计数据处理单元


数字逻辑电路实验





- > 键盘输入(实验中心提供)
- ▶ 数码显示(实验中心提供)
- > 实现数据锁存 (带清零和置数功能的寄存器, 如74161)
- ▶ 设计BCD加减器 (实验二已完成)
- > 设计串行乘法器电路
- > 实现和、差、积选择输出(数选器)可选总线MUX
- > 实现低位数码管键码/和差积选择输出显示 (数选器)


东南大学电工电子实验中心






















数字逻辑电路实验



- ▶ 加法器模块
  - 验证全加器功能
  - 验证二进制转BCD功能
  - 验证求补功能
  - 验证减法功能
- > 控制器模块
  - 有输入信号表示当前键值是数值、"加"、"减"还是"等号"
  - 按顺序输入"数值"→"加/减"→"数值"→"等号",检查 各个寄存器控制信号
- > 键盘模块
  - 仿真时重点检查是否能输出表示数值、"加"、"减"或"等号 "的信号,且信号长度在一个时钟周期以内

东南大学电工电子实验中心

# 验证总体电路 数字逻辑电路实验 原始功能指标分析 > 将各单元电路连接起来,完成整个系统 的总体设计验证 确定硬件算法 系统模块划分 设计单元电路 单元电路 完成 东南大学电工电子实验中心

### 验证总体电路

数字逻辑电路实验



- > 整体调试
  - 为了便于仿真先不接入按键模块和数码扫描模块
  - 将"键值"、"加"、"减"、"等号" 这些信号用input端口 代替
  - 将加法单元输出的2组BCD码作为输出端口
  - 仿真正确后再接入按键模块和数码扫描模块,配置管脚,下载验证
  - 键盘行线和列线不要忘了加上拉
- ▶ 时钟
  - 主时钟、显示扫描时钟
  - 主时钟和显示扫描时钟可以合为一个 (10kHz)
  - 所有时钟最好由一个高频时钟分配产生


东南大学电工电子实验中心

## 按键消抖

数字逻辑电路实验




- ▶ 因触点的弹性作用,键闭合和断开时会出现一系列尖脉冲
- ▶ 人按键的时间不会低于0.1S, 抖动产生的脉冲小于5mS
- > 200Hz时钟频率就可使抖动的影响被限制在一个时钟周期 内,从而准确识别两次按键动作



## 行列式 (矩阵) 键盘 数字逻辑电路实验 vcc • > 对行线轮流加低电平信号 > 无键按下时, 列线的值等于 " 1111" Col0 1 Col1 1 Col2 1 Col3 1 > 有按键按下, 列线的值将不 等于"1111" Row0 > 检测到这个变化后,输出一 个控制信号,使行线的扫描 Row1 ▶ 将行线和列线共同组成的8 Row2 -位码送入到译码电路进行译 码,即可获得键值 Row3 -东南大学电工电子实验中心









## 验收要求

## 数字逻辑电路实验



### > 实物验收

- 做2组加法,和小于10和大于10各一个
- 做2组减法,差小于0和大于0各一个
- 做2组乘法,积小于10和大于10各一个

## > 现场提问

- 讲解顶层模块构成
- 演示顶层仿真结果
- 根据老师要求讲解指定模块具体电路
- 根据老师要求演示指定模块仿真结果

东南大学电工电子实验中心