存储器2

程晨闻 东南大学电气工程学院

> 存储器的基本概念、种类和组成

- 存储体
- 控制电路
- 地址译码电路
- _ 数据缓冲
- > SRAM的工作原理
 - _ 结构
 - 特点
- > DRAM的工作原理
 - 结构



学习内容


- > 紫外线擦除可编程ROM (EPROM)
- > 电可擦可编程只读存储器 (EEPROM)
- ➤ TM4C控制器中的存储器
- > 字节顺序



EPROM

> EPROM


- 顶部开有一个圆形的石英窗口,用于紫外线 透过擦除原有信息
- 一般使用专门的编程器(烧写器)进行编程
- 编程后, 应该贴上不透光封条
- 出厂未编程前,每个基本存储单元都是信息1
- 编程就是将某些单元写入信息0






EPROM芯片2716

- ・存储容量为2K×8
- ・ 24个引脚:
 - 11根地址线A₁₀~A₀
 - **− 8根数据线DO₇ ~ DO₀**
 - **片选/编程CE*/PGM**
 - 读写OE*
 - 编程电压V_{PP}



EPROM芯片2764

- ・ 存储容量为8K×8
- ・ 28个引脚:
 - 13根地址线A₁₂~A₀
 - -8根数据线 $D_7 \sim D_0$
 - **片选CE***
 - 编程PGM*
 - 读写OE*
 - 编程电压V_{PP}




> EEPROM (Electrically Erasable Programmable read only memory)

- 即**电可擦**可编程只读存储器,是一种掉电后数据不丢失 (不挥发)存储芯片
- ➤ 快闪存储器 (Flash Memory)
 - 全名叫Flash EEPROM Memory,是一种电子式可清除程序化只读存储器的形式,允许在操作中被多次擦或写的存储器
 - Flash又分为NAND flash和NOR flash二种

- ➤ EEPROM使用浮栅场效应管(Floating Gate FET) 作为基本存储单元来存储数据
 - 传统MOS管栅极下插入一层多晶硅浮栅
 - 浮栅周围氧化层和绝缘层与电极隔离
 - 氧化物电阻高,势垒大,浮栅中电子泄露速度慢

源极(s) 控制栅(g) 漏极(d)



FLOTOX (Floating Gate Tunneling Oxide)结构




8/58

浮栅场效应管

浮栅场效应管简化示意图和符号

- 浮栅中的电子即为需要存储的数据
- F-N隧道效应(Fowler-Nordheim tunneling)
- 浮栅延长区的下方有个薄氧区小窗口,在外加强电场 的作用下漏极与浮栅之间可以进行双向电子流动,进 而达到对存储单元的"擦除"与"写入"操作


源极(s) 控制栅(g) 漏极(d)






> 写入

- 控制栅极与漏极在强电场的作用下,衬底中的电子获得足够能量后, 穿过氧化层的禁带到达浮栅
- 对存储单元进行"写入"操作,就是将电子注入到浮栅中的过程,即写入'1'的过程,代表逻辑"0"



> 写入


- 为防止存储单元"写入"(或"擦除")对其它单元产生影响,每个FLOTOX管均与一个选通管配对(以N管为例、P管是类似)
- FLOTOX管是存储电子的单元,而选通管用来选择相应存储单元的控制位
- 这种结构导致单位存储面积比较大,因此, EEPROM存储芯片的容量通常都不会很大



浮栅场效应管


> 写入

- 源线 (Sources Lines, SL) 与位线 (Bit Lines, BL) 均为低电平
- 控制栅线 (CL) 为高电平 (不小于12V)
- 当对应存储单元的选通管打开时(Word Line, WL=V_{PP}),如下



> 擦除


- 对EEPROM存储单元进行"擦除"操作,就是将浮栅中电子释放的过程。



浮栅场效应管

> 擦除


- 位线为高电平 (不小于12V);
- 源线悬空且比Program Gate Line为低电平;
- 当对应存储单元的选通管打开时(SG=VPP),如下图所示:




浮栅场效应管

> 数据读取

- 浮栅注入(充电状态,写入)或释放电子(放电状态,擦除),存储单元阈值电压会发生改变;
- 读取时位线被上拉,给控制栅极加一个中间电压,如果 浮动栅极有电荷,DS关断,位线读出1;否则位线读出0。



> 实际使用的感知放大和数据缓冲




擦除—FG不带电子—逻辑"1" — mos管容易导通,导通电流大—位线为0—数据总线位:1

写入(编程)—FG带电子—逻辑"0"——mos管难导通,导通电流小—位线为1—数据总线位:0



· 每个Bit Line下的基本存储单元是并联的,当某个Word Line被选中后,就可以实现对该Word的读取,也就是可以实现位读取(即Random access),且具有较高的读取速率。




NOR FLASH的中的N是NOT,含义是Floating Gate中有电荷时DS关断,读出'1',无电荷时DS导通,读出'0',是一种'非'的逻辑;OR的含义是同一个Bit Line下的各个基本存储单元是并联的,是一种'或'的逻辑,这就是NOR的由来。



- · 基本存储单元的并联结构决定了金属导线占用很大的面积, 因此NOR FLASH的存储密度较低,无法适用于需要大容量存储的应用场合,即适用于code-storage,不适用于data-storage;
- · 基本存储单元的并联结构决定了NOR FLASH具有存储单元可独立寻址且读取效率高的特性,因此适用于codestorage,且程序可以直接在NOR 中运行(即具有RAM的特性);
- NOR FLASH写入采用了热电子注入方式,效率较低,因此NOR写入速率较低,不适用于频繁擦除/写入场合。

NAND型 FLASH

- 每个Bit Line下的基本存储单元是串联的,NAND读取数据的单位是Page;
- 读某个page时,对其他所有page的word line施加电压,让其D、S导通;要读取的Page的基本存储单元的D和S的导通/关断状态则取决于Floating Gate是否有电荷;
- NAND无法实现位读取(即Random access),程序代码也就无法在NAND上运行。






ıttp://ee.seu.edu.cn


NAND型 FLASH

- · 基本存储单元的串联结构减少了金属导线占用的面积,die 的利用率很高,因此NAND FLASH存储密度高,适用于需要大容量存储的应用场合,即适用于data-storage;
- · 基本存储单元的串联结构决定了NAND FLASH无法进行位读取,也就无法实现存储单元的独立寻址,因此程序不可以直接在NAND 中运行,因此NAND是以Page为读取单位和写入单位,以Block为擦除单位;
- NAND FLASH写入采用F-N隧道效应方式,效率较高,因此 NAND擦除/写入速率很高,适用于频繁擦除/写入场合。同 时NAND是以Page为单位进行读取的,因此读取速率也不算

➤ NAND Flash与NOR Flash对比



NAND Flash memory floorplan



- > 256 KB bit-banded SRAM
 - 可以实现位操作,避免读取-修改-写入操作
- Internal ROM
 - 存储Boot Loader and vector table
 - 存储外设驱动程序
 - 存储加密标准表
 - 存储冗余校验功能
- > 1024 KB Flash memory
 - 四个 256 bits预取寄存器
- > 6KB EEPROM
 - 单个存储单元50万次写入



> 地址编排

Start	End	Description	For details, see page				
Memory							
0x0000.0000	0x000F.FFFF	On-chip Flash	621				
0x0010.0000	0x01FF.FFFF	Reserved	-				
0x0200.0000	0x02FF.FFFF	On-chip ROM (16 MB)	602				
0x0300.0000	0x1FFF.FFFF	Reserved	-				
0x2000.0000	0x2006.FFFF	Bit-banded on-chip SRAM	602				
0x2007.0000	0x21FF.FFFF	Reserved	-				
0x2200.0000	0x2234.FFFF	Bit-band alias of bit-banded on-chip SRAM starting at 0x2000.0000	602				
0x2235.0000	0x3FFF.FFFF	Reserved	-				
Peripherals							
0x4000.0000	0x4000.0FFF	Watchdog timer 0	1030				
0x4000.1000	0x4000.1FFF	Watchdog timer 1	1030				
0x4000.2000	0x4000.3FFF	Reserved	-				

0x4405.5000	0x5FFF.FFFF	Reserved	-					
0x6000.0000	0xDFFF.FFFF	EPI0 mapped peripheral and RAM	-					
Private Peripheral Bus								
0xE000.0000	0xE000.0FFF	Instrumentation Trace Macrocell (ITM)	82					
0xE000.1000	0xE000.1FFF	Data Watchpoint and Trace (DWT)	82					
0xE000.2000	0xE000.2FFF	Flash Patch and Breakpoint (FPB)	82					
0xE000.3000	0xE000.DFFF	Reserved	-					
0xE000.E000	0xE000.EFFF	Cortex-M4F Peripherals (SysTick, NVIC, MPU, FPU and SCB)	146					
0xE000.F000	0xE003.FFFF	Reserved	-					
0xE004.0000	0xE004.0FFF	Trace Port Interface Unit (TPIU)	83					
0xE004.1000	0xE004.1FFF	Embedded Trace Macrocell (ETM)	82					
0xE004.2000	0xFFFF.FFFF	Reserved	-					




Bit-banding

- SRAM起始地址0x2000.0000
- Bit-band 别名映射: 0x2200.0000
- Bit-band 别名区域的每个字映射到bit-band 区域的每个位

Address Range		Mamana Basian		
Start	End	Memory Region	Instruction and Data Accesses	
0x2000.0000	0x2006.FFFF		Direct accesses to this memory range behave as SRAM memory accesses, but this region is also bit addressable through bit-band alias.	
0x2200.0000	0x2234.FFFF	SRAM bit-band alias	Data accesses to this region are remapped to bit band region. A write operation is performed as read-modify-write. Instruction accesses are not remapped.	

➤ Bit-band 示意图

32-MB Alias Region



> 使用方法

- bit-band alias = bit-band base + (byte offset * 32) + (bit number * 4)
- 例: 0x2000.1000 bit 3
 - -0x2200.0000 + (0x1000 * 32) + (3 * 4) = 0x2202.000C

> ROM函数

- 存储Boot Loader and vector table
- 存储外设驱动程序
- 存储加密标准表
- 存储冗余校验功能
- > 将函数保持在Flash中

> 使用ROM中预先存储好的函数

```
#include "driverlib/rom.h"
#include "driverlib/rom_map.h"
```

```
g_ui32SysClock = MAP_SysCtlClockFreqSet((SYSCTL_XTAL_25MHZ | SYSCTL_OSC_MAIN | SYSCTL_USE_PLL | SYSCTL_CFG_VCO_480), 120000000);
```



Flash memory


- > 4个bank, 双向交错并联
- > 16k擦除
- > 32位存储结构, 4个256 bit 的预取寄存器

				4	200 0	ALCH 11		7 PP
0x0F.FFFC	0x0F.FFF8	0x0F.FFF4	0x0F.FFF0		0x0F.FFEC	0x0F.FFE8	0x0F.FFE4	0x0F.FFE0
	8 KB Secto	r31-1 Bank 3				8 KB Secto	r31-1 Bank 2	
0x08.401C	0x08.4018	0x08.4014	0x08.4010		0x08.400C	0x08.4008	0x08.4004	0x08.4000
0x08.3FFC	0x08.3FF8	0x08.3FF4	0x08.3FF0		0x08.3FEC	0x08.3FE8	0x08.3FE4	0x08.3FE0
	8 KB Sector 0 Bank 3				8 KB Sector 0 Bank 2			
0x08.001C	0x08.0018	0x08.0014	0x08.0010		0x08.000C	0x08.0008	0x08.0004	0x08.0000
	256 KB Bank 3: 128-bit output					256 KB Bank 2	2: 128-bit output	
0x07.FFFC	0x07.FFF8	0x07.FFF4	0x07.FFF0		0x07.FFEC	0x07.FFE8	0x07.FFE4	0x07.FFE0

0x07.FFFC	0x07.FFF8	0x07.FFF4	0x07.FFF0			
8 KB Sector31-1 Bank 1						
0x00.401C	0x00.4018	0x00.4014	0x00.4010			
0x00.3FFC 0x00.3FF8 0x00.3FF4 0x00.3FF						
8 KB Sector 0 Bank 1						
0x00.001C	0x00.0018	0x00.0014	0x00.0010			
256 KB Bank 1: 128-bit output						

E0 16 KB 00 1 MB Flash E0 8 KB Sector31-1 Bank 0 512 KB Low Region 0x00.400C 0x00.4000 0x00.4008 0x00.4004 0x00.3FEC 0x00.3FE8 0x00.3FE4 0x00.3FE0 8 KB Sector 0 Bank 0 16 KB 0x00.000C 0x00.0008 0x00.0004 0x00.0000 29/58 256 KB Bank 0: 128-bit output

512 KB High Region



Flash memory

Prototype:

```
int32_t
ROM_FlashErase(uint32_t ui32Address)
```

Parameters:

ui32Address is the start address of the flash block to be erased.

Description:

This function will erase a 16 kB block of the on-chip flash. After erasing the block is filled with 0xFF bytes. Read-only and execute-only blocks cannot be erased.

This function does not return until the block has been erased.

Prototype:

Description:

This function programs a sequence of words into the on-chip flash. Because the flash is programmed one word at a time, the starting address and byte count must both be multiples of four. It is up to the caller to verify the programmed contents, if such verification is required.

This function does not return until the data has been programmed.

```
for(i=0; i < CodeSize; i+=FlashBlockSize)
{
    FlashProtectSet(BackupAddress+i,FlashReadWrite);
    FlashErase(BackupAddress+i);
    if(FlashProgram((uint32_t*)(CurrentAddress+i), BackupAddress+i, FlashBlockSize) == 0) { blocks++;
    //FlashProtectSet(BackupAddress+i,FlashReadOnly);
}</pre>
```



EEPROM

> EEPROM

- 用于保存程序配置数据
- 6K bytes
- 共有1536 32-bit words
- 分为96 blocks,每个block有16 words (64 bytes)。每个block可以单 独设置保护
- 随机读写, 8/16/32 bits读, 32bits写

Prototype:

```
void 读函数
EEPROMRead(uint32_t *pui32Data,
```

```
uint32_t ui32Address,
uint32_t ui32Count)
```

Parameters:

pui32Data is a pointer to storage for the data read from the EEPROM. This pointer must point to at least ui32Count bytes of available memory.

ui32Address is the byte address within the EEPROM from which data is to be read. This value must be a multiple of 4.

ui32Count is the number of bytes of data to read from the EEPROM. This value must be a multiple of 4.

Description:

This function may be called to read a number of words of data from a word-aligned address within the EEPROM. Data read is copied into the buffer pointed to by the *pui32Data* parameter.



> 写函数

Prototype:

Parameters:

pui32Data points to the first word of data to write to the EEPROM.

ui32Address defines the byte address within the EEPROM that the data is to be written to. This value must be a multiple of 4.

ui32Count defines the number of bytes of data that is to be written. This value must be a multiple of 4.

Description:

This function may be called to write data into the EEPROM at a given word-aligned address. The call is synchronous and returns only after all data has been written or an error occurs.

EEPROM

> 示例


#include "driverlib/eeprom.h" uint32 t pui32Data[2]; uint32 t pui32Read[2]; // Program some data into the EEPROM at address 0x400. pui32Data[0] = 0x12345678; pui32Data[1] = 0x56789abc;EEPROMProgram(pui32Data, 0x400, sizeof(pui32Data)); // Read it back. EEPROMRead(pui32Read, 0x400, sizeof(pui32Read));


小端模式,大端模式

> 字节顺序

- 又称端序或尾序(Endianness),指存储器中或在数字通信链路中, 组成字的字节排列顺序
- Little-Endian就是低位字节排放在内存的低地址端,高位字节排放在内存的高地址端
- Big-Endian就是高位字节排放在内存的低地址端,低位字节排放在内存的高地址端。低位字节排放在内存的高地址端 The processor views memory as a linear collection of bytes numbered in ascending order from zero.

The processor views memory as a linear collection of bytes numbered in ascending order from zero. For example, bytes 0-3 hold the first stored word, and bytes 4-7 hold the second stored word. Data is stored in little-endian format, with the least-significant byte (Isbyte) of a word stored at the lowest-numbered byte, and the most-significant byte (msbyte) stored at the highest-numbered byte. Figure 2-5 on page 112 illustrates how data is stored.





· uint32_t a=100000, &a=0x20000010, 那么, 存储变量a是如何存储的?存储变量a所用的存储单元的地址分别是哪些?这些存储单元里各存储了什么?(存储器以字节为单位编址)


a = 0x0001 86A0

地址	0x2000 0010	0x2000 0011	0x2000 0012	0x2000 0013	
数据	A0	86	01	00	

半导体存储器与CPU的连接

- SRAM CPU的连接
- 译码方法同样适合I/O端口






存储芯片与CPU的连接

- > 存储芯片的数据线
- > 存储芯片的地址线
- > 存储芯片的片选端
- > 存储芯片的读写控制线

- > 若芯片的数据线正好与CPU数据线数量相同
 - 一次可从芯片中访问到8/16/32位数据
 - 全部数据线与系统的数据总线相连
- > 若芯片的数据线与CPU数据线数量不同
 - 一次不能从一个芯片中访问到全部数据
 - 利用多个芯片扩充数据位
 - 这个扩充方式简称"位扩充"

 $A_9 \sim A_0$

- · 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数
- ・其它连接都一样
- ・这些芯片应被看作是一个整体
- ・常被称为"芯片组"






存储芯片地址线的连接

- > 芯片的地址线通常应全部与系统的低位地 址总线相连
- > 寻址时,这部分地址的译码是在存储芯片内完成的,我们称为"片内译码"

片内译码

$A_9 \sim A_0$		范围(16进制)
0000	全0	000Н
0001	/	001H
0010		002H
• • •		• • •
1101		3FDH
1110		3FEH
1111	全 1	3FFH

片选端常有效



- 令芯片(组)的片选端常有效
- 不与系统的高位地址线发生联系
- 芯片(组)总处在被选中的状态
- 虽简单易行、但无法再进行地址 扩充,会出现"地址重复"




/ee.seu.edu.cr

- > 存储系统常需利用多个存储芯片扩充容量
- > 也就是扩充了存储器地址范围
- 进行"地址扩充",需要利用存储芯片的 片选端对多个存储芯片(组)进行寻址
- 这个寻址方法,主要通过将存储芯片的片 选端与系统的高位地址线相关联来实现
- > 这种扩充简称为"地址扩充"或"字扩充"

- > 译码:将某个特定的"编码输入"翻译为
- 唯一"有效输出"的过程
- > 译码电路可以使用门电路组合逻辑
- > 译码电路更多的是采用集成译码器
 - 常用的2:4译码器: 74LS139
 - 常用的3:8译码器: 74LS138
 - 常用的4:16译码器: 74LS154




地址扩充 (字扩充)





- > 所有的系统地址线均参与对存储单元的译码寻址
- 包括低位地址线对芯片内各存储单元的译码寻址 (片内译码),高位地址线对存储芯片的译码寻址(片 选译码)
- 采用全译码,每个存储单元的地址都是唯一的,不存在地址重复
- > 译码电路可能比较复杂、连线也较多

全译码示例




$A_{19}A_{18}A_{17}A_{16}A_{15}A_{14}A_{13}$	$A_{12}\sim A_0$	地址范围
0 0 0 1 1 1 0	全0	1C000H
· 中 0 0 0 1 1 1 0 47/	₅₈ 全 1	1DFFFH III A FINE 122 J map://ec.sed.edu.cn



- 只有部分(高位)地址线参与对存储芯片的译码
- 每个存储单元将对应多个地址(地址重复),需要选取一个可用地址
- > 可简化译码电路的设计
- > 但系统的部分地址空间将被浪费

部分译码示例




	$A_{19}\sim A_{15}$	$A_{14} \sim A_{12}$	$A_{11}\sim A_0$	一个可用地址
1	××10×	000	全0~全1	20000H~20FFFH
2	××10×	001	全0~全1	21000H~21FFFH
3	$\times \times$ 10 \times	010	全0~全1	22000H~22FFFH
4	××10×	011	全0~全1	23000H~23FFFH



- 一只用少数几根高位地址线进行芯片的译码, 且每根负责选中一个芯片(组)
- > 虽构成简单,但地址空间严重浪费
- > 可能会出现地址重复
- > 一个存储地址会对应多个存储单元
- > 多个存储单元共用的存储地址不应使用

线选译码示例



	$A_{19}\sim A_{15}$	A ₁₄ A ₁₃	$A_{12}\sim A_0$	一个可用地址
1	×××××	1 0	全0~全1	04000H~05FFFH
2	×××××	0 1	全0~全1	02000H~03FFFH

切记: A₁₄ A₁₃=00的情况不能出现 00000H~01FFFH的地址不可使用



乙工程学院

- ▶ 存储芯片的片选控制端可以被看作是一根最高位地址线
- 地址空间的选择和高位地址的译码选择(与系统的高位地址线相关联)
- 对一些存储芯片通过片选无效可关闭内部的输出驱动机制,起到降低功耗的作用

- > 芯片/OE与系统的读命令线相连
 - 当芯片被选中、且读命令有效时,存储芯片 将开放并驱动数据到总线
- > 芯片/WE与系统的写命令线相连
 - 当芯片被选中、且写命令有效时,允许总线 数据写入存储芯片

> 两个问题

- CPU的总线负载能力
 - · CPU能否带动总线上包括存储器在内的连接器件
 - ·CPU的总线驱动能力有限
 - 单向传送的地址和控制总线,可采用三态锁存器和三态单向驱动器等来加以锁存和驱动
 - · 双向传送的数据总线,可以采用三态双向驱动器来加以驱动

- 存储芯片与CPU总线时序的配合

- · CPU能否与存储器的存取速度相配合
- · 分析存储器的存取速度是否满足CPU总线时序的要求
- ・如果不能满足:考虑更换芯片,或总线周期中插入等 待状态Tw

切记: 时序配合是连接中的难点



> 作业

- 1: 十进制数10, -100, -1000, 10000转换为16进制 (补码, 32位存储)。
- 2: 定义两个变量 int8_t m=100, n=-100;他们在计算机中是以____进制的形式存储的,具体存储的数据为:
- 3: 定义一个字符串: char hello[] = "Hello";则存储器 hello地址处存放的数据是______, hello+1处存放的数据是_______, hello+3处存放的数据是_______, hello+3处存放的数据是_______, hello+3处存放的数据是_______, hello+5处存放的数据是_______, hello+5处存放的数据是_________. (为方便书写,可用16进制填写,ASCII码)。
- 4: 定义一个变量 int16_t k=1230。 把这个变量,从一个嵌入式系统传到另一个嵌入式系统,实际上传递的数据是_____。(为方便书写,可用16进制填写)。

〉作业

_	5:	存储器-	-般由 四部分组	、_ 成。	•		•	
_		SRAM的	的基本存储	诸单元是	: 的基本存储	•		
	_		0			214 TU 4	.	
_	7:	TM4C12	294的程序	予仔储器	是	_类型的	JFLASH	0
_	8:	TM4C12	294的FL	ASH中,	一个uint	32 t类型	型的数据	
	存点	汝在地址	0x0000	0000处,	的内容是			
	那	么0x0000	0000处	存放的引	产节是			
	0x	0000 000	1处存放	的字节员		1	0x0000	
				- ·			0003处	
		汝的字节					100100000000000000000000000000000000000	

谢谢!