

05. Memorie Interne a Semiconduttore

Classificazione delle Memorie

Le memorie a semiconduttore si dividono in due macro-categorie in base alla volatilità: le **memorie volatili** (RAM), che perdono i dati alla rimozione dell'alimentazione, e le **memorie non volatili** (ROM e derivate), che conservano i dati permanentemente.

RAM (Random Access Memory)

Caratteristiche generali:

- accesso casuale
- lettura/scrittura
- volatilità
- memorizzazione temporanea
- statiche o dinamiche.

DRAM (Dynamic RAM)

I bit sono memorizzati come cariche elettriche in condensatori. La carica decade nel tempo, rendendo necessario un **refresh periodico** anche durante l'alimentazione.

Ogni cella è costituita da un transistor e un condensatore, il che rende la costruzione semplice e il costo contenuto. Tuttavia le DRAM sono più lente delle SRAM e richiedono circuiti di refresh. Operano in modo sostanzialmente analogico: il livello di carica determina il valore digitale (0 o 1). Sono impiegate per la **memoria principale**.

Funzionamento:

- **Write:** si applica tensione alla linea di bit (alta = 1, bassa = 0), poi si attiva la linea indirizzo per trasferire la carica al condensatore.
- **Read:** si seleziona la linea indirizzo, il transistor si attiva, la carica fluisce verso un amplificatore che la confronta con un riferimento per determinare il valore. Dopo la lettura, la carica deve essere ristabilita (refresh).

SRAM (Static RAM)

I bit sono memorizzati tramite **flip-flop** (porte logiche). Non c'è perdita di carica né necessità di refresh. La costruzione è più complessa (6 transistor per cella), il costo è maggiore, ma la velocità è superiore. Sono usate per la **cache**.

Funzionamento (fare riferimento a "11. memorie_interne1" - Pagina 4 seconda immagine):

- Stato 1: C_1 alto, C_2 basso; T_1 T_4 spenti, T_2 T_3 accesi.
- Stato 0: C_2 alto, C_1 basso; T_2 T_3 spenti, T_1 T_4 accesi.
- La linea indirizzo controlla i transistor di accesso (T_5 , T_6).
- **Write:** si applica il valore alla linea B e il complemento alla linea \bar{B} .
- **Read:** il valore viene letto dalla linea B .

Confronto SRAM vs DRAM

| Caratteristica | DRAM | SRAM |
|-------------------------|------------|----------------|
| Volatilità | Sì | Sì |
| Complessità costruttiva | Bassa | Alta |
| Densità | Alta | Bassa |
| Costo | Basso | Alto |
| Refresh | Necessario | Non necessario |
| Velocità | Minore | Maggiore |

| Caratteristica | DRAM | SRAM |
|----------------|--------------------|-------|
| Impiego tipico | Memoria principale | Cache |

ROM (Read Only Memory)

Memorie non volatili destinate alla memorizzazione permanente di microprogrammi, BIOS, subroutine di libreria, funzioni tabulate.

Tipologie di ROM

- **ROM a maschera:** scritte in fase di produzione; antieconomiche per piccole tirature.
- **PROM (Programmable ROM):** programmabili una sola volta dall'utente con strumentazione speciale.
- **EPROM (Erasable PROM):** cancellabili interamente tramite raggi ultravioletti.
- **EEPROM (Electrically Erasable PROM):** cancellabili elettricamente byte per byte; la scrittura è molto più lenta della lettura.
- **Flash:** cancellazione elettrica a livello di blocchi; evoluzione delle EEPROM.

Correzione degli Errori in Memoria

Tipologie di errore

- **Hard Failure:** guasti hardware permanenti.
- **Soft Error:** errori casuali, non distruttivi, che non danneggiano permanentemente la memoria.

Codice di Hamming

Il codice di Hamming permette di rilevare e correggere errori singoli. I bit di controllo (K) sono inseriti nelle posizioni che sono potenze di 2 (1, 2, 4, 8, ...). Il numero di bit di controllo necessari soddisfa la relazione $2^K - 1 \geq M + K$, dove M è il numero di bit di dati.

Esempio di overhead:

| Bit di dati | Bit di controllo | % incremento |
|-------------|------------------|--------------|
| 8 | 4 | 50% |
| 16 | 5 | 31,25% |
| 32 | 6 | 18,75% |
| 64 | 7 | 10,94% |

Ogni bit di controllo verifica un sottoinsieme di posizioni determinato dalla rappresentazione binaria della posizione stessa. Il calcolo dei bit di controllo avviene tramite operazione **XOR** sui bit di dati corrispondenti. In lettura, il confronto tra i bit di controllo memorizzati e quelli ricalcolati genera una **sindrome** che indica la posizione dell'eventuale errore.

SEC-DED

L'estensione **SEC-DED** (Single Error Correction, Double Error Detection) aggiunge un ulteriore bit di parità globale, consentendo di correggere errori singoli e rilevare (senza correggere) errori doppi.