NEC

应用笔记

改善EMC的PCB设计

NEC微控制器的应用指南

文档编号: U16935CA1V1AN00 发布日期: 2007年8月 @日电电子有限公司 2007 德国印制

CMOS设备的注释

① 输入引脚处的电压波形

输入噪音或一个反射波引起的波形失真可能导致错误发生。如果由于噪音等的影响使CMOS设备的输入电压范围保持在VIL(MAX)和VIH(MIN)之间,设备可能发生错误。在输入电平固定时以及输入电平从VIL (MAX)过渡到VIH (MIN)时的传输期间,要防止散射噪声影响设备。

② 未使用的输入引脚的处理

CMOS设备的输入端保持开路可能导致误操作。如果一个输入引脚未被连接,则由于噪音等原因可能会产生内部输入电平,从而导致误操作。CMOS设备的操作特性与Bipolar或NMOS设备不同。CMOS设备的输入电平必须借助上拉或下拉电路固定在高电平或低电平。每一个未使用引脚都应该通过附加电阻连接到VDD或GND。如果有可能尽量定义为输出引脚。对未使用引脚的处理因设备而异,必须遵循与设备相关的规定和说明。

③ ESD防护措施

如果MOS设备周围有强电场,将会击穿氧化栅极,从而影响设备的运行。因此必须采取措施,尽可能防止静电产生。一旦有静电,必须立即释放。对于环境必须有适当的控制。如果空气干燥,应当使用增湿器。建议避免使用容易产生静电的绝缘体。半导体设备的存放和运输必须使用抗静电容器、抗静电屏蔽袋或导电材料容器。所有的测试和测量工具包括工作台和工作面必须良好接地。操作员应当佩戴静电消除手带以保证良好接地。不能用手直接接触半导体设备。对于装配有半导体设备的PW板也应采取类似的静电防范措施。

④ 初始化之前的状态

在上电时MOS设备的初始状态是不确定的。在刚刚上电之后,具有复位功能的MOS设备并没有被初始化。因此上电不能保证输出引脚的电平,I/O设置和寄存器的内容。设备在收到复位信号后才进行初始化。具有复位功能的设备在上电后必须立即进行复位操作。

⑤ 电源开关顺序

在一个设备的内部操作和外部接口使用不同的电源的情况下,按照规定,应先在接通内部电源之后再接通外部电源。当关闭电源时,按照规定,先关闭外部电源再关闭内部电源。如果电源开关顺序颠倒,可能会导致设备的内部组件过电压,产生异常电流,从而引起内部组件的误操作和性能的退化。对于每个设备电源的正确开关顺序必须依据设备的规范说明分别进行判断。

⑥ 电源关闭状态下的输入信号

不要向没有加电的设备输入信号或提供I/O上拉电源。因为输入信号或提供I/O上拉电源将引起电流注入,从而引起设备的误操作,并产生异常电流,从而使内部组件退化。 每个设备电源关闭时的信号输入必须依据设备的规范说明分别进行判断

详细信息请联系:

(中国区)

网址:

http://www.cn.necel.com/

[北京]

日电电子(中国)有限公司

量子芯座 7, 8, 9, 15 层 电话: (+86) 10-8235-1155 传真: (+86) 10-8235-7679

中国北京市海淀区知春路 27号

[上海]

日电电子(中国)有限公司上海分公司

中国上海市浦东新区银城中路 200 号 中银大厦 2409-2412 和 2509-2510 室

电话: (+86) 21-5888-5400 传真: (+86) 21-5888-5230

上海恩益禧电子国际贸易有限公司 中国上海市浦东新区银城中路 200 号

中银大厦 2511-2512 室 电话: (+86) 21-5888-5400 传真: (+86) 21-5888-5230

[深圳]

日电电子(中国)有限公司深圳分公司

深圳市福田区益田路卓越时代广场大厦 39 楼

3901, 3902, 3909室

电话: (+86) 755-8282-9800 传真: (+86) 755-8282-9899

[香港]

香港日电电子有限公司

香港九龙旺角太子道西 193 号新世纪广场 第 2 座 16 楼 1601-1613 室 电话: (+852) 2886-9318

传真: (+852) 2886-9022 2886-9044

本手册中使用的所有(其他)产品,品牌或商业名称是各自所有者的商标或已注册商标。 产品说明书如有更改,恕不另行通知,为了确保您能获得最新的产品资料,请联络您当 地的NEC电子销售办事处。

- 本文档信息于 2006 年 5 月开始使用。将来可能未经预先通知而更改。在实际进行生产设计时,请参阅各产品最新的数据表或数据手册等相关资料以获取本公司产品的最新规格。
- 并非所有的产品和/或型号都向每个国家供应。请向本公司销售代表查询产品供应及其他信息。
- 未经本公司事先书面许可,禁止复制或转载本文件中的内容。本文件所登载内容的错误,本公司概不负责。
- 本公司对于因使用本文件中列明的本公司产品而引起的,对第三者的专利、版权以及其它知识 产权的侵权行为概不负责。本文件登载的内容不应视为本公司对本公司或其他人所有的专利、 版权以及其它知识产权作出任何明示或默示的许可及授权。
- 本文件中的电路、软件以及相关信息仅用以说明半导体产品的运作和应用实例。用户如在设备设计中应用本文件中的电路、软件以及相关信息,应自行负责。对于用户或其他人因使用了上述电路、软件以及相关信息而引起的任何损失,本公司概不负责。
- 虽然本公司致力于提高半导体产品的质量及可靠性,但用户应同意并知晓,我们仍然无法完全 消除出现产品缺陷的可能。为了最大限度地减少因本公司半导体产品故障而引起的对人身、财 产造成损害(包括死亡)的危险,用户务必在其设计中采用必要的安全措施,如冗余度、防火 和防故障等安全设计。
- 本公司产品质量分为:
 - "标准等级"、"专业等级"以及"特殊等级"三种质量等级。
 - "特殊等级"仅适用于为特定用途而根据用户指定的质量保证程序所开发的日电电子产品。 另外,各种日电电子产品的推荐用途取决于其质量等级,详见如下。用户在选用本公司的产品时,请事先确认产品的质量等级。
 - "标准等级": 计算机,办公自动化设备,通信设备,测试和测量设备,音频·视频设备,家电,加工机械以及产业用机器人。
 - "专业等级": 运输设备(汽车、火车、船舶等),交通用信号控制设备,防灾装置,防止犯罪装置,各种安全装置以及医疗设备(不包括专门为维持生命而设计的设备)。
 - "特殊等级: 航空器械,字航设备,海底中继设备,原子能控制系统,为了维持生命的医疗设备、用于维持生命的装置或系统等。

除在本公司半导体产品的数据表或数据手册等资料中另有特别规定以外,本公司半导体产品的质量等级均为"标准等级"。如果用户希望在本公司设计意图以外使用本公司半导体产品,务必事先与本公司销售代表联系以确认本公司是否同意为该项应用提供支持。

(注)

- (1) 本声明中的"本公司"是指日本电气电子株式会社(NEC Electronics Corporation)及其控股公司。
- (2) 本声明中的"本公司产品"是指所有由日本电气电子株式会社或为日本电气电子株式会社(定义如上)开发或制造的产品。

目 录

第1章	绪论	9
1.1	概述	9
1.2	缩写词列表	10
第2章	背景	11
2.1	直接半导体远场辐射	11
	2.1.1 平直导线(赫兹偶极子)	
	2.1.2 电流环路	
2.2		
2.3	信号分类	
	2.3.1 窄带噪音和宽带噪音	
	2.3.2 时钟 CMOS 电路的功耗	
0.0	2.3.3 矩形和梯形信号频谱	
2.3	经验规则	
	2.3.1 改善 EMC 仅有三个措施	
	2.3.3 线性与对数的表示法	
	2.3.4 窄带噪音和宽带噪音	
笛2音	NEC 微控制器	
ポリ 草 3.1	典型的微控制器布局	
3.1 3.2	英空的做控制器作同 主要噪声源	
3.2	土	
	3.2.2 内核,PLL 和时钟树	
	3.2.1 外部存储器接口	
	3.2.2 I/O-ring 上的通用端口	
3.3	躁声传播到非开关引脚	
0.0	3.3.1 微控制器的供电系统	
	3.3.2 内核噪声到 I/O 端口的串扰	
	3.3.3 I/O 口间的串扰	
第4章	NEC 微控制器片上 EMC 措施的示例	27
4.1	片上电容	27
	デ展时钟发生器频谱(SSCG)	
4.3		
4.4	邻近的电源和地引脚	
第5章	改善 NEC 微控制器 EMC 的 PCB 设计措施示例	31
	电源优化	
5.1	5.1.1 地平面系统	
	5.1.2 电源布局和退耦	
5.2	信号线布局	
0.2	5.2.1 线路端接	
	5.2.2 PCB 上的传输线	
	5.2.3 叠层	
5.3	震荡器	

	5.3.1	优化输出引脚	.4
	5.3.2	震荡器的地面连接	.42
第6章	总结		4:
第7章	猫文		4!

图表目录

图 1-1:	坏境踝戸长远友展趋势	9
图 2-1:	窄带躁声和宽带躁声	.13
图 2-2:	CMOS 功率与频率的关系	.14
图 2-3:	数字信号频谱	.15
图 2-4:	矩形和梯形信号辐射强度	.16
图 2-5:	引线阻抗影响	.18
图 3-1:	典型的微控制器布局	.21
图 3-2:	石英晶体震荡器信号 X1 和 X2	.22
图 3-3:	共用供电的串扰与分离供电的串扰	.24
	I/O 端口之间 的串扰	
图 4-1:	具有片上电容的 EME	.27
	具有 SSCG 的 EME	
	关注地面阻抗	
	邻近的电源引脚	
	缝隙天线	
	本地器件地	
	地面上信号线的场线	
	4 层 PCB 的防护圈	
	退耦等效电路	
	PCB 退耦布局	
	共用过孔电路之间的串扰	
	多级电源滤波器	
图 5-9:	T型滤波器对本地电源的隔离	.37
图 5-10	:备用桥接元件	.38
图 5-11	: 微带线和带状线	.39
	: 隐蔽信号线	
	:优化震荡器输出引脚	
	: 震荡器地的简单连接	
图 5-15	:优化震荡器地连接	.42

第一章 绪论

1.1 概述

此应用笔记的主旨是为硬件和/或PCB设计者在PCB设计过程中提供改善EMC的基本知识。由于详细的介绍这些设计规则将超过本应用笔记负荷,所以此笔记解释了大部分设计规则的基本知识。在市场上,有许多处理EMC,防辐射,电缆线路等系统设计的文献,因此,这里仅涉及少许EMC相关知识。此应用笔记主要目标是介绍NEC微控制器系列的PCB设计。

汽车,消费电子和工业应用等产品一般都包含一个或者多个微控制器,随着这些领域的增长,一些电子模块通常会出现在大多数应用系统上,并且一些应用和/或系统可能近距离工作,又由于电子应用产品数量的增加,在固定的环境中,电子模块的密度也在增长,因此,从长远角度来看,电磁环境躁声在一个给定的空间内是增长的,如图曲线1所示,当在电子设备的抗干扰性高于电磁环境躁声任何点时,电子设备的功能都不将受影响,遗憾的是,现在电子系统大部分具有较高的工作频率和较低的电平开关门限(由于较低工作电源),防躁声能力逐渐下降,如图曲线2。

图 1-1: 环境躁声长远发展趋势

由图1-1明显看出,当到达P点的时候,整个电子市场将濒临瓦解,因此,电子市场采取措施以改善电子系统的电磁兼容(EMC)是必要的,这样才能使P点落到无穷的时间线上。

第1章 绪论

1.2 缩写词列表

Α

λ

 A_{PP} Amplitude, peak-to-peak (峰峰值) Amplitude, root-mean-square (振幅, 方均根) A_{RMS} Ε Amplitude of E-field (电场幅值) f Frequency (频率) I Length, e。g。 of a wire(长度,例如导线) Distance, e。g。 from a noise source (距离,例如躁声源) r Fall time (下降时间) Rise time (上升时间) t_R Z_{O} Wave impedance in far-field, constant of 377 (远场波阻抗,常数为377)

ω Equals 2×π × f (等效为 <math>2×π×f)

Wavelength (波长)

Amplitude (振幅)

 V_{SS} Ground potential(地电势)

 V_{DD} Power supply (电源)

S Space (空间)

第二章 背景

电磁兼容性(EMC)主要包括两个相类似的问题,这两个问题仅是相对而言的。电磁辐射(EME)描述的是器件在测试(DUT)的情况下是躁声源,而电磁敏感性(EMS)描述的是器件在DUT的情况下是躁声受害者。根据NEC电子(欧洲)有限公司(以下简称NEC EE)的经验,客户的主要EMC需求是EME问题,因此本应用笔记主要叙述EME的相关问题。不过,反过来考虑,这里的叙述的大部分措施也是适用EMS的。

2.1 直接半导体远场辐射

电磁辐射可能或辐射或传导,后者为噪声电压或电流噪声。 一般来讲,半导体器件是 EME 的来源,如微控制器。众所周知,越接近噪声源,电磁辐射的对策越廉价。由于大部分标准的 EME 辐射测量是用远场(r>λ)定义的,所以本应用笔记以半导体器件的直接辐射为开端介绍远场。

流过电线的任何电流都会引起远场辐射,为了得到可接受的半导体辐射的最差情况,具有极端参数的 平直导线(赫兹偶极子)和电流环路应按下列公式计算:

2.1.1 平直导线(赫兹偶极子)

在自由空间(周围无导电材料)里,据[1]最高电场'E'在距离为'R'、电流为'i'、波长为' λ '、流导线长为'L'情况下可以按下式计算:

$$\mathsf{E} = \frac{\mathsf{Z}_0 \times \mathsf{i} \times \mathsf{l}}{2 \times \mathsf{r} \times \lambda}$$

例如:

根据 IEC61967-4 标准,展示了典型的器件在 $20dB\mu A(10\mu A)$ 、 $100MHZ(\lambda = 3m)$ 条件下的地电流。 假定此电流经过 10mm 长的独立导线,并且返回电流离(无赔偿远场)此电场在 10m 之外,计算如下:

 $E = 377 \times 10 \mu A \times 0.01 m / (2 \times 10 m \times 3 m) \approx 0.5 \mu V/m \approx -6 dB\mu V/r$

上面是近似极端的假设,实际直接辐射装置应远低于-6 dBμV/m。 很明显,和普通器件辐射的强度相比,片内导线的直接器件辐射可以忽略不计。

2.1.2 电流环路

据[1]最高电场 'E' 在距离为 'R'、电流为 'i'、波长为 ' λ '、环路面积为 'S'情况下,可以 计算如下:

$$\mathsf{E} = \frac{\mathsf{Z}_0 \times \pi \times \mathsf{i} \times \mathsf{S}}{\mathsf{r} \times \lambda^2}$$

例如:

假定电流为 100μ A ($40\,d$ B μ A)、频率为 100MHz ($\lambda=3m$)、环路面积为 $1mm^2$ 、测量距离为 10m,产生的电场是:

$$E = 377 \times 3.14 \times 100 \ \mu A \times 10^{-06} \ m^2 / (10 \ m \times 9 \ m^2) \approx 0.13 \ \mu V/m \approx -18 \ db \mu V/m \approx -18 \ d$$

显然来自片上环路电流的直接器件辐射可以忽略,如电源等。尤其是这是在基于极端的假定的情况下计算的。

2.2 近场辐射

一般来讲,从近场到远场的过度是与信号的波长相关的。在式[1],如果 r ≤ 0.8λ定义为近场,而 r ≥ 1.2λ 定义为远场,中间有个过度区间。一般来说,由于结构而引起的射频功率应保持足够小以使它们远场发射低。即使这样,近场辐射可以在附近激励天线结构,并且明显地增强远场辐射。这些系统效果不在这里赘述,因为这应用笔记主要详细介绍 NEC 微控制器的 PCB 设计。

2.3 信号分类

2.3.1 窄带躁声和宽带躁声

按照傅立叶的理论,任何信号都可以用一族正弦和余弦信号描述。

- 周期性非正弦信号,如时钟信号,窗信号等,都是由它的基频部分和其整数倍数(谐波)部分组成。因此,所谓的窄带噪声谱,一部分是离散频率,而在其中间呈现环境噪声。
- 一个非周期信号,如数据流,由所有频率成分组成,这就是所谓的宽带噪声。
- NEC的微控制器的典型的频谱度量包括所示例子的两种噪声类型。




图 2-1: 窄带躁声和宽带躁声

备注:如图 2-1,宽带噪声主要占据表中较底频率范围,窄带噪声主要占据表中较高频率范围。

第二章 背景

2.3.2 时钟 CMOS 电路的功耗

CMOS 电路的功耗主要是与电路的开关频率有关。即使电路也有直流消耗,但这与 EMC 是不相关的。在图 2-2 中,显示了 CMOS 电路的功耗,一次是工作 2MHz 的频率下(红色),一次是工作在 8 MHz 的频率下(蓝色),显然,4 倍大的频率也会引起约 4 倍(或+12 dB)的功耗。




图 2-2: CMOS功率与频率的关系

2.3.3 矩形和梯形信号频谱

根据傅氏理论,占空比为50%矩形信号的交流频谱由基频及其谐波组成,按下式[3]计算:

Signal =
$$A \times \sum_{n=1}^{\infty} \frac{\sin (n \times \omega t)}{n}$$

n = 1, 3, 5, ...

显然,每增大10倍,振幅递减1/n或-20dB


测量的峰-峰值必须以均方根(RMS)的方式得到纠正,这一般是由频谱分析仪等测量出的:

$$A_{RMS} = A_{PP} \times \frac{1}{2\sqrt[4]{-}}$$

庆幸的是,矩形信号仅仅是在 0ns 上升和下降时间的假设情况下观察,在相等的上升和下降时间的假设基础之上,频谱范围由-20dB/dec 上升到一个特定的拐角频率,高于此频率,频谱到达-40dB/dec,两者之间存在一个过渡区,拐角频率[4]为:

$$f_C = \frac{1}{\pi t_R} = \frac{1}{\pi t_F}$$

图 2-3: 数字信号频谱



例如:

对于不同时钟信号,在100MHz的情况下的辐射强度

任意5V时钟信号在基频的信号强度是:

$$20 \times \log \frac{5 \text{ V}}{2\sqrt{2} \times 1 \text{ }\mu\text{V}} = 125 \text{ db}\mu\text{V}$$

如果这是矩形信号,它的强度递减20 dB/dec

- 假定其基准频率为1 MHz , 观测频率为100 MHz, 两者之间存在两个数量级, 因此谐波强度 约下降40 dB, 所以100 MHz的辐射是85 db V (曲线1)。
- 降低基频为100 KHz, 减少100 MHz的辐射到20 dB, 因后者高于前者 3个数量级, 因此 100MHz的辐射只有65 dbμV (曲线2)。

如果是约32ns的上升和下降时间的梯形信号,其拐角频率为10 MHz,达到10 MHz的信号强度递减20dB /dec,小于10 MHz的信号强度递减40dB /dec。

- 再假定信号的基频为1 MHz, 频率为10 MHz的辐射是递减20dB/dec,在观测频率为100 MHz情况下递减40dB /dec,因此在辐射频率100 MHz情况下是65 dbμV (曲线1的10 MHz之前和曲线3)。
- 再次降低基准频率到100 MHz,减少100 MHz的辐射为20 dB,因此在100 MHz的辐射频率情况下只有45 dbμV (曲线2的10 MHz之前和曲线4)。


图2-4 总结成果。

图 2-4: 矩形和梯形信号的辐射强度

A/ dBμV

125

-20dB/dec



2.4 经验规则

2.4.1 完成 EMC 仅有的三个措施

当然,处理电流和电压是比处理在三维电磁场情况下的工作容易得多,基本上,处理对策可以浓缩为3个。

• 避免不必要的高频噪音

CMOS 器件中,开关电路产生噪音。比如,减少开关频率或减少开关电路数量可以减少电源功耗,因此也减少了辐射。任何降低功耗都可以减少辐射,比如,可以在低压操作的装置或低功率模式的装置中使用。

• 控制射频能量以防造成天线结构

由最后一章计算得知,如果结构处理的小,就不能充当有效的天线,则射频能量并不是一个问题。比如,一个耦合电容能够在器件和电容之间保持大部分射频电流形成小环路,以至提供本地射频能量。

• 把射频能量转化为热量

任何阻抗材料如电阻,铁氧体等,均可被采用以实施这项措施。

2.4.2 任何导线都具有阻抗

当涉及到高频线路时,导线不仅仅只是一个连接线,导线会由于自感而形成阻抗。在式[1]中,自感在 0.5nh/mm 至 2.0 nh/mm 范围内。对于 EMC,它的真正的值并不重要,但认识到这个阻抗的存在以及认真地注视这个阻抗是最高重要的。根据

$$Z' = 2 \times \pi \times f \times L'$$

L' = 1 nH/mm 是一个中间值,例如频率为100MHz时阻抗为


$Z' \approx 0.6/mm$

例如:

在图 2-5 中的蓝线展示了计算容量为 10~nF、封装为 0603(ESL=0.6~nH) 以及电介质为 X7R (ESR= 0.2)的耦合电容的阻抗。 红线展示了同样的电容,但是通过 2~个引脚连接,每个"仅"有 5mm ($L=2\times~5~nH$)。

显然,从一个特定的频率起,两条线之间的距离几乎是常数。 在这个例子中,在大约 60MHz 起,"红阻抗"至少是"蓝阻抗"17 倍。此外, 因微量电感已经移到较低频率上,低阻抗区的串联谐振小得多了。总体而言,滤波电容的效率受到这两个"小"引线很大影响。

图 2-5: 引线阻抗影响



2.4.3 线性与对数表示方法

由于 EMC 不得不在较大动态范围($\mu V \subseteq KV$)内描述,而当较小数值在巨大动态范围应描述时,对数表示方法常被使用。对数表示方法是一个相对的表示方法,因此总是需要参考值,它使用原有单位 dB,并按下列公式计算出:

具体参考值 (μ V, μ V/m等)的参考标志,是以dB (dB μ V, 、dB μ V/m)为后缀的 ,如果没有标记参数,必须明确指出。 由于对数的性质,线形表示方法的乘法在对数表示方法中被取而代之的是加法,因此列于下表的条款内容对估值是有益的。 比如上文的引线增加了17倍阻抗, 这大约是16或2×2×2×2,换句话说,和最小阻抗相比,阻抗增加6 dB + 6 dB + 6 dB + 6 dB 。 24 dB。

线性	对数
Factor 0.1	- 20 dB
Factor 0.5	- 6 dB
Factor 2	+ 6 dB
Factor 10	+ 20 dB
Factor 100	+ 40 dB
Factor 1000	+ 60 dB

2.4.4 定义频率范围

在本应用笔记中,定义低、中、高频率是和 PCB 上的主要元件的频率响应相关的,如耦合电容,因此下面提到频率范围只是粗定位的。

- '低'是所有频率上的寄生元素,如 ESL 或微量阻抗可以忽略不计。典型的例子是频率低于 30MHz。
- '高'是所有频率上的寄生元素,如 ESL 或微量阻抗必须被考虑的。典型的例子是频率从 80MHz 起。
- '中'是指高低频率之间。

[备忘录]

第三章 NEC 微控制器

NEC 的微控制器家族包括通用微控制器系列以及为特定市场需求专门设计的微控制器系列。多年来,NEC 的 CMOS 微控制器包含了各种 EMC 技术,其中在客户端无任何措施的情况下,有些技术是还是有效的,其他则需要适当的留心一下 PCB 设计。 因此,很容易地理解噪声的来源主要由 NEC CMOS 微控制器的内部躁声和它传播到外面的躁声组成。

3.1 典型的微控制器布局

在以下章节将详细讨论半导体,一些技术术语用以下的图片简要的说明一下。




图 3-1:典型的微控制器布局

除 AD 转换器,振荡器和 I/O-ring 之外,所有内部逻辑被列为内核。典型的内核是没有和外部引脚有关联的,但电源引脚除外。例如,在上图中内核包含 CPU,锁相环,程序存储器,RAM 及周边器件包括 CAN 存储器。I/O-ring 包括带有端口缓冲的电源和地面通道系统以及保护电路。大多数 NEC 微控制器 I/O-ring 电源和内核电源是分开的。

3.2 主要躁声源

根据 NEC EE 的经验,尤其是高频率的窄带噪声比宽带噪声能耗高,因此以下章节将集中于窄带噪声。

3.2.1 震荡器

当涉及到时钟和窄带噪声,就会自然而然地想到振荡器。 图 3-2 显示了典型 NEC 微控制器的石英震荡器信号 X1 和 X2 的措施。 虽然信号不是完全的正弦波形,但比较接近。 事实上,根据频谱分析仅能表示少数一些谐波。此外,和微控制器的总功耗相比,振荡器的功耗是相当较低的,因此 NEC 微控制器的石英振荡器引起的噪音辐射相当低。然而,信号形状和其频谱可能大大有别于其他类型的振荡器,例如 RC 振荡器。

注:虽然石英晶体振荡器不是辐射的大问题,但它可能容易受到噪音的影响,因此当进行微控制器的震荡器模块布线时必须特别注意。




图 3-2: 石英震荡器 X1和X2信号

应用笔记 U16935CA1V1AN00

3.2.2 内核, PLL 和时钟树

正弦时钟不能使用在如微控制器等内部是数字逻辑的器件上,因此,在 NEC 的 CMOS 微控制器上,振荡器时钟被整形为矩形,并且通过时钟树分布在内部装置中。由于时钟具有多种用途,到时钟树的各分支具有传播延迟,必须调整时钟边缘到各地装置大约在同一时间。所有开关型核心元件拉电流几乎是在同一时间内,由此内核的脉冲电流是一个主要的内核噪声源。 NEC 微控制器通常使用两种边缘的时钟,由此内核电流的窄带频谱在内核的运行频率及其谐波频率上呈现电流峰值,呈现的最高频率一般是内核运行频率的两倍。由于 NEC 微控制器通常包括一个或多个时钟分频器,因此低频谐波也必须考虑。 最后,内部数据操作等在低电平时提供一些宽带噪声。 一方面,振荡器之前的外扩也是一个小的噪声源,另一方面,内核电流是和内核的运作频率相关的。在下两种情况下,提供的内核频率是一样的,利用一个较慢的振荡器和锁相环(例如 4 MHz× 4 = 16 MHz)或使用较快振荡器(例如 16 MHz),这样应当引起相似级别的辐射。

3.2.3 外部存储器接口

外部存储器接口包括地址总线,数据总线和一些控制信号。地址总线由微控制器输出,由于非线性存取顺序提供的是非周期信号,因此,从 EME 角度讲,地址总线相当于宽带噪声,低地址位通常比较高的地址位具有更多的开关频率,所以这些都是较为重要的信号。

如果外部存储器是只读或 Flash 存储器,数据总线由存储器驱动,即便内存是 RAM,读取周期也通常占主导地位。因此,数据总线的电磁辐射主要是由决定于存储器。

对于控制信号的电磁辐射,是存储器接口上最应当注意的部分。最关键的信号是系统和/或内存的时钟驱动器(SDRAM),因为它可产生巨大的窄带噪声,在激活状态下,即使引脚是开路的,它的躁声也是较大的(参见到I/O端口串扰的说明),因此无论任何地方,时钟驱动器都应该被关掉。最后,由于这些开关信号(RAS, CAS, ASTB等)常常无规律的反复跳变,所以它们是潜在的躁声源。

3.2.4 I/O-ring 上的通用端口

这些引脚的电磁辐射无法估计,由于这些引脚一般由用户配置。 静电或偶尔开关引脚应不会造成重大的辐射,而频繁开关切换的引脚已被视为潜在噪音来源。重复的切换引脚由于其窄带特性可能比非重复引脚包括较高的噪声,例如系统时钟或CSI时钟,还有CSI数据输出或CAN数据输出。

3.3 噪声传播到非开关引脚

开关引脚是很明显的噪声源,更糟糕的是,它会对不相连的引脚产生辐射影响。现在这里对其中一些 作一下叙述。

3.3.1 控制器供电系统

供应系统一般是由一个或多个电源引脚以及相对应的地引脚组成,一般 NEC 微控制器提供几种隔离供电系统,不同的电源以及相对应的地是彼此相互隔离的,每个供电系统必须至少有一个去藕电容,在较宽的频率范围提供所需低阻抗电源。

在微控制器内部,任何元件都直接或间接地连接到至少一个供电系统上,这样,微控制器内部任何转换都会引起电流流动。电流辐射是与电流流动的环路面积成正比的,因此,这些回路要设计尽可能小,在这里最佳示例是微控制器与去耦电容之间的电流回路。

任何电源都具有非0 Ohm的源阻抗, 特别是在频率较高的情况下,导线电感阻抗变得很大时,因此脉冲电流会将纹波叠加到直流电源上以至引起辐射,所以提供给微控制器低阻抗的电源,可减少这种辐射。

3.3.2 内核到 I/O 口的躁声串扰

(1) 共同阻抗耦合

任何两个电路在它们的供电时共用同一阻抗,彼此之间将会产生串扰。下例图左边部分说明了核和 I/O 利用同一电源的情况下的核噪声。 这个噪声是由与压降相关的核电流引起的,这里的压降是通过粘 合线和引脚自感引起的,在图 3-3 中,以电阻的形式表示。即使 PCB 的电源电压系统是远离各种纹波电压,但片内电源也是有躁声的。因为端口缓冲区和内核是同一种内部电源,噪声通过激活的晶体管传递到每个输出接脚,这不仅影响输出管脚,还影响输入引脚,输入引脚被影响取决于芯片内部的寄生电容(例如保护电路)。 在对 EME 敏感的情况下,可能需要对每一个引脚滤波,至少对于多引脚的微控制器,这是基于成本和空间的原因。

PCB PCB Chip Chip off off on Core Core on off on Chip Chip **PCB PCB**

图 3-3: 共用与隔离电源的串扰

如图 3-3 的右半部分,是内核隔离供电系统的例子,通过此办法耦合到外部。 为了有效避共同阻抗 耦合的弊端,应该从电源和地面两方面的隔离来考虑,这样,内核的 I/O 端口关联辐射可大大改善。

(2) 容性和感性耦合

根据 NEC EE 经验,共同阻抗耦合是引起从内核到 I/O端口的串扰的重要原因,不过,容性和感性耦合在芯片内部或者包装上也会发生。由于具有相当高的源阻抗,电容耦合应该不会有太大问题。只要一个高频电流在另一条导线边流过,就会发生电感耦合, 在芯片内部,通过优化走线已经把这一效应降至最低,但是粘合线难以优化,因为它是一个高度连接结构,因此与内核 电源和地引脚附近的引脚,必须要考虑内核关联躁声。

3.3.3 I/O 端口间的串扰

如上所述,由于共同阻抗耦合的串扰效应一般也发生在 I/O 端口之间。显然,不是每一个 I/O 端口可以被提供独立的供电系统。虽然串扰的影响可以通过芯片设计措施减到最低,但不能避免。 比如,应用方面可以利用的对策是降低频率或对影响最严重引脚进行滤波。 通常输入的串扰比输出的串扰低,重新配置输入和输出可以帮助解决这个问题,不必要的开关信号也应该避免, 例如,如果系统时钟驱动器没有被使用(引脚开路)但处于活动状态,只要对其它 I/O 端口的串扰稍高,就不符合 EME 的苛刻要求。




图 3-4: I/O端口间的串扰

第4章 NEC 微控制器的片上 EMC 措施举例

多年来,NEC CMOS 微控制器集成了各种 EMC 技术,虽然片上电容和倍频时钟发生器是有效的,但对 PCB 的设计方面却没有任何措施,这里是首次阐述。进一步讲,应用笔记仅着重于 PCB 设计技术,只有少数 NEC EMC 的片上措施在这里列出,但这些都是有效 EMC 措施,并且都应该在选择阶段考虑的。

4.1 片上电容

EME 优化退耦目标是通过一个或更多的去耦电容提供一个最高所需高频电流。高频电流存放在片上的 开关电路中环路越多和电容越低对其它供电电路影响较大。为优化连接线路的阻抗,通常电容尽可能接近 微控制器的供电引脚。 为减少电流环路辐射,应当减少环路面积。仅用 PCB 设计技术难以实现最大程度 的改善。因此,我们的一贯对策是将部分去耦电容放到芯片内部从而减少连接阻抗,并且适当的考虑电流 回路面积,这些片上电容太小以至不能提供整个芯片去耦,所以 PCB 上的电容仍是必要的,然而,对于较高的频率范围,它们可以很好地减少辐射。

测量结果如图 4-1,对"同一"微控制器有无片上电容的结果作一下对比。红色曲线呈现无电容情况下的辐射效果,而蓝色曲线是带有片上电容情况下的辐射效果,有电容时,在很宽的频率范围内改善了约 15 dB,不仅没有增加芯片尺寸,而且也没有增加额外的费用。




图 4-1: 具有片上电容的EME

4.2 扩展时钟产生器频谱(SSCG)

根据NEC EE的经验,高频窄带辐射相对宽带辐射更重要。窄带频谱仅仅是部分离散频率,而在中间显示环境噪音,糟糕的是,只要有一个高峰值超过限额,应用系统就不能通过测试,而宽频带地区可能会距离限制较远,通过调节CPU的运行频率,高频能量分布在较广泛的频率范围,从而减少尖峰能量。在图4-2中,蓝色曲线显示静态频率辐射峰,红色曲线呈现调制了的带有峰值探测的频谱,而黑色线是用一个类似的峰值探测器来测定。大约只有± 1%的调制,高峰辐射就被减少了约10 dB, 它是通过将高频能量分散在2MHz带宽的范围内来完成的,还可以通过进一步增加调制宽度来改善。




图 4-2: 具有 SSCG的EME

4.3 多种隔离电源

对于 NEC 微控制器,广泛的使用电源隔离,可以有效减低内核和 I/O 端口之间的串扰。更有甚者,模拟电路,时钟发生器和外部总线接口可单独供电。为获得最好的效果,通常在电源和地面处隔离,即便这会引起相当高的内部 ESD 保护效应。除了保护效果之外,这一措施的运用被引脚的实际可行性限制,特别是在具有少数引脚的小封装上。另一方面,多引脚的器件可能具有多个电源引脚为同一个系统供电,以减少 PCB 和片上供电系统之间的连接阻抗。

PCB设计方面所需工作:

当然,在内核和 I/O 驱动器或其他隔离电路之间也有一些内部控制信号。虽然是隔离供电,但为了保持两种供应系统具有相同的地电势,PCB 的地之间必须通过低阻抗连接。




图 4-3:关注地面阻抗


4.4 邻近的电源和地引脚

迄今为止,大多数 NEC 的微控制器封状都有相邻电源引脚。这引脚使 PCB 设计者能更轻易地减少微控制器与退耦电容之间的电流环路面积,当然,要最小化环路面积,每相邻电源引脚对之间要有一个电容。不仅降低了环路面积,也减少了退耦电容的连接阻抗。

需要在PCB设计方面的工作:

尽可能地靠近供应引脚放置退耦电容,把每条线当成具有阻抗的导线考虑,尤其是去耦电路和供电系统板之间的连接应慎重考虑。

图 4-4: 邻近的电源引脚



备注: 以上所列出的只是少数当今可行的 EMC 措施。一般来讲, 越接近噪声源使用和在设计处理过程中 考虑的越早,完成 EMC 的效果越好,如果在后期的应用试验阶段发现 EMC 问题,不仅导致矫正成本高, 而且有时还延迟整体应用系统的上市时间,另外,在此阶段一些重大决定已经作出,如器件选择等,因此 考虑 LSI 的 EMC 措施优先于为下个项目选择一个新的微处理器。

注: IEC 61967-x是一个合适的为芯片级EME措施测试的标准化组织。NEC根据IEC 61967-4,为几乎所有的 微控制器系列产品提供测量报告,请联络您当地的日本电气公司销售代表以获得一份指定的测试报告。

第5章 改善 NEC 微控制器 EMC 的 PCB 设计措施示例

5.1 电源优化

PCB 供电系统通常包括地面系统和一个或多个电源,电源和地面网络通常是电路中最大分布式网络,但也为微控制器电源噪声提供了一个合适的天线,因此,必然要精心设计电源电路,第一步要完成优化电源设计,如上文所述分析任何器件的电源和地引脚失真的潜在性。PCB 的设计应该总是先从供电系统布线开始。

5.1.1 地平面系统

(1) 系统地

该地面系统有两大功能:一方面是作为电源供电系统;另一方面,它为所有信号提供了参考。根据欧姆定律,地面系统的任何电流通过地面阻抗引起电压都按比例下降,由于是共用的地阻抗(比较第24页组(1) "共同阻抗耦合"),此电压将覆盖所有和地相关的信号。

为优化地面,在系统地上应该使其具有尽可能低的阻抗和较小的噪声电流

(2) 地面

在多层PCB设计过程中,第一要求是能实现用一个完整的层作为地面层。地面层必须不接受任何信号走线或其他长于10mm的空白。地面上的任何空隙都增加其阻抗,这里介绍一下所谓的缝隙天线,无用缝隙如图例5-1所示。

图 5-1: 缝隙天线



(3) 本地器件地

地面系统的第二个作用可以为如下的装置提供额外的本地地,这个本地器件地应通过低阻抗连接到如图中所示的系统地,通过这一结构本地高频电流将远离地面系统,从而避免在系统地上引起相关的电压下降。如图 5-2 所示,4 条路线连接到系统地上,是在低阻抗(只有一个连接阻抗的 1/4th)和最小的地间并联之间的折中方案。

图 5-2: 本地器件地


(4) 铺地

通常不是每层上的每一个地方都用于布线,这些剩余的地方应充满铜,然后连接到地面。仅仅是某些地方的填充地连接到地是不够的,填充地应至少每 10 毫米一格连接到地面, 这一举措进一步降低了接地阻抗,同时又降低了各层之间的串扰。

(5) PCB边缘的防护环

多层板的主要优势是具有一个能够为每个信号或电源提供地面返回路径。如图 5-3 中的信号返回的 PCB 的场线,只有一个具有 "无限" 地面的系统是可用的,靠近 PCB 的边缘的痕迹都没有这种 "无限"地面,因此可能比其他信号辐射的更多,因此关键的信号 (例如时钟线)或电源线 (内核电源)不应在 PCB 边缘走线,如果这是不可以避免的, 在 PCB 的边缘应附带着防护圈。

图 5-3: 地平面上信号的的场线



防护圈目的是高频能量会被辐射到 PCB 边缘,它被发射返回到板上的部分将被吸收,因此,在边界上的所有层(包括电源层)的地线应如图 5-4 所示那样应用。由于这些走线应该具有和地面同样的(高频)的电势,他们必须至少每 10mm 一格连接到地面上。

图 5-4: 4层PCB的防护圈



5.1.2 电源布局和退耦

低阻抗地面的可靠性确定之后,PCB设计的下一步是电源布线。

(1) 电源面与电源走线

在多层PCB设计过程中,一个方法是完整的面作为电源面,另一个设计方法包括电源走线或者结合两种技术。下面介绍一下两种技术的优缺点。

电源平面的优点

- 实现容易、时间短
- 低电感电源
- 与地面之间形成一个大电容

布电源线的优点

- 在同一层上,可以放置多个供电系统,因此可以减少电源面之间的串扰
- 可以减少每个供电系统内部的串扰

电源平面的缺点

- 每个供电系统都需要一个平面
- 如果不同供电面之间没有用地面隔离,则会增加它 们之间的串扰
- 一个低阻抗的躁声源会影响整个供电系统
- 诱导PCB设计者很少考虑电源设计

布电源线的缺点

- 需要仔细地考虑电源布线
- 为了保证电源的稳定,较高的供电阻抗需要一个额外的电容
- 在高电流时,具有较大直流阻抗

显然,最优方案是把两者优点相结合,因此应该采用本地电源面并且通过迹线连接到供电系统上,不同的供电系统应设在同一层或通过地面分离以减少这些供电系统之间的串扰,虽然本地电源面易于操作,但当连接电源引脚和腿耦电容到平面上时,应该特别谨慎。

(a) 退耦电容的连接

微控制器最关键的引脚去耦(请参照第3章)往往是在 PCB 设计过程中最苛刻的一部分,即使是在一个多层设计中,每毫米迹线都要仔细考虑。

(b) 拟定等效电路

当考虑到最佳位置,方向和电容的连接时,纸和铅笔仍然是有益的工具,画一个草图可能会非常有用。每一条线应拟阻抗画出,即使实际意义并不大。图 5-5 清楚地暗示: 2 个红线标识的阻抗应尽量低,而其它 2 个可以不作重点考虑。

图 5-5:退耦等效电路





图 5-6 展示了 PCB 的布局,连接到本地地面的线应尽可能短,电源线从本地器件通过电容焊盘再经过一个 VIA (通孔连接)连接到内部电源面。

例如,把过孔放在该红色痕迹中心,会添加几个 nH 电感到电容阻抗,从而将大大地降低滤波效率。此外,其他引脚和/或装置的电源线必须不能从红色痕迹引出,因为它会引起很大的躁声。






(2) 过孔有相当大的阻抗

任何痕迹和过孔都有一个相当大的阻抗,因此关键电路的过孔如去耦电路必须是独立的电路,图 5-7 左边 2 个图说明了一个共同原因,相关联电路之间共用一个过孔会引起串扰,最右边图展示的是正确接线。

图 5-7: 共用过孔的电路之间的串扰




(3) 滤波器

如果按照上述设计技术,那么大多数应用都能够完成 EMC 要求,不过,有关键 EMC 要求的或复杂的设计,可能需要再加滤波元件,根据 NEC EE 经验,应该利用一个多级的电源滤波器。

(a) 多级电源滤波器

最关键的电源应利用多级滤波以实现最大可能的噪声抑制。下图是滤波电路的例子,如前所述每一条线的阻抗都应已予考虑,尤其是垂直元件的连接(例如:所有电容)是至关重要的,例如T型过滤器提供一个完美的电源线与电容的连接并且没有增加额外的阻抗。只有PCB设计提供了一个到地面的相对较低阻抗,全面躁声抑制才能实现。

图 5-8: 多级电源滤波r



高频电容: 应该使用电感最小可行方案(0603或更小)。应该使用陶瓷材料的NPO或者至少用X7R,电容值不得不在EMC测试时估测,在选择包装时应最大限度地选择现有容量的电容,到器件的连线应该如第5.1.2节(第33页"电源布线和去耦")描述的那样。

去耦电容:这个电容提供器件中频电流,因为它使脉冲电流形成直流电流,其主要任务是保持供电符合直流规格(例如1.5V+-5%),一个或多个去耦电容(47 nF to 100 nF, X7R, 0603)应连接到本地VDD平面上。所需电容的计算方法应根据以下公式,可能需要并行几个电容以降低有ESR和ESL引起的纹波。

$$C = \frac{I \times T}{U}$$

I = 供电系统的最大平均电流

T = 运行的时钟周期

U = 可接受的电压纹波,却省是1%

例如:

对于 3.3V 供电系统可接受的电压纹波为 U = 33 mV。8 MHz 的石英晶振和 5 倍频 PLL,工作频率 为 40 MHz 或 U = 25 ns,如果供电系统的平均器件电流是 U = 100 mA,去耦电容必须至少为 76 nF。

如此计算去耦电容值可能由于所有高频电容累计值而减少,因为这些都是用于并行中的中频段的,连接到地平面和连接到本地地平面至少需要有 2 个过孔,如果在生产条件允许的情况下,孔应放置在焊盘的内部, 否则应该使用最短迹线长(最大 1mm)。

T型處機器 铁氧体T型滤波器 (例如Murata NFM60R30T222) 用于隔离本地电源面和系统电源面。它保持天线结构,为使器件电流噪声减小及使高频能量变热。

接地是最关键的,并应至少有 2 个过孔,如果生产条件允许,孔应放置在滤波器的焊盘内部,否则尽可能的缩短迹线长度(最多 1mm)用于接地。




图 5-9: T型滤波器对本地电源的隔离

滤波电容: 这个滤波电容(47 nF to 100 nF, X7R, 0603)用铁氧体滤波器的一半构成另一个LRC滤波器。

(b) 备用桥接元件

当电源电压失真时,最佳的滤波措施是根据评估结果删减可能并不需要的部分,并行元件较易删减,但串行元件需要根据情况选择桥接元件, 如例图 5-10 所示,如果实验证明了串行元件的必要性,所有部分其他元件都将移走,以至为新元件提供空间,另一方面, 不要提供太多的额外元件,因为这些可能造成空间的限制,影响其他部分的电路。

图 5-10: 备用桥接元件



5.2 信号线布局

在 PCB 的电路设计开始之前,根据相关知识找出关键信号,分析那些关键信号。例如,在这个应用笔记里,对于最关键的信号,如时钟信号,开关信号和其他开关信号,可以采用下面一个或多个措施。

5.2.1 线路端接


根据[5],电路设计者可以选择许多不同的端接技术。对于长线来说线路端接可以避免发射,对于短线来说线路端接可以避免振铃,因此它是必要的。大多数是终端端接和源端端接,例如终端端接尽量减少上升时间,因此可适合速度优化。源端串行端接能减少信号轨迹的电流,因此能较好的减少辐射。

串行端接电阻必须尽可能的接近信号的驱动端(源端),它可以被优化以匹配传输线阻抗或用负载电容构成一个低通滤波器,传输线阻抗应匹配驱动阻抗的总和并且电阻值应该和传输线阻抗相等,为了达到 EME 最优化,信号线上的电流和信号频率的谐波应该最小化, 因此,希望得到与时序和功能限定所允许的阻值一样大的电阻。

5.2.2 PCB 上的传输线

PCB上使用的最常见的传输线是带状线或微带线。在[5]中,复杂而精确的计算阻抗,延迟等的公式是实用的。如图 5-11 中图 1 和图 2 是微带线的例子;图 3 是带状线的例子。值得注意的是,在计算带状线或微带线时,参数是假定在无限的地面上。由于这并非真实的地平面,所以信号线至少是线宽和线距中较大的 5 倍,实施这项措施的另一个原因是实施保护环,这样可以在板的边缘布线。

当实施带状线或微带线时,在 PCB 设计过程中确认以上的假设能够满足, 任何本地的其他线的串扰 能够影响带状线或微带线特性并且可能导致不知情高辐射。另外,电源平面不适合作为带状线或微带线的 参考平面。




5.2.3 叠层

对于叠层,PCB的所有层之间的距离应该仔细的考虑和定义,到地面的距离和材料的厚度都会影响迹线的特性,进一步讲,地面上的信号辐射是和地上面信号到地面的距离成正比, 因此,地面上的任何关键信号到地面距离不应超过 0.2mm,时钟频率高于 30MHz 不应远离地面超过 0.1mm,时钟频率高于 50MHz 应改作为一个带状线处理。

如果只有极少数的带状线,这样可以避免用第二个地平面,因它可以用地线替代,为此,时钟信号应在一个接近地面的层走线,在下一层一条较宽的地线放在时钟信号的顶部,此地线每隔 5-10 mm 被连接到时钟信号的两边,图 5-12 给出一个 4 层板例子。

图 5-12: 隐藏信号线



5.3 震荡器

NEC 微控制器的用户手册常包含震荡器这一章节,其中包括许可与不许可布线规则,确保在时钟PCB电路设计之前读一下这一章节。

5.3.1 优化输出引脚

NEC 微控制器的石英晶体振荡器通常针对固定的频率范围进行优化,所以它不是辐射的关键因素。不过 NEC 微控制器提供一个振荡器输出引脚,允许石英晶体和和微控制器短接,如图 5-13 所示。此外,相邻的地引脚应该在震荡器周围形成一个专门的防护圈。




图 5-13: 优化震荡器输出引脚

5.3.2 震荡器的地面连接

虽然地平面的阻抗低,但固然不为零,因此, 在地平面上的任何电流噪声会在地面上造成压降。如果 振荡器的2个电容直接连接到地平面,在图5-14中地面上红色部分,电压下降将叠加到震荡器信号上,如 果压降的相关噪音足够大,将会干扰振荡器信号。




图 5-14: 简单的震荡器地连接

如图 5-15 中绿线, 地面的噪音可通过为振荡器增设地面迹线来避免。这甚至是多层 PCB 的一个改善振荡器敏感性的有力措施。




图 5-15: 优化震荡器到地的连接

第6章 总结

- 1.直接半导体远场辐射可以忽略,因为片内结构很小以至不能形成有效的天线。微控制器产生电流和电压影响PCB布局和电缆连接,而PCB和导线形成的天线结构影响微控制EMC的两个特性(EME和EMS),因此远场辐射主要是电流,电压和阻抗的问题。
- 2.频率提高时,任何导线都会有电感,形成明显的阻抗,尤其是在滤波电路中任何线路的阻抗是必须考虑的。
- 3.尤其是高频窄带噪声通常是比宽带噪声占主导地位。与器件的工作频率相关的辐射主要是内核的地面电流辐射,而振荡器的躁声影响是相当低的。外部存储器接口的最关键信号是系统及存储器的时钟驱动器
- **4.**对于频繁切换的I/O信号特别是重复信号,必须考虑它对应用系统的辐射。系统时钟驱动器不应该用于对EME敏感的应用设备中。
- 5. 地平面上的任何关键信号到地面的最大高度不应该超过0.2 mm,高于30 Mbz的时钟频率信号离地面不应该超过0.1 mm,高于50 Mbz的时钟频率信号应该被作为一个带状线或者微带线处理。

[备忘录]

第7章 文献

[1]	Durcansky	EMV-gerechtes Geräte design
[2]	AVX	AVX capacity calculation software SpiCap (http://www.avx.com)
[3]	Bronstein-Semendjajew	Taschenbuch der Mathematik
[4]	IEC 61967-4	Integrated circuits - Measurement of electromagnetic emissions, 150 KHz to 1 GHz - Part 4: Measurement of conducted emission – 1 / 150 direct coupling method.
[5]	Howard Johnson Martin Graham	High speed digital design, A handbook of black magic

[备忘录]



虽然NEC已经采取各种可行措施以确保供 给客户完整的,无误的以及最新的文档, 但我们也愿意接受可能出现的错误。尽管 姓名: 我们已经采取谨慎态度和预防措施,但你 还有可能遇到文档问题, 如果要向我们举 公司: 报错误或提出建议,请完成这个表格。 电话: 传真: 地址: 感谢你的支持。 [北京] 上海恩益禧电子国际贸易有限公司 [香港] 日电电子(中国)有限公司 中国上海市浦东新区银城中路 200 香港日电电子有限公司 中国北京市海淀区知春路 27 号 香港九龙旺角太子道西 193 号新世纪广场 量子芯座 7, 8, 9, 15 层 中银大厦 2511-2512 室 第2座16楼1601-1613室 电话: (+86) 10-8235-1155 电话: (+86) 21-5888-5400 电话: (+852) 2886-9318 传真: (+86) 10-8235-7679 传真: (+86) 21-5888-5230 传真: (+852) 2886-9022 [深圳] 2886-9044 [上海] 日电电子(中国)有限公司深圳 日电电子(中国)有限公司上海 分公司 分公司 深圳市福田区益田路卓越时代广 中国上海市浦东新区银城中路 200 场大厦 39 楼 3901, 3902, 3909 中银大厦 2409-2412 和 2509-2510 电话: (+86) 755-8282-9800 传真: (+86) 755-8282-9899 电话: (+86) 21-5888-5400 传真: (+86) 21-5888-5230 我想举报错误/提出如下意见: 文档标题: _____ 页码: 文档号: 如果有可能,请传真引用页及图片。 文档等级 很好 较好 可接受 不好 清晰度

П

技术准确度

结构

[备忘录]