

# 浙江大学

## 计算机组成与设计 实验报告

课程名称:

计算机组成与设计

姓名:

王晓宇

学院:

计算机科学与技术学院

专业:

计算机科学与技术

指导教师:

刘海风

报告日期:

2024年6月13日

# Lab6 Cache

课程名称: 计算机组成与设计      实验类型: 综合

实验项目名称: Lab6 Cache

学生姓名: 王晓宇    学号: 3220104364    同组学生姓名: 无

实验地点: 紫金港东四509室      实验日期: 2024 年 6 月 14 日

## 1 操作方法与实验步骤

这里我们使用FSM有限状态机来实现Cache，总共四个阶段IDLE、

COMPARE、ALLOCATE、WRITE\_BACK

```
1 module Cache(  
2     input wire clk, // clock  
3     input wire rst, // reset  
4     input wire [31:0] data_cpu_write, // data write in (to flush  
cache and flush memory)  
5     input wire [127:0] data_mem_read, // data from mem (to flush  
cache)  
6     input wire [31:0] addr_cpu, // cpu addr  
7     input wire wr_cpu, // cpu write enable  
8     input wire rd_cpu, // cpu read enable  
9     input wire ready_mem, // memory ready  
10    output reg wr_mem, // memory write enable  
11    output reg rd_mem, // memory read enable  
12    output reg [127:0] data_mem_write, // data to mem to change  
value in memory  
13    output reg [31:0] data_cpu_read, // data to cpu read from  
cache/memory  
14    output reg [31:0] addr_mem // memory addr. to get/write value  
from/to memory  
15 );  
16 localparam IDLE = 2'b00;  
17 localparam COMPARE = 2'b01;  
18 localparam ALLOCATE = 2'b10;
```

[illegible]

```

52         line[index][1][130] <= 1'b0;
53         state <= IDLE;
54     end
55     else begin
56         data_cpu_read <= line[index][0]
57 [(offset*32)+:32];
58         state <= IDLE;
59         rd_mem <= 1'b0;
60     end
61     else if(Hit_2pos)begin
62         if(wr_cpu)begin
63             line[index][1][(offset*32)+:32] <=
64 data_cpu_write;
65             line[index][1][129] <= 1'b1;//dirty
66             line[index][1][130] <= 1'b1;//1ru
67             line[index][0][130] <= 1'b0;//1ru
68             state <= IDLE;
69         end
70         else begin
71             data_cpu_read <= line[index][1]
72 [(offset*32)+:32];
73             state <= IDLE;
74             rd_mem <= 1'b0;
75         end
76     end
77     else begin
78         if(Dirty)begin
79             state<= WRITE_BACK;
80             wr_mem <= 1'b1;
81             rd_mem <= 1'b0;
82         end
83     else begin
84         state <= ALLOCATE;
85         rd_mem <= 1'b1;
86         rd_mem <= 1'b0;

```

```

85         end
86     end
87 end
88
89 ALLOCATE:begin
90     if(ready_mem)begin
91         if(line[index][0][130]==1'b0)begin
92             line[index][0][128] <= 1'b1;
93             line[index][0][129] <= 1'b0;
94             line[index][0][127:0] <= data_mem_read;
95             line[index][0][153:131] <= tag;
96         end
97     else begin
98         line[index][1][128] <= 1'b1;
99         line[index][1][129] <= 1'b0;
100        line[index][1][127:0] <= data_mem_read;
101        line[index][1][153:131] <= tag;
102    end
103    state <= COMPARE;
104 end
105 else begin
106     state <= ALLOCATE;
107 end
108 end
109 WRITE_BACK:begin
110     if(ready_mem)begin
111         wr_mem <= 1'b1;
112         if(Dirty_1pos)begin
113             data_mem_write <= line[index][0][127:0];
114             line[index][0][129] <=1'b0;//dirty
115         end
116     else begin
117         data_mem_write <= line[index][1][127:0];
118         line[index][1][129] <=1'b0;//dirty
119     end
120     state <= ALLOCATE;

```

```


121         end
122     else begin
123         state <= WRITE_BACK;
124     end
125 end
126 endcase
127 end
128 addr_mem <= {addr_cpu[31:2], 2'b00};
129 end
130 endmodule

```

先给出我们要实现的Cache的参数：

### ■ Data Cache基本参数：

Parameter	Value	Unit
Size of Cache	4	KB
Associativity	2-way	-
NUM of Sets	128	-
Blocks/Cache line	4	words
Address width	32	bits
Data width	32	bits
TAG width	23	bits
Index width	7	bits
Word offset	2	bits
Valid width	1	bit
Dirty width	1	bit
LRU width	1	bit



2024/3/6


Chapter 9

30

看得出来我们要实现两路组相联的 Cache, 采用 **LRU** 算法进行替换, 采用 **WriteBack** 进行写操作。从 CPU 得到的地址为 32 位, 分别为 23 **tag** bits + 7 **index** bits + 2 **offset** bits. 而 cache 一个块是 128 bit 的, 共有  $2^7 = 128$  组, 因为是两路组相联的 Cache, 所以一共有  $2^8$  个缓存块。我们cache 的大小为  $2^8 \times 16(4 \text{ words}) = 2^{12} = 4KB$ .

Cache 还需要额外的位来存储信息, **valid bit** 表示该块是否有效, **dirty bit** 表示该块是否被修改, **lru bit** 表示该块的 lru 信息, **tag bit** 表示该块的 tag 信息。因此实际上 cache 每一个块的大小为 154bit

FSM实现Cache, 其中的状态转换见下图:



现在分析一下各个状态的作用：

- **IDLE**: 在这个阶段，cache没有进行任何操作。它处于等待状态，准备响应来自CPU的请求。当CPU需要访问数据时，跳入**COMPARE**。同时如果cache命中之后，我们也会回到这个状态。
- **COMPARE**: 这个状态是比较tag的状态，如果命中返回IDLE状态；如果发现不匹配(1和2路均没有命中)，则进入分情况讨论
  - 若不是脏数据，我们选择跳入**ALLOCATE**阶段进行数据更新，使用**LRU**策略
  - 若是脏数据，我们进入**WRITEBACK**状态去进行数据写入**Memory**的操作，使得Cache中数据与**Memory**中数据保持一致，接着进**ALLOCATE**状态进行处理**Miss**的状况
- **ALLOCATE**: 处理**Miss**的状况，从**Memory**中读取数据，读取完成后更新数据后回到**COMPARE**状态。这里使用一个LRU替换策略，即更新掉此索引下的LRU位最小的那个，即0。

- **WRITEBACK**:进入 **WRITEBACK** 状态去进行数据写入 **Memory** 的操作，使得 Cache 中数据与 **Memory** 中数据保持一致，同时修改脏位为0

## 2 实验结果与分析

仿真代码：

```
1  module sim_cache;
2  reg clk;
3  reg rst;
4  reg [31:0] addr_cpu;
5  reg [31:0] data_cpu_write;
6  reg [127:0] data_mem_read;
7  reg wr_cpu;
8  reg ready_mem;
9  reg rd_cpu;
10 wire wr_mem;
11 wire rd_mem;
12 wire [127:0] data_mem_write;
13 wire [31:0] data_cpu_read;
14 wire [31:0] addr_mem;
15 initial begin
16     clk = 1;
17     rst = 1;
18     wr_cpu = 0;
19     rd_cpu = 0;
20     #10;
21     rst = 0;
22     ready_mem = 1;
23     /*Read Miss and then update from the Memory*/
24     wr_cpu = 0;
25     rd_cpu = 1;
26     //Read Miss
27     addr_cpu = 32'h10000000;
28     data_mem_read = 128'h11111111222222223333333344444444;
29     #40;
30     //Read mem_read
```



```

31     addr_cpu = 32'h10000002; #40;
32     //Read Miss
33     addr_cpu = 32'h20000000;
34     data_mem_read = 128'h55555555666666667777777788888888;
35     #40;
36     //Read mem_read
37     addr_cpu = 32'h20000001; #40;
38     //Read Miss
39     addr_cpu = 32'h30000002;
40     #40;
41     /*write into Cache and update memory*/
42     wr_cpu = 1;
43     rd_cpu = 0;
44     addr_cpu = 32'h00000207;
45     data_cpu_write = 32'hAAAAAAAA;
46     #40;
47     //write to same location
48     addr_cpu = 32'h00000207;
49     data_cpu_write = 32'hFFFFFFFF;
50     #40;
51     //read mem_read
52     rd_cpu = 1'd1;
53     wr_cpu = 1'd0;
54     addr_cpu = 32'h00000207;
55     #40;
56     addr_cpu = 32'h30000207;
57     data_mem_read = 128'hAAAAAAAABBBBBBBCCCCCCCCDDDDDDDD; #40;
58 end
59 always #5 clk = ~clk;
60 Cache U1 (
61     .clk(clk),
62     .rst(rst),
63     .addr_cpu(addr_cpu),
64     .data_cpu_write(data_cpu_write),
65     .data_mem_read(data_mem_read),
66     .wr_cpu(wr_cpu),

```


```

67     .rd_cpu(rd_cpu),
68     .ready_mem(ready_mem),
69     .wr_mem(wr_mem),
70     .rd_mem(rd_mem),
71     .data_mem_write(data_mem_write),
72     .data_cpu_read(data_cpu_read),
73     .addr_mem(addr_mem)
74 );
75 endmodule

```


### 1. 首先检查Miss后的读取Memory和再读取的命中

- 首先Cache是空的，现查找 `32'h10000000` 地址的值，先转入 **COMPARE** 阶段，由于初始化Cache为空， **Miss**。
- 进入 **ALLOCATE** 阶段读入 `data_mem_read` 传入的值表示从 **Memory** 读入值更新Cache
- 更新结束回到 **COMPARE** 阶段表示hit命中，再恢复 **IDLE** 阶段
- 阶段变化为0->1->2->1->0
- 将 `128'h11111111222222223333333344444444` 写入Cache后读取第1字节得到 `32'h44444444`。



## 2. 检查一次直接命中

- 首先查找 `32'h10000002` 地址的值，先转入 `COMPARE` 阶段，由于初始化Cache已经存在值， `Hit`。
- 命中结束回到 `COMPARE` 阶段表示hit命中， `Hit_2pos` 为1，再恢复 `IDLE` 阶段
- 阶段变化为0->1->0
- 将 `128'h11111111222222223333333344444444` 写入Cache后读取第3字节得到 `32'h22222222`。




## 3. 再一次检查Miss后的读取Memory和再读取的命中

- 首先Cache是空的，现查找 `32'h20000000` 地址的值，先转入 `COMPARE` 阶段，由于初始化Cache为空， `Miss`。
- 进入 `ALLOCATE` 阶段读入 `data_mem_read` 传入的值表示从 `Memory` 读入值更新Cache
- 更新结束回到 `COMPARE` 阶段表示hit命中，再恢复 `IDLE` 阶段
- 阶段变化为0->1->2->1->0
- 将 `128'h55555555666666667777777788888888` 写入Cache后读取第1字节得到 `32'h88888888`。




#### 4. 检查一次直接命中

- 首先查找 `32'h20000001` 地址的值，先转入 `COMPARE` 阶段，由于初始化 Cache 已经存在值，`Hit`。
- 命中结束回到 `COMPARE` 阶段表示 hit 命中，`Hit_2pos` 为 1，再恢复 `IDLE` 阶段
- 阶段变化为 `0->1->0`
- 已经将 `128'h55555556666666667777777888888888` 写入 Cache 后读取第 2 字节得到 `32'h77777777`。




## 5. 检查脏数据后的更新

- 首先向 `32'h00000207` 写入数据 `32'hAAAAAAAA`，由于 `Miss`，需要从 `Memory` 中读取，这里没有对 `data_mem_read` 修改，仍然是 `128'h55555555666666667777777788888888`，
- 读取到之后写入 `Cache`，之后对 `Cache` 的第4位进行修改 `32'hFFFFFFF`，同时脏位变1
- 之后再对 `Cache` 同一 `block` 再次进行修改，脏位仍不变，为1，现在的 `32'h00000207` 地址的数据应该变为 `128'hffffffff666666667777777788888888`




- 读取一下 `cache` 内容是否真的更改：



## 6. 进行Cache 写回

- 对 `32'h30000207` 地址数据进行读取，再 `COMPARE` 处 `miss`，而且有脏数据，先进入 `WRITEBACK` 阶段进行写回操作
- 由于是第二个位置的脏数据，所以这里输出信号可以看到上一步在cache中更改完的 `128'hffffff666666667777777788888888`，与之前的 `128'h55555555666666667777777788888888` 不同。更改脏位为0
- 之后跳入 `ALLOCATE` 阶段，对 `32'h30000207` 的数据进行cache读，之后跳回 `COMPARE` 阶段， `HIT`
- 阶段变化为0->1->3->2->1->0



### 3 讨论、心得

Cache利用了有限状态机去实现了对内存的快速访问，同时本次实验也帮助我们复习了组相联的有关知识，对Cache的结构有了进一步认识，难度不算很大

这次是正儿八经的收官（，计组我真的很爱你啊、、、你猜我说的是真的不

今天是2024年6月13日，致敬传奇热带风味破防哥，祝瓜助教毕业快乐&其他小伙伴期末复习顺利，门门满绩！

海阔山遥，未知何处是潇湘！

### 4 思考题

实验只设计实现数据缓存，若实现指令缓存，设计方法是否一样？指令缓存也会存在写回、写分派现象吗？指令缓存的内容如果需要修改，如何操作？

- 设计方法基本一致，两者都可能使用相同的替换策略，如最近最少使用（LRU）或先进先出（FIFO）等，来决定哪些缓存行应该被替换，只是指令内容一般是固定的，不存在写回，也就是说可以减少状态机状态数。
- 不存在写回、写分派现象。在数据缓存中，写回是指当缓存行被修改后，最终将这些修改写回主存储器的过程。指令缓存通常不涉及写回，因为指令不应该被修改。
- 如果需要修改时，如果命中，则在cache上进行修改即可，另外将脏位设计为0，使得下次寻找机会写回ROM；如果Miss，使用LRU策略去选择合适的位置，将ROM中的值读入到Cache中，进行Cache的更新。

带缓存的流水线CPU如何实现，当发生缺失的情况时CPU应该如何应对？

- 流水线将指令执行过程分解为多个阶段，如取指（IF）、解码（ID）、执行（EX）、访存（MEM）和写回（WB），我们这里先只考虑对数据的缓存，对指令的缓存原理接近。
- 对数据的访存一定发生在MEM阶段，这个阶段利用cache接口进行对数据的访存，如果命中，则在Cache上进行原地修改，假如Cache失效，而Cache取存数据的周期小于流水线CPU的时钟频率对于的一个周期，则不必停顿，等待取回即可；假如Cache失效，而Cache取存数据的周期大于流水线CPU的时钟频率对于的一个周期，则流水线CPU需要整体STALL进行数据提取和存储。根据替换策略的不同，Cache访问Memory的速度不同，此时要根据实际情况选择合适的方案来停顿(如前文提到)。