浙江水学

本科实验报告

计算机逻辑设计基础			
王晓宇			
竺可桢学院			
计算机			
<u>1657946908@qq.com</u>			
1657946908			
19550222634			
洪奇军			
2023年12月7日			
	 王晓宇 竺可桢学院 计算机 1657946908@qq.com 1657946908 19550222634 洪奇军 		


浙江大学实验报告

课程名称:	计算机逻辑设计	基础	_实验类	型:	综合	
实验项目名称:		计数器、	定时哭话	计与应用		
入她·从日 11 11 11 11 11 11 11 11 11 11 11 11 11		<u> </u>	VCH1 1111 10	<u> </u>		
学生姓名:3	<u> </u>	32201043	864 同	组学生姓名:	:	
实验地点:	紫金港东四 509 室	医 实验	:日期 :	2023 年 _	12 月_	<u>7</u> 日

一、操作方法与实验步骤


实验简介:

→同步四位二进制计数器 74LS161 74LS161 是常用的四位二进制可预置的同步加法计数器 可灵活运用在各种数字电路,实现分频器等很多重要的功能 74LS161 功能描述:




	输	λ	输 出
\overline{CR}	\overline{LD} $CT_{\mathbf{P}}CT_{\mathbf{T}}$ CP	$D_3D_2D_1D_0$	$Q_3 Q_2 Q_1 Q_0$
0	\times \times \times	$\times \times \times \times$	0 0 0 0
1	$0 \times \times \uparrow$	$d_3d_2d_1d_0$	$d_3d_2d_1d_0$
1	1 0 1 ×	$\times \times \times \times$	保 持
1	$1 \times 0 \times$	$\times \times \times \times$	保 持
1	1 1 1 1	$\times \times \times \times$	计数


74LS161 时序图




▶时钟应用设计 实现十进制计数器




实现 16×16 进制计数器



实现50进制计数器(16进制)



分钟60进制(十进制显示)




CTT=1 displaynumber[7:4]+1 分钟60进制说明

任务1:采用行为描述设计同步四位二进制计数器 74LS161

▶新建工程

工程名称用 My74LS161

Top Level Source Type 用 HDL



▶用行为描述设计


CR 是异步清零

LD 是同步置位

```
module My74LS161(
  CRBar, LDBar, CTP, CTT, CP, Q, CO, D
    input wire CRBar, LDBar, CTP, CTT, CP;
   input wire [3:0] D;
    output wire [3:0]Q;
   output wire CO;
    //wire CRBar, LDBar, CTP, CTT, CP;
    reg [3:0] D1;
    wire clk;
    assign clk = CRBar&LDBar&CTP&CTT;
    always@(posedge CP or negedge CRBar)begin
     if(~CRBar)begin
     D1[3:0] = 4'b0000;
     end
     else begin
        if(~LDBar)begin
           D1[3:0] = D[3:0];
        end
        else begin
          if(CTT&CTP)begin
              D1[3:0] = D1[3:0]+4'b0001;
           end
        end
     end
   end
   assign Q[3:0] = D1[3:0];
   assign C0 = D1[3]&D1[2]&D1[1]&D1[0]&CTT;
endmodule
```


激励代码:

```
#50;
   end
   initial begin
      // Initialize Inputs
      CRBar = 0;
      LDBar = 0;
      CTP = 0;
      CTT = 0;
      D = 0;
      #100;
      CRBar = 1;
      LDBar = 1;
      CTP = 0;
      CTT = 0;
      D = 4'b1100;
      #100;
      #30 CRBar = 0;
      #20 CRBar = 1;
      #10 LDBar = 0;
      #30 CTT = 1;
      CTP = 1;
      #10 LDBar = 1;
      #510;
      CRBar = 0;
      #20 CRBar = 1;
      #500;
     // Add stimulus here
   end
endmodule
```




任务2: 基于74LS161设计时钟应用

▶新建工程 工程名称用 MyClock Top Level Source Type 用 HDL



Create New Project

Specify project location and type.




▶用结构化描述设计

调用 My74LS161

调用分频模块,用 100ms 作为分的驱动时钟

调用显示模块

(设计一个数字钟, 使用 60 进制和 24 进制计数器, 实现 24 小时内时间的实时显示。)




```
module Top(
input wire clk,
//input wire SW,
output wire [3:0] SEGMENT,
output wire [3:0] AN,
//output wire [3:0] AN,
//output ledcitk,
//output ledcitk,
//output ledcitn,
//output ledcitn,
//output wire seg_clk,
output wire seg_clk,
output wire seg_clk,
output wire seg_clk,
output wire seg_out,
output
```

引脚文件:

```
27 // NET"SW[10]"LOC=AF12 | IOSTANDARD=LVCMOS15;
    // NET"SW[11]"LOC=AE8 | IOSTANDARD=LVCMOS15;
28
   NET"clk"LOC = AC18 | IOSTANDARD=LVCMOS18;
29
   NET"SEGMENT[0]"LOC=AB22 | IOSTANDARD=LVCMOS33; #a
30
   NET"SEGMENT[1]"LOC=AD24 | IOSTANDARD=LVCMOS33; #b
31
   NET"SEGMENT[2]"LOC=AD23 | IOSTANDARD=LVCMOS33; #c
32
                            | IOSTANDARD=LVCMOS33; #d
   NET"SEGMENT[3]"LOC=Y21
33
   NET"SEGMENT[4]"LOC=W20
                            | IOSTANDARD=LVCMOS33;#e
34
   NET"SEGMENT[5]"LOC=AC24 | IOSTANDARD=LVCMOS33; #f
35
   NET"SEGMENT[6]"LOC=AC23 | IOSTANDARD=LVCMOS33;#g
36
   NET"SEGMENT[7]"LOC=AA22 | IOSTANDARD=LVCMOS33; #point
37
    NET"AN[0]"LOC=AD21 | IOSTANDARD=LVCMOS33;
38
    NET"AN[1]"LOC=AC21 | IOSTANDARD=LVCMOS33;
39
    NET"AN[2]"LOC=AB21 | IOSTANDARD=LVCMOS33;
40
    NET"AN[3]"LOC=AC22 | IOSTANDARD=LVCMOS33;
41
42
    NET"seg_clk"
                    LOC = M24
                               | IOSTANDARD=LVCMOS33;
43
    NET"seg_clrn"
                    LOC = M20
                               | IOSTANDARD=LVCMOS33;
44
    NET"seg_sout"
                   LOC = L24
                               | IOSTANDARD=LVCMOS33;
45
    NET"SEG PEN"
                    LOC = R18
                                 | IOSTANDARD=LVCMOS33;
46
```

二、实验结果与分析

时钟显示实录:



三、讨论、心得

本次实验是一次自制 74LS161 模块的实验,由于此模块可计数的特性,我们可以做出一个简化版的时钟来。通过 clk_1s 模块的信号输入,只需要控制好每个数码管的临界条件即可。例如:65:43:21,1 位在 1=0 时重置,2 位在 12=59 时重置,3 位在 3=0,4 位在 4321=5959时重置,5 位在 654321=235959 或者 5=0 时重置,6 位在 654321=235959 时重置。

心得在于无论你实验代码设计自我认为没有问题,仍然需要上板验证,例如我的代码在00:09:00直接跳到了00:10:00(实践是检验真理的唯一标准。还有就是如果本次的时间调动过慢需要加快的话,直接改动 clk 文件即可。另外本次的实验并没有给出完整代码其实锻炼到了自主写代码的能力,希望我们的大作业能做的好一点(bushi)