洲江水学

本科实验报告

课程名称:	计算机逻辑设计基础
姓 名:	王晓宇
学院:	竺可桢学院
专业:	计算机
邮箱:	<u>1657946908@qq.com</u>
QQ 号:	1657946908
电话:	19550222634
指导教师:	洪奇军
报告日期:	2023年11月23日

浙江大学实验报告

课程名称:_	计算机逻辑设计	基础实验	类型:	综合	
实验项目名称	尔:	同步时序电路设	} }		
学生姓名: _	<u>王晓宇_</u> 学号:	3220104364	同组学生姓	名:	
实验地点:	紫金港东四 509 3	<u>室</u> 实验日期:	年	· <u>11</u> 月_	23 日
一、操作	三方法与实验	步骤			

实验简介:

4位同步二进制计数器:

4位同步二进制计数器状态表



- ◎状态变化条件
 - € 计数触发 € 无外部输入
- ◎输入激励
 - € 满足次态 的输入要求
 - E 输入方程
- ◎状态分配
 - € 计数值决定
- ◎触发器选择
 - ₠ D触发器

全4个 淅沙大学 系统结构与

		当前	状态	(现	态)	下-	一状态	5(次	态)	触发	器湯		输入)
		$Q_{\!\scriptscriptstyle A}$	$Q_{\!\scriptscriptstyle B}$	Q_{C}	Q _D	Q_A^{n+I}	Q_B^{n+1}	Q_C^{n+I}	Q_D^{n+I}	$D_{\!\!\!\!A}$	$D_{\!B}$	D_{C}	$D_{\!D}$
	0	0	0	0	0	1	0	0	0	1	0	0	0
	1	1	0	0	0	0	1	0	0	0	1	0	0
	2	0	1	0	0	1	1	0	0	1	1	0	0
	3	1	1	0	0	0	0	1	0	0	0	1	0
	4	0	0	1	0	1	0	1	0	1	0	1	0
文	5	1	0	1	0	0	1	1	0	0	1	1	0
	6	0	1	1	0	1	1	1	0	1	1	1	0
	7	1	1	1	0	0	0	0	1	0	0	0	1
	8	0	0	0	1	1	0	0	1	1	0	0	1
	9	1	0	0	1	0	1	0	1	0	1	0	1
	10	0	1	0	1	1	1	0	1	1	1	0	1
	11	1	1	0	1	0	0	1	1	0	0	1	1
	12	0	0	1	1	1	0	1	1	1	0	1	1
	13	1	0	1	1	0	1	1	1	0	1	1	1
	14	0	1	1	1	1	1	1	1	1	1	1	1
3	15	1	1	1	1	0	0	0	0	0	0	0	0

D 触发器原理,在 clk 作用下 Q = D,4 位计数器的 Q 和 D 关系如下表

	Q A	QB	QC	QD	DA	DB	DC	DD
0	0	0	0	0	1	0	0	0
1	1	0	0	0	0	1	0	0
2	0	1	0	0	1	1	0	0
3	1	1	0	0	0	0	1	0
4	0	0	1	0	1	0	1	0
5	1	0	1	0	0	1	1	0
6	0	1	1	0	1	1	1	0
7	1	1	1	0	0	0	0	1
8	0	0	0	1	1	0	0	1
9	1	0	0	1	0	1	0	1
10	0	1	0	1	1	1	0	1
11	1	1	0	1	0	0	1	1
12	0	0	1	1	1	0	1	1
13	1	0	1	1	0	1	1	1
14	0	1	1	1	1	1	1	1
15	1	1	1	1	0	0	0	0

$$D_A = \overline{Q_A}$$

$$D_{B} = \overline{Q_{A}}Q_{B} + Q_{A}\overline{Q_{B}}$$
$$= \overline{Q_{A} \oplus \overline{Q_{B}}}$$

$$D_{C} = \overline{Q_{A}}Q_{C} + \overline{Q_{B}}Q_{C} + Q_{A}Q_{B}\overline{Q_{C}}$$
$$= \overline{(\overline{Q_{A}} + \overline{Q_{B}})} \oplus \overline{Q_{C}}$$

$$D_{D} = \overline{Q_{A}}Q_{D} + \overline{Q_{B}}Q_{D} + \overline{Q_{C}}Q_{D} + Q_{A}Q_{B}Q_{C}\overline{Q_{D}}$$

$$= \overline{(\overline{\overline{Q_{A}} + \overline{Q_{B}} + \overline{\overline{Q_{C}}})} \oplus \overline{Q_{D}}}$$

$$R_C = \overline{\overline{Q_A} + \overline{Q_B} + \overline{Q_C} + \overline{Q_D}}$$

任务1:原理图方式设计4位同步二进制计数器

▶新建工程

工程名称用 MyCounter。Top Level Source Type 用 HDL




Create New Project

Specify project location and type.


N <u>a</u> me:	MyCounter	
Location:	/tmp/Logic/MyCounter	<u></u>
Working Directory:	/tmp/Logic/MyCounter	<u></u>
Description:		
Select the type of to	op-level source for the project	
Select the type of to		

▶新建源文件

类型是 Schematic 文件名称用 Counter 4b




▶原理图方式进行设计



▶进行波形仿真

```
module Counter4b_Counter4b_sch_tb();
// Inputs
   reg clk;
// Output
   wire Qa;
wire Qb;
   wire Qc;
   wire Qd;
   wire Rc;
// Bidirs
// Instantiate the UUT
   Counter4b UUT (
      .clk(clk),
       .Qa(Qa),
      .Qb(Qb),
      .Qc(Qc),
      .Qd(Qd),
      .Rc(Rc)
// Initialize Inputs
   always begin
   clk = 0; #20;
clk = 1; #20;
   end
endmodule
```



▶新建源文件,用作时钟

类型是 Verilog

文件名称用 clk_1s


```
module clk_1s(
  input wire clk,
  output reg clk_1s
  );
  reg [31:0]cnt;
  always @ (posedge clk) begin
    if (cnt < 50_000_000) begin
    cnt<=cnt +1;
    end else begin
    cnt <=0;
    clk_1s <= ~clk_1s;
    end
  end
end</pre>
```

任务 2: 以 Verilog 行为描述方式设计 16 位可逆二进制同步计数器

▶新建工程

工程名称用 myRevCounter

Top Level Source Type 用 HDL



▶新建源文件


类型是 Verilog

文件名称用 RevCounter

结构化描述方式进行设计

```
Amodule RevCounter(
  input wire clk,
  input wire s,
  output reg [15:0] cnt,
  output Rc
   );
   initial begin cnt = 0;
   end
   assign Rc = (~s &(~|cnt))|(s &(&cnt));
   always @(posedge clk) begin
     if(s)begin
     cnt <= cnt + 1'b1;
     end else begin
     cnt <= cnt - 1'b1;
     end
     end
endmodule
```

▶波形仿真(包含正向计数和反向计数)



▶新建源文件,设计100ms 时钟 类型是 Verilog

文件名称用 clk_100ms


任务 3: Top 模块创建

```
module Top(
  input wire clk,
  input wire SW,
  output wire [7:0]SEGMENT,
  output wire [3:0] AN,
  output wire led,
  output ledclk,
  output ledclk,
  output ledclk,
  output ledclrn,
  output LEDEN
  );
  wire [15:0] cnt;
  wire clk_100ms;
  wire [31:0]div;
  clk_100ms Mi.clk(clk), clk_100ms(clk_100ms));
  RevCounter M2(.clk(clk_100ms), s(SW),.cnt(cnt),.Rc(led));
  disp_num M3(.clk(clk),.HEXS(cnt),.LES(4'b0000),.points(4'b0000),.RST(1'b0),.AN(AN),.segment(SEGMENT));
  clkdiv M4(.clk(clk),.clkdiv(div),.rst(1'b0));
  LEDP2S #(.DATA_BITS(16),.DATA_COUNT_BITS(4),.DIR(0))
  U7(.clk(clk),.rst(1'b0),.Start(div[20]),.PData(cnt),.sclk(ledclk),.sclrn(ledclrn),.sout(ledsout),.EN(LEDEN));
endmodule
```


```
NET"clk"LOC = AC18 | TOSTANDARD=LVCMOS18;
 // NET"BTN[0]"LOC=W14 | IOSTANDARD=LVCMOS18;
// NET*BTN[0]*clock_dedicated_route = false;
// NET*BTN[1]*LOC=V14 | IOSTANDARD=LVCMOS18;
// NET"BTN[1]"clock_dedicated_route = false;
// NET*BTNX4*LOC=W16 | IOSTANDARD=LVCMOS18;
NET"led"LOC = W23 | IOSTANDARD=LVCMOS33;
NET "ledclk"
                LOC = N26 | IOSTANDARD = LVCMOS33;
NET "ledclrn"
               LOC = N24 | IOSTANDARD = LVCMOS33;
NET "ledsout"
               LOC = M26 | IOSTANDARD = LVCMOS33;
             LOC = P18 | IOSTANDARD = LVCMOS33;
MET "LEDEN"
  NET"SW"LOC=AF10 | IOSTANDARD=LVCMOS15;
// NET"SW1[1]"LOC=AF13 | IOSTANDARD=LVCMOS15;
// NET"SW2[0]"LOC=AE13 | IOSTANDARD=LVCMOS15;
// NET"SW2[1]"LOC=AF8 | IOSTANDARD=LVCMOS15;
// NET"SW[0]"LOC=AA10 | IOSTANDARD=LVCMOS15;
// NET"SW[1]"LOC=AB10 | IOSTANDARD=LVCMOS15;
// NET*SW[2]*LOC=AA13 | IOSTANDARD=LVCMOS15;
// NET*SW[3]*LOC=AA12
                       | IOSTANDARD=LVCMOS15;
// NET"SW[4]"LOC=Y13
                       | IOSTANDARD=LVCMOS15;
// NET*SW[5]*LOC=Y12
                       | IOSTANDARD=LVCMOS15;
// NET"SW[6]"LOC=AD11
                       IOSTANDARD=LVCMOS15;
// NET"SW[7]"LOC=AD10
                       | IOSTANDARD=LVCMOS15;
// NET"SW[8]"LOC=AE10 | IOSTANDARD=LVCMOS15;
// NET"SW[9]"LOC=AE12 | IOSTANDARD=LVCMOS15;
// NET"SW[10]"LOC=AF12 | IOSTANDARD=LVCMOS15;
// NET"SW[11]"LOC=AE8 | IOSTANDARD=LVCMOS15;
NET"SEGMENT[0]"LOC=AB22 | IOSTANDARD=LVCMOS33; #a
NET"SEGMENT[1]"LOC=AD24 | IOSTANDARD=LVCMOS33; #b
NET"SEGMENT[2]"LOC=AD23 | IOSTANDARD=LVCMOS33;#c
NET"SEGMENT[3]"LOC=Y21 | IOSTANDARD=LVCMOS33; #d
NET"SEGMENT[4]"LOC=W20 | IOSTANDARD=LVCMOS33;#e
NET"SEGMENT[5]"LOC=AC24 | IOSTANDARD=LVCMOS33;#f
NET"SEGMENT[6]"LOC=AC23 | IOSTANDARD=LVCMOS33; #cr
NET"SEGMENT[7]"LOC=AA22 | IOSTANDARD=LVCMOS33; #point
NET"AN[0]"LOC=AD21 | IOSTANDARD=LVCMOS33;
NET"AN[1]"LOC=AC21 | IOSTANDARD=LVCMOS33;
NET"AN[2]"LOC=AB21 | IOSTANDARD=LVCMOS33;
NET"AN[3]"LOC=AC22 | IOSTANDARD=LVCMOS33;
```

二、实验结果与分析

自增功能



自减功能



在bit 文件运行后 后示数即开始自增/自减。

在递减时,数值显示 0000 时进位灯亮;在递增时,数值显示 FFFF 时进位灯亮。符合预期。

三、讨论、心得

这次实验是做了三个函数,一个是自增的函数,另一个是可逆的计数器,另外还有一个分频器来达成计时的目的。总体看来是比较简单的,但是两个计数器的形成一个是通过画图得来,另一个是通过行为描述语言来形成的。对于线束比较多的直接连线非常复杂,而且不一定有很高的正确率,此时用行为描述语言就很方便了。但是经过实践后发现如此写完的模块如果形成 sym 文件的话,里面的硬件会很复杂,基本不是我们常见的与门或门之类的,其运行效率有待验证。

做实验的心得如果说总结一下的话, 大概就是:

- 1. 重启能解决 70%问题
- 2. 要理解实验目的再开始编写工程
- 3. 做实验记得带 U 盘
- 4. 虚拟机别安装到移动硬盘里面,一旦接触不稳就模拟机自锁了哈哈哈哈哈哈哈哈呜呜呜呜呜呜呜呜呜呜呜呜呜呜
- 5. 如果空间允许的话,尽量使用 windows 下放的 WSL-Linux 子系统,运行依靠本地配置非常流畅,可能有点不足是本地 Simulation 有点困难,需要安装 GCC,但是国内接不到在美国的网站,镜像站操作又过于麻烦(嗯,所以办法也会有的,大家慢慢探索
 - 6. 不懂就问老师, 非常贴心的老师交流会给你的项目带来一线生机