洲江水学

本科实验报告

计算机逻辑设计基础			
王晓宇			
竺可桢学院			
计算机			
1657946908@qq.com			
1657946908			
19550222634			
洪奇军			
2023年11月30日			

浙江大学实验报告


课程名称:_	计算机逻辑设	计基础	实验类	类型: _	综合	
实验项目名称	₭:	寄存器和	T寄存器作	专输设计	-	
学生姓名:_	<u>王晓宇</u> 学号:	3220104	4364 =	司组学生	三姓名:	
实验地点:	紫金港东四 50	9 室 实	验日期: .	2023	_年 <u>_11</u> _月_	30_日

一、操作方法与实验步骤

▶实验原理

1. 寄存器

- ■一组二进制存储单元
- ■一个寄存器可以用于存储一系列二进制值,通常用于进行简单数据存储、移动和 处理等操作
- ■能存储信息并保存多个时钟周期,能用信号来控制"保存"或"加载"信息
- ■如果 Load 信号为 1, 允许时钟信号通过, 如果为 0 则阻止时钟信号通过
- ■例如:对于上升沿触发的边沿触发器
- ■或负向脉冲触发的主从触发器
- ■采用 Load 控制反馈的寄存器



■采用 Load 控制反馈的寄存器


7.1.4 采用Load控制反馈的寄存器

2. 寄存器传输

- ■寄存器传输:寄存器中数据的传输和处理
- ■三个基本单元:寄存器组、操作、操作控制
- ■基本操作:加载、计数、移位、加法、按位操作等
- 3. 基于多路选择器总线的寄存器传输

7.6.1 基于多路选择器的传输


- 连接寄存器的多路选择器可以产生灵活的数据传输结构(注意:为清晰起见图中省略了时钟信号)
- 传输是: K1: R0 ← R1



Chapter 7 - 21


由一个多路选择器驱动的总线可以降低硬件开销


这个结构不能实现多个寄存器相互之间的并行传输操作



4. 寄存器传输应用设计

Mode1:ALU 运算输出控制 Mode2:数据传输控制






sw[6:5]对应 SelectBus 即总线上放的是什么数据:

00-总线上的数据选择 A, 按 btn[0] 存储到 num[3:0]

01-总线数据上的选择 B, 按 btn[1] 存储到 num[7:4]

10-总线数据上的选择 C。按 btn[2]存储到 num[11:8]




▶任务:基于 ALU 的数据传输应用设计

新建工程

工程名称用 MyALUTrans

Top Level Source Type 用 HDL



m1 - pbdebounce (pbdebounce

m3 - Mux4to1b4 (Mux4to1b4.vf a1 - AddSub4b (AddSub4b.vf) ⊕ V a2 - AddSub4b (AddSub4b.vf)

⊕ W m5 - ALU (ALU.vf)

🔽 m6 - disp_num (disp_num.vf) m7 - Sseg_Dev (Sseg_Dev.vf)

- K7.ucf

新建源文件

类型是 Verilog

文件名称用 Top。

右键设为 "Set as Top Module"

实现基于 ALU 的数据传输应用设计

Mode1:

按键控制输入:

btn[0] 作为按键信号控制 RegA(自加或自减)。

btn[1] 作为按键信号控制 RegB。btn[2] 作为按键信号对 RegC 赋值。

按键加/减1控制:

sw[2]=0 加/1 减使 RegA(自加或自减), 对应 btn out[0]即去抖动后的 BTNX4Y0 按键。

sw[1]=0 加/1 减, RegB(自加或自减)对应 btn_out[1] 即去抖动后的 BTNX4Y1 按键。

btn out[2]即去抖动后的 BTNX4Y2 按键。

ALU 运算控制: sw[4:3],00-加,01-减,10-与,11-或

(RegC 是 Reg A, Reg B 加减与或的结果)

SW[0] 图形、文本显示

SW[1]=0 按btn[1] B=B+1

SW[1]=1 按btn[1] B=B-1

SW[2]=0 按btn[0] A=A+1

SW[2]=1 按btn[0] A=A-1

SW[4:3]=00 C=A+B

SW[4:3]=01 C=A-B

SW[4:3]=10 C=A&B

SW[4:3]=11 C=A|B 按btn[2] 寄存器结果=C



Mode2:

sw[15]=1 Mode2 数据传输控制

sw[6:5]对应 SelectBus: 00-总线数据选择 A, 01-总线数据选择 B, 10-选择 C

btn[0] LoadA(num[3:0]){总线数据存储到 num[3:0], 位置在 AN3}。


btn[1] LoadB(num[7:4]){总线数据存储到 num[7:4], 位置在 AN2}

btn[2] LoadC(ALU 运算结果) {总线数据存储到 num[11:8], 位置在 AN0}

(对 SW[6:5]选择出来后的结果加载到哪个寄存器中)

输出 {num[7:0],C,num[11:8]}

AN[3]: RegA,AN[2]: RegB,AN[1]:ALU 结果,AN[0]:Reg C



SW[6:5]=00 总线中存 A 即 num[3:0]数据 SW[6:5]=01 总线中存 B 即 num[7:4]数据 SW[6:5]=10 总线存 regC 即 num[11:8] 按 btn[0] 总线数据存入寄存器 num[3:0] 按 btn[1] 总线数据存入寄存器 num[7:4] 按 btn[2] 总线数据存入 num[11:8]



Top 模块:

```
module Top (
    input wire clk,
    input wire [2:0] BTN,
    input wire [15:0]SW,
    output wire [3:0]AN,
    output wire [7:0] SEGMENT,
    output wire seg_clk,
    output wire seg_clrn,
    output wire seg_sout,
    output wire SEG_PEN
    reg [15:0] num;
    wire [15:0] cal_num;
wire [2:0] btn_out;
    //wire [3:0] C;
    wire [3:0] Result;
    wire Co;
    wire [31:0] clk_div;
    wire [15:0] disp_hexs;
    assign disp_hexs[15:12] = num[3:0];
    assign disp_hexs[11:8] = num[7:4];
    assign disp_hexs[7:4] = num[11:8];
    assign disp_hexs[3:0] = Result;
    assign BTNX4 = 1'b0;
    wire [3:0] A2;
wire [3:0] B2;
    wire [3:0] C2;
```

```
wire [3:0] Al;
wire [3:0] B1;
wire [3:0] C1;
c1kdiv m4(c1k,0,c1k_div);
pbdebounce m0(c1k_div[17],BTN[0],btn_out[0]);
pbdebounce m1(c1k_div[17],BTN[1],btn_out[1]);
pbdebounce m2(c1k_div[17],BTN[1],btn_out[1]);
pbdebounce m2(c1k_div[17],BTN[2],btn_out[2]);
MUm 51,S(SW[4:3]), A.(cal_num[3:0]), .1(cal_num[7:4]),.C(C1),.Co(Co));
Mux4tolb4 m3(.10(num[3:0]), .11(num[7:4]),.12(num[11:8]),.13(4'b0000),.S(SW[6:5]),.o(Result));
AddSub4b a1(.A(num[3:0]), .B(4'b0001),.Ctr1(SW[0]),.S(A));
AddSub4b a2(.A(num[7:4]),.B(4'b0001),.Ctr1(SW[1]),.S(B1));
assign cal_num = num;
           AddSub4b a2(.A(num[7:4]), B(4'b0001), Ctr

assign ca1_num = num;

assign A2 = (SW[15]==1'b0)7A1:Result;

assign B2 = (SW[15]=1'b0)7C1:Result;

assign B2 = (SW[15]=-1'b0)7C1:Result;

always8(posedge btn_out[0]) num[3:0]=A2;


always8(posedge btn_out[1]) num[7:4]=B2;

always8(posedge btn_out[2]) num[11:8]=C2;
           //CreateNumber m3(btn_out, SW1, num);
          disp num m6(.clk(clk),.HEXS((disp hexs,disp hexs)),.LES(4'b0000),.points(4'b0000),.RST(1'b0),.AN(AN),.segment(SEGMENT));
          Sseg\_Dev\ m7\ (.clk\ (clk),.rst\ (1'b0),.Start\ (clk\_div[20]),.flash\ (clk\_div[25]),.Hexs\ (\{disp\_hexs,disp\_hexs\}),.point\ (\{8'b00000000)\},.LES\ (8'b00000000),.disp\_hexs\})
endmodule
UCF 引脚:
```

```
MET.CIK.FOC - WC18 | IOSIWNDWKD-FACWORIS!
1
       NET"BTN[0]"LOC-V18 | IOSTANDARD-LVCMOS18;
2
       NET"BTN[0]"clock_dedicated_route - false;
3
      NET"BTN[1]"LOC-V19 | IOSTANDARD-LVCMOS18;
4
      NET"BTN[1]"clock_dedicated_route = false;
5
      NET"BTN[2]"LOC-V14 | IOSTANDARD-LVCMOS18;
6
      NET"BTN[2]"clock_dedicated_route = false;
      //NET"BTN[1]"LOC-W14 | IOSTANDARD-LVCMOS18;
       //NET"BTN[1]"clock_dedicated_route = false;
9
   // NET"BTNX4"LOC-W16 | IOSTANDARD-LVCMOS18;
0
   //NET"led"LOC - W23 | IOSTANDARD-LVCMOS33;
1
   NET"SW[0]"LOC-AF10 | IOSTANDARD-LVCMOS15;
2
      NET"SW[1]"LOC-AF13 | IOSTANDARD-LVCMOS15;
3
      NET"SW[2]"LOC-AE13 | IOSTANDARD-LVCMOS15;
4
      NET"SW[3]"LOC-AF8 | IOSTANDARD-LVCMOS15;
5
      NET"SW[15]"LOC-AA10 | IOSTANDARD-LVCMOS15;
6
      NET"SW[14]"LOC-AB10
                              IOSTANDARD-LVCMOS15;
7
      NET"SW[13]"LOC-AA13
                            | IOSTANDARD-LVCMOS15;
8
      NET"SW[12]"LOC-AA12 | IOSTANDARD-LVCMOS15;
9
                           | IOSTANDARD-LVCMOS15;
      NET"SW[11]"LOC-Y13
0
      NET"SW[10]"LOC-Y12
                            | IOSTANDARD-LVCMOS15;
1
      NET"SW[9]"LOC-AD11 | IOSTANDARD-LVCMOS15;
2
      NET"SW[8]"LOC-AD10 | IOSTANDARD-LVCMOS15;
3
      NET"SW[7]"LOC-AE10 | IOSTANDARD-LVCMOS15;
NET"SW[6]"LOC-AE12 | IOSTANDARD-LVCMOS15;
4
5
      NET"SW[5]"LOC-AF12 | IOSTANDARD-LVCMOS15;
6
      NET"SW[4]"LOC-AE8 | IOSTANDARD-LVCMOS15;
7
я
   NET"SEGMENT[0]"LOC-AB22 | IOSTANDARD-LVCMOS33; #a
9
   NET"SEGMENT[1]"LOC-AD24 | IOSTANDARD-LVCMOS33; #b
0
   NET"SEGMENT[2]"LOC-AD23 | IOSTANDARD-LVCMOS33;#c
   NET"SEGMENT[3]"LOC-Y21 | IOSTANDARD-LVCMOS33; #d
2
   NET"SEGMENT[4]"LOC-W20
                            | IOSTANDARD-LVCMOS33; #e
   NET"SEGMENT[5]"LOC-AC24 | IOSTANDARD-LVCMOS33; #f
4
   NET"SEGMENT[6]"LOC-AC23 | IOSTANDARD-LVCMOS33;#g
5
   NET"SEGMENT[7]"LOC-AA22 | IOSTANDARD-LVCMOS33; #point
6
   NET"AN[0]"LOC-AD21 | IOSTANDARD-LVCMOS33;
   NET"AN[1]"LOC-AC21 | IOSTANDARD-LVCMOS33;
8
   NET"AN[2]"LOC-AB21 | IOSTANDARD-LVCMOS33;
NET"AN[3]"LOC-AC22 | IOSTANDARD-LVCMOS33;
                    LOC - M24
   NET"seg_clk"
                                | IOSTANDARD-LVCMOS33;
                                I TOSTAMDARD-INCMOS22.
                    TOC - M20
```

实验结果与分析

Mode1: ALU



Mode2: 寄存器传输

寄存器指向	10 10 10 10 10 10 10 10 10 10 10 10 10 1
寄存器传输 1	100 100 100 100 100 100 100 100 100 100
寄存器传输 2	HARRING TO THE PARTY OF THE PAR
寄存器传输3	日日日日 日日日日 10日 プラノ・東 日本44年毎日上午中で 2025

三、讨论、心得

这次实验重新使用了ALU基础运算单元,相当于通过一个开关设定了两个模式:其中第一个模式是基本的ALU运算,第二个加入了寄存器模块,使得其他三位数码管能够读取寄存器的值并显示。总体难度不是太大,主要有之前实验设计的ALU单元直接使用,本次只需要Mux4to1b4即可实现寄存器的赋值,另外,为了实验简便,直接命名寄存器而不是使用D触发器之类的类寄存器。

实验心得的话,写点做实验的小技巧吧:其实每次的 top 文件生成 bit 文件的时候,第一次会很慢,第二次及以后只要你的改动不太大都可以很快生成 bit 文件。这样就给我们数码管显示的项目带来方便,因为你完全可以先将第一次未完成的项目先生成上板,看看是不是到这一步大致符合预期。因为一次完整的作业需要很多步的调试,你不能完全保证每一步都是对的,所以大概进行 70%的时候就可以上一次板看看实验结果,这次实验我就按照这个办法测出我复制的 ALU. sym 有问题(上次跑完之后没有更新 sym 文件的生成),希望可以帮大家做快一点实验(。