# 浙江水学

## 本科实验报告

课程名称:	计算机逻辑设计基础				
姓 名:	王晓宇				
学 院:	竺可桢学院				
专业:	计算机				
邮箱:	1657946908@qq.com				
QQ 号:	1657946908				
电话:	19550222634				
指导教师:	洪奇军				
报告日期:	2023年12月15日				

### 浙江大学实验报告

课程名称:	计算机逻辑设计基础	实验类型:	综合
-------	-----------	-------	----

学生姓名: \_\_\_\_\_\_\_ 学号: \_\_\_\_\_3220104364 \_\_\_ 同组学生姓名: \_\_\_\_\_\_

实验地点: <u>紫金港东四 509 室</u> 实验日期: <u>2023</u> 年 <u>12</u>月 <u>15</u>日

# 一、操作方法与实验步骤

任务 1:设计 8 位带并行输入的右移移位寄存器并设计跑马灯程序 > 移位寄存器

每来一个时钟脉冲, 寄存器中的数据按顺序向左或向右移动一位

◇必须采用主从触发器或边沿触发器


◆不能采用锁存器

数据移动方式: 左移、右移、循环移位


数据输入输出方式

- ◆串行输入, 串行输出
- 令串行输入,并行输出
- ◆并行输入, 串行输出

使用D触发器构成串行输入的右移移位寄存器




循环右移移位寄存器



#### ▶带并行输入的移位寄存器

数据输入方式:串行输入、并行输入



#### 新建工程


工程名称用 ShfitReg8b。

Top Level Source Type 用 HDL

用结构化描述设计

```
19 //
   20
   module MyshiftReg8b(
21
22
      input wire clk, SL, sin, cycle,
      input wire [7:0]pin,
23
24
      output wire [7:0]Q
25
      FD M1(.C(clk),.D((!SL & Q[1])|(SL &pin[0])),.Q(Q[0]));
26
       FD M2(.C(clk),.D((!SL & Q[2])|(SL &pin[1])),.Q(Q[1]));
FD M3(.C(clk),.D((!SL & Q[3])|(SL &pin[2])),.Q(Q[2]));
27
28
29
       FD M4(.C(clk),.D((!SL & Q[4])|(SL &pin[3])),.Q(Q[3]));
       FD M5(.C(clk),.D((!SL & Q[5])|(SL &pin[4])),.Q(Q[4]));
30
31
       FD M6(.C(clk),.D((!SL & Q[6])|(SL &pin[5])),.Q(Q[5]));
       FD M7(.C(clk),.D((!SL & Q[7])|(SL &pin[6])),.Q(Q[6]));
33
       FD M8(.C(clk),.D((!SL & (cycle&Q[0]|!cycle & sin))|(SL &pin[7])),.Q(Q[7]));
35 endmodule
36
```

#### 波形仿真




设计跑马灯应用

Description:

新建工程

工程名称用 MyMarquee。

Top Level Source Type 用 HDL



Select the type of top-level source for the project

Top-level source type:

HDL

Next >

Cancel

用结构化描述设计


调用 ShfitReg8b

调用分频模块,用1s作为移位寄存器驱动时钟

调用显示模块

More Info

调用 CreateNumber 模块



```
input wire clk,
input wire (15:0)SW,
input wire [1:0]btn,
output wire [7:0]SEGMENT,
output wire [3:0] AN,
output wire [7:0]LED,
output wire BTNX4
                                       assign BTNX4 = 0;
                                   wire [15:0] num;
wire clk_1s;
wire [31:0]clk_div;
                                  wire [1:0]btn_out;
                             pbdebounce m0(clk_div[17],btn[0],btn_out[0]);
pbdebounce m1(clk_div[17],btn[1],btn_out[1]);
clkdiv M0(.clk(clk),.clkdiv(clk_div),.rst(1'b0));
clk_ls M1(.clk(clk),.clk_ls(clk_ls));
CreateNumber M2(.btn((2'b0,btn_out)),.num(num),.sw({2'b00,SW[1:0]}));
MyshiftReg8b M3(.clk(clk_ls),.SL(SW[2]),.sin(SW[3]),.cycle(SW[4]),.pin(num[7:0]),.Q(LED));
disp_num M4(.clk(clk),.HEXS((num[7:0],LED)),.LES(4'b0000),.points(4'b0000),.RST(1'b0),.AN(AN),.segment(SEGMENT));
   endmodule
        NET "clk" LOC = Ac18 | IOSTANDARD = LVCMOS18;

NET "clk" THM_NET = TM_CLK;

TIMESPEC TS_CLK_100M = PERIOD "TM_CLK" 10ns HIGH 50%;

#NET "RSTN" LOC = W13 | IOSTANDARD = LVCMOS18;

NET "BTN(0]" LOC = V18 | IOSTANDARD = LVCMOS18;

NET "BTN(1)" LOC = V19 | IOSTANDARD = LVCMOS18;

NET "BTN(1)" LOC = V19 | IOSTANDARD = LVCMOS18;

NET "BTN(1)" LOC = V14 | IOSTANDARD = LVCMOS18;


//NET "BTN(2)" LOC = V14 | IOSTANDARD = LVCMOS18;


//NET "BTN(2)" LOC = W14 | IOSTANDARD = LVCMOS18;

//NET "BTN(3)" LOC = W14 | IOSTANDARD = LVCMOS18;

//NET "BTN(3)" LOC = W14 | IOSTANDARD = LVCMOS18;
           NET "SW[0]"LOC = AA10 | IOSTANDARD = LVCMOS15;
NET "SW[1]"LOC = AB10 | IOSTANDARD = LVCMOS15;
NET "SW[2]"LOC = AA13 | IOSTANDARD = LVCMOS15;
NET SW[3]"LOC = AA12 | IOSTANDARD = LVCMOS15;
        NET "SW[3]"LOC = AA12 | IOSTANDARD = LVCMOS15;
NET "SW[4]"LOC = Y13 | IOSTANDARD = LVCMOS15;
NET "SW[5]"LOC = Y12 | IOSTANDARD = LVCMOS15;
NET "SW[6]"LOC = AD11 | IOSTANDARD = LVCMOS15;
NET "SW[7]"LOC = AD10 | IOSTANDARD = LVCMOS15;
NET "SW[8]"LOC = AE10 | IOSTANDARD = LVCMOS15;
NET "SW[9]"LOC = AE10 | IOSTANDARD = LVCMOS15;
NET "SW[9]"LOC = AE12 | IOSTANDARD = LVCMOS15;
NET "SW[10]"LOC = AF12 | IOSTANDARD = LVCMOS15;
NET "SW[11]"LOC = AF12 | IOSTANDARD = LVCMOS15;
NET "SW[13]"LOC = AE13 | IOSTANDARD = LVCMOS15;
NET "SW[13]"LOC = AE13 | IOSTANDARD = LVCMOS15;
NET "SW[14]"LOC = AE13 | IOSTANDARD = LVCMOS15;
NET "SW[15]"LOC = AE113 | IOSTANDARD = LVCMOS15;
36
37 NET"LED[0]"LOC-W23 | IOSTANDARD-LVCMOS33;
38 NET"LED[1]"LOC-AB26 | IOSTANDARD-LVCMOS33;
39 NET"LED[1]"LOC-Y25 | IOSTANDARD-LVCMOS33;
40 NET"LED[3]"LOC-AA23 | IOSTANDARD-LVCMOS33;
41 NET"LED[3]"LOC-AA23 | IOSTANDARD-LVCMOS33;
42 NET"LED[5]"LOC-Y22 | IOSTANDARD-LVCMOS33;
43 NET"LED[6]"LOC-AE21 | IOSTANDARD-LVCMOS33;
44 NET"LED[6]"LOC-AE21 | IOSTANDARD-LVCMOS33;
45 //NET "BTNX3"LOC W15 | IOSTANDARD = LVCMOS18;
46 NET "BTNX4"LOC = W16 | IOSTANDARD = LVCMOS18;
47 NET "SEGMENT[0]"LOC = AB22 | IOSTANDARD = LVCMOS33;
48 NET "SEGMENT[1]" LOC = AD24 | IOSTANDARD = LVCMOS33;
49 NET "SEGMENT[1]" LOC = AD24 | IOSTANDARD = LVCMOS33;
50 NET "SEGMENT[2]" LOC = AD24 | IOSTANDARD = LVCMOS33;
51 NET "SEGMENT[4]" LOC = W20 | IOSTANDARD = LVCMOS33;
52 NET "SEGMENT[6]" LOC = AC23 | IOSTANDARD = LVCMOS33;
53 NET "SEGMENT[1]" LOC = AC24 | IOSTANDARD = LVCMOS33;
54 NET "SEGMENT[1]" LOC = AC23 | IOSTANDARD = LVCMOS33;
55 NET "SEGMENT[1]" LOC = AC21 | IOSTANDARD = LVCMOS33;
56 NET "SEGMENT[1]" LOC = AC21 | IOSTANDARD = LVCMOS33;
57 NET "AN[0]" LOC = AD21 | IOSTANDARD = LVCMOS33;
58 NET "AN[1]" LOC = AD21 | IOSTANDARD = LVCMOS33;
59 NET "AN[1]" LOC = AD21 | IOSTANDARD = LVCMOS33;
50 NET "AN[1]" LOC = AD21 | IOSTANDARD = LVCMOS33;
51 NET "AN[1]" LOC = AD21 | IOSTANDARD = LVCMOS33;
52 NET "AN[1]" LOC = AD21 | IOSTANDARD = LVCMOS33;
53 NET "AN[1]" LOC = AD21 | IOSTANDARD = LVCMOS33;
54 NET "AN[1]" LOC = AD21 | IOSTANDARD = LVCMOS33;
55 NET "AN[1]" LOC = AD21 | IOSTANDARD = LVCMOS33;
56 NET "AN[1]" LOC = AD21 | IOSTANDARD = LVCMOS33;
57 NET "AN[1]" LOC = AD22 | IOSTANDARD = LVCMOS33;
58 NET "AN[1]" LOC = AD22 | IOSTANDARD = LVCMOS33;
   下载验证
    用 sw[0]和 sw[1]作为 regA和 regB的按键自增控制输入
   sw[2]=1, 并行输入, 将{RegA, RegB} 赋给移位寄存器
   sw[2]=0, 串行/循环右移移位
   sw[4]作为移位寄存器的模式选择:
   sw[4]=0, 串行右移, 串行输入值为 sw[3]
   sw[4]=1,循环右移
 8位的移位寄存器的值用 LED 灯表示
```

任务2: 并行一串行转换器





并行一串行转换器设计原理

当没有启动命令(低电平)时,电路上电后经过若干个时钟脉冲后将会稳定在RS 触发器输出q=0,移位寄存器Q7-Q0=111111111的状态。

当启动命令(高电平)加至启动输入端时,RS触发器的输出端q被置1,7位并行数据及标志码"0"在第一个clk的作用下同时置入移位寄存器。 此时,由于P7=0导致Q7=0,使得七输入与门的输出变成0,

一方面封锁启动命令的输入,

另一方面通过非门在RS的触发器的r端输入1,使RS触发器的输出q=0,移位寄存器进入移位状态。


再在时钟脉冲作用下,一方面使并行数据串行移出,另一方面又不断将"1"移入寄存器。

等第7个脉冲来到后,七输入与门的输入已全为"1",使得其输出变为1,标志着转换完成,同时解除对启动信号的封锁


当再来一个启动命令时又可以再次进行并行一串行转换


接口说明: 主板 LED 灯





#### 图 3. 逻辑图






#### **FUNCTION TABLE**

INPUTS				OUTPUTS		
CLR	CLK	Α	В	QA	QB.	Q <sub>H</sub>
L	X	X	Χ	L	L	L
Н	L	X	X	QAO	Q <sub>B</sub> 0	QHO
Н	$\uparrow$	Н	Н	Н	QAn	QGn
Н	1	L	X	L	QAn	QGn
Н	1	X	L	L	QAn	QGn

 $Q_{A0}$ ,  $Q_{B0}$ ,  $Q_{H0}$  = the level of  $Q_{A}$ ,  $Q_{B}$ , or  $Q_{H}$ , respectively, before the indicated steady-state input conditions were established.

QAn, QGn = the level of QA or QG before the most recent ↑ transition of the clock: indicates a 1-bit shift.



```
module My74LV164A(
input wire clk,A,B,CLR,
output wire [7:0]Q
21
22
23
24
25
         FDR M1(.C(clk),.D(A & B),.Q(Q[0]),.R(!CLR));
FDR M2(.C(clk),.D(Q[0]),.Q(Q[1]),.R(!CLR));
26
27
         FDR M3(.C(clk),.D(Q[1]),.Q(Q[2]),.R(!CLR));
28
         FDR M4(.C(clk),.D(Q[2]),.Q(Q[3]),.R(!CLR));
29
         FDR M5(.C(clk),.D(Q[3]),.Q(Q[4]),.R(!CLR));
         FDR M6(.C(clk),.D(Q[4]),.Q(Q[5]),.R(!CLR));
31
         FDR M7(.C(clk),.D(Q[5]),.Q(Q[6]),.R(!CLR));
         FDR M8(.C(clk),.D(Q[6]),.Q(Q[7]),.R(!CLR));
32
33
   endmodule
35
```


#### LED 并行显示模块 M6: SPIO

15 位 LED 指示灯控制 (IP Core),逻辑实验的输出 LED 显示模块,相当于通用输入输出接口:GPI015 位用于 LED 指示控制,其余用于扩展

器件编号改为 U7


本课程用于调试显示和 CPU 的简单外设

基本功能:输入32位二进制数据: P\_Data, clk=时钟, EN:输出使能, Start: 串行扫描启动, rst=复位, 串行输出: led\_clk=时钟, led\_sout=串行输出数据, LED\_PEN=使能, led\_clrn=清零,并行输出: LED\_out、counter\_set、GPIOfO, 核模块符号文档: SPIO. sym 本实验提供 U7 的 IP 核



接口说明: 主板七段数码管





#七段码移位输出引脚约束

```
NET "SEGCLK" LOC = M24 | IOSTANDARD = LVCMOS33 ;

NET "SEGCLR" LOC = M20 | IOSTANDARD = LVCMOS33 ;

NET "SEGDT" LOC = L24 | IOSTANDARD = LVCMOS33 ;

NET "SEGEN" LOC = R18 | IOSTANDARD = LVCMOS33 ;
```

SEGCLK: 74LV164A 的时钟

SEGCLR: 清零

SEGDT: 数据串行输入

SEGEN: 控制数码管电源, 1 为使能 七段码显示器 IP 核 M3: SSeg7\_Dev

8 位七段码显示器(IP Core),逻辑实验的输出显示模块,本课程用于调试显示和 CPU 的简单外设,器件编号改为 U6。


基本功能:输入 32 位二进制数据: Hexs, SW[0]=1,显示 8 位 16 进制数, SW[0]=0,显示七段码 LED 点阵,SW[0]=1 时:SW[1]=1 高 16 位,SW[1]=0 低 16 位,,flash 七码闪烁频率,由通用分频器 U8 (Div [25]) 提供,Start 串行扫描启动,point:七段小数点,LES:七段码使能,闪烁指示,串行输出:seg\_clk=时钟,seg\_out=串行七段显示数据,SEG\_PEN=使能,seg\_clrn=清零,核模块符号文档:SSeg7\_Dev.sym,由实验二优化扩展,本实验提供U6 的 IP 核


```
clk
rst
Start
U6 seg_clk
Sw0 seg_sout
flash SEG_PEN
hexs(31:0) seg_clrn
point(7:0)
LES(7:0) SSeg7_Dev
```


endmodule

```
module SSeg7 Dev(input clk,
                               // 时钟
                               //复位
               input rst.
                               //串行扫描启动
               input Start,
               input SWO,
                               //文本 (16进制) /图型 (点阵) 切换
                               //七段码闪烁频率
               input flash,
               input[31:0]Hexs, //32位待显示输入数据
               input[7:0]point, //七段码小数点:8个
                               //七段码使能:=1时闪烁
               input[7:0]LES,
               output seg_clk,
                               //串行移位时钟
               output seg_sout, //七段显示数据(串行输出)
               output SEG PEN,
                               //七段码显示刷新使能
                              //七段码显示汪零
               output seg clrn
               );
```

# 二、实验结果与分析<mark>(完成 P2S)</mark>







## 三、讨论、心得

本次的实验同样地先看一下本次实验的部分函数。8位右移寄存器的制作,利用门级电路描述,可以很方便的免去原理图中繁琐的连线,可以规避连错线的错误;另一方面,利用门级电路来写函数,可以很方便地写出与或非三种逻辑门,不必重新应用逻辑门。

这是最后一次实验了,不知不觉已经经过了十三周的学习,从一开始的完全不知所以然到现在的熟练打开 ISE 软件平台,很难说这段难忘的学习时光。

感谢《计算机逻辑设计基础》课程中博学的洪老师与王老师,以及帮助过我的助教和各位热心的同学,如春风吹动我知识的荒芜。

于途各兼程, 千里自同风。