Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»
Факультет інформатики та обчислювальної техніки
Кафедра обчислювальної техніки

Лабораторна робота № 3

з дисципліни «Системне програмування»

на тему «Єдина super-loop прошивка LabWatch та межі bare metal»

Виконав:
студент групи ІО-36
Добрановський Станіслав Вадимович

Перевірив:
Гордієнко Нікіта Юрійович

Київ – 2026

Тема: Єдина super-loop прошивка LabWatch: режими приладу, журнал і межі кооперативного виконання.

Мета роботи: Поєднати вимоги продукту без RTOS, підготувати вимірюваний базис швидкодії та пам’яті, дослідити взаємний вплив задач і визначити перевірювані гіпотези для наступної роботи.

Завдання

Розробити одну bare-metal прошивку LabWatch для STM32C031C6 з MPU6050, PIR і LDR; зберегти режими очікування, роботи та обслуговування, команди, обробку відмов і журнал. Дослідити виконання задач, час реакції, пам’ять і межі super loop у сценаріях S1–S3 та підготувати порівнювану базову лінію для ЛР 4.

У звіті наведено фактичні результати S1, тривалого S2 та S3 з цифровим генератором входу. Виявлені відмови і незавершені перевірки не замінено позитивними припущеннями.

Хід роботи

1. Продукт і структура прошивки

LabWatch спостерігає за лабораторним приладом, рухом поблизу й світлом під кожухом. PIR є інформаційним сигналом; він не визначає особу та не перемикає режим. Механічна подія є підставою перевірити прилад, а не доказом пошкодження.

Середовище: Ubuntu 24.04, Docker, STM32 HAL, Wokwi. Плата має STM32C031C6 (Cortex-M0+, 48 МГц), flash 32 KiB і RAM 12 KiB. Приклад DWT для Cortex-M4 не перенесено без перевірки можливостей C031 [1, 2]. Core викликає цикл, Platform адаптує UART, GPIO, ADC, I²C та flash, Devices реалізує MPU6050, App містить правила приладу й журнал. RTOS та окремих стеків задач немає.




Рисунок 1. Порядок обслуговування задач у фактичному циклі d7.

2. Режими, еталони та події

Для очікування і роботи використовуються окремі еталони, кожний формується за 500 вибірками IMU приблизно за 10 с. Кандидат удару порівнюється з фоном і додатковим порогом 800 mg; орієнтація понад 10 градусів має утримуватися 500 мс. Для LDR використовуються середнє п’яти значень, гістерезис і підтвердження стану. Без валідного еталона механічна класифікація призупинена й видається `calibration_required`; фізична точність люксів або пошкодження не заявляється.

3. Задачі та переривання

Задача	Період / deadline	Робота
UART RX	1 / 100 мс	До 64 байтів і однієї команди за виклик
PIR	1 / 100 мс	Черга фронтів EXTI, маркер обробки PA10
IMU	20 / 20 мс	Читання та класифікація, маркер PA6
ADC	50 / 50 мс	Вибірка освітлення, маркер PA4
Журнал	20 / 100 мс	Запис або крок видачі, маркер PA7
Retry і телеметрія	1 / 1 с	Відновлення IMU та SAMPLE/HEALTH

Періоди та deadlines мають різний зміст. Пропущений слот не означає автоматично втрачений зовнішній фронт. Спільні дані IRQ захищені критичними секціями; ISR фіксує подію, а прикладна обробка виконується в циклі.

4. Команди, відмови й журнал

UART 115200 8N1 підтримує `mode`, `calibrate`, `status`, `selftest`, `imuaddr`, `version`, `rxdiag`, `stats`, `storage`, `mark` і `journal dump`. Некоректний довгий рядок відкидається до кінця рядка; реальний Wokwi gate підтвердив відповіді до та після нього. Це тест парсера, а не апаратна ін’єкція помилок UART.

Журнал використовує дві flash-сторінки, CRC32 та commit seal. Є обмежена RAM-черга і лічильники втрат. Програмування й стирання звертаються до HAL flash; після erase перевіряється стан сторінки. Перезавантаження factory image не еквівалентне втраті живлення. Фізичний power cut і brownout не виконано.

5. Методика і обмеження часу

Поточний source fingerprint: `d7c3f569`. Хеш ELF починається з `fbb10f8e`; повний SHA-256 наведено в маніфесті. `board_micros` перетворює HAL SysTick на мікросекунди з роздільністю 1000 мкс. BOOT-рядок помилково зберіг стару назву TIM3; він не змінює фактичний метод вимірювання. Втрачені SysTick під час flash stall внутрішнім годинником не визначаються.

STAT подає кількість, min/avg/max, джитер, пропущені слоти і порушення deadline. Час приходу на хості не вважається часом МК. У VCD окремо записано PA1, PA6, PA7, PA10, PA4, UART TX/RX та LED. Порівняння SAMPLE з часом UART у VCD включає чергу і серіалізацію. Нульове значення короткої операції при 1-мс квантуванні не є доказом нульової тривалості. `load_estimate_permille` враховує лише виміряні ділянки задач і не є повною утилізацією CPU.

6. Перевірки збірки й host

Окремі повторні ARM-збірки d7 дали однакові ELF/HEX. Використано 27892 байти flash із 28672 байтів коду та 7784 байти RAM з резервами. Дев’ять host-наборів і ASan/UBSan пройшли; вони перевіряють, зокрема, реакцію на зайнятий UART, повтор rearm, парсер і моделі зберігання. Host fake не підтверджує часові властивості Wokwi або реальної плати. Діагностичний pilot іншої версії показав некоректні таймерні інтервали; ці значення не перенесено до d7.

7. S1: очікування

S1 охопив 124,998 с за HEALTH. Фінальна статистика IMU: 6609 запусків, min/avg/max 2000/2185/4000 мкс, джитер від −8000 до +8000 мкс. Для RX і PIR зафіксовано 14221 і 14047 пропущених 1-мс слотів; `rx_loss` та `pir_lost` у телеметрії дорівнювали нулю. Deadline для RX/PIR — 100 мс, тому нуль його порушень не скасовує пропуски 1-мс слотів.

Незалежний VCD охоплює 153,8 с, зокрема час поза інтервалом колектора. Для 7691 імпульсу PA6 інтервали початків min/mean/max дорівнювали 11,480/19,999/28,619 мс. Це інша вибірка, ніж STAT. Стек у S1 досяг 1192 з 2048 байтів, heap peak — 0; це не доведений максимум усіх шляхів.

8. S2: тривале виконання

Один неперерваний запуск після першого HEALTH за подією калібрування охопив 3620,999 с МК. 3622 HEALTH не мали розриву понад 2 с за шкалою МК. Для відповідних SAMPLE інтервал VCD становив 3620,924136 с. BOOT з fingerprint d7 декодовано з початку VCD; serial collector підключився пізніше. Різниця двох інтервалів близько 74,9 мс включає зміни черги UART і не є точним виміром похибки годинника.




Рисунок 2. Зміна відносного зміщення SAMPLE і UART у VCD; черга TX входить до виміру.

На 2174105 мс журнал зафіксував `imu_error`, на 2175019 мс — `imu_recovered`, на 2175022 мс — `calibration_required`. Робочий еталон анульовано й до кінця запуску

не відновлено: 1686 із 3622 HEALTH мали валідний робочий еталон, 1936 — ні. Отже, довгий часовий інтервал підтверджено, але годину повністю номінальної відкаліброваної роботи — ні.

PA6 біля відмови був високим 10,477825 мс. Це сумісне з 10-мс timeout I²C, але не доводить його: SCL/SDA не записано, а застосунок не виводить тип помилки шини. NACK, timeout та інші причини розрізнити неможливо. Повторна ініціалізація повернула канал, а вимога нового еталона відповідає правилу не класифікувати удар без надійного фону. Причину невідомої помилки не приписано ні фізичному від'єднанню, ні самій архітектурі super loop.

Фінальний STAT за весь запуск містить 205512 викликів IMU, max 11000 мкс, 379296 і 370975 пропущених слотів RX/PIR. Це статистика з періодами до й після втрати еталона, а не виключно номінальний режим. Stack high-water становив 1204/2048 байтів, heap peak — 0.

9. S3: події під час операції журналу

Замість фізичного PIR до PA1 підключено детермінований цифровий генератор 1 Гц. Прошивка та ELF не змінювалися. Виконувалися команди status, mark та повторна видача журналу. Відібрано 127 фронтів PA1 у внутрішній частині інтервалу, з них 119 зіставлено з PA10/EVT і двома декодованими межами команд dump. Для 55 різних фронтів завершений JREC на TX передував PA1, а наступний JREC ішов після EVT до наступної команди dump. Порядок FIFO обрамлює активність видачі журналу; повторні JREC не рахувалися як нові події. Вісім фронтів не включено до такого зіставлення через відсутність двох декодованих меж dump.

Для цих 55 пар PA1→PA10 min/mean/max становили 50,0/532,5/1204,3 мкс за VCD. PA10 позначає початок програмної обробки, а не повне фізичне спрацювання PIR чи час erase. Генератор і період dump детерміновані: у вибірці 55 збігів фазові інтервали 0–1, 1–2, 2–3 та 3–4 с містять відповідно 3, 22, 21 і 9 подій. Це зміщена за фазами вибірка, не випадковий експеримент.




Рисунок 3. Один фактичний фронт PA1 та відповідний маркер PA10 у VCD.




Рисунок 4. Затримка для 55 відібраних різних пар у підтверджених вікнах журналу.

Після калібрування S3 знову спостерігалися помилки IMU з відновленням та вимогою нового еталона. На HEALTH 179017 мс: `storage_fault=1`, `storage_errors=79`, `queue_lost=103`. Це негативний результат навантаження: безумовна збереженість усіх подій не підтверджена. Тип відмови flash і фізичний час стирання не встановлені. Лічильник колектора помилково включив повторно надруковані JREC; для кількості фронтів використано окремий VCD-аналіз, а не це число.

9a. Відмова шини та межа UART

Окремий короткий запуск на тому самому ELF: після калібрування програмно задано адресу `0x69`, а через 8 с host — `0x68`. У VCD байт адреси `0xD2` отримав NACK; після повернення адреси `0xD0` отримав ACK. Прошивка записала `imu_error` на 47129 мс,

imu_recovered на 55150 мс і calibration_required на 55160 мс; еталон не відновлювався автоматично. Під час неправильної адреси зафіксовано вісім подій цифрового PIR та валідний ADC. Це зміна адреси, а не фізичне від'єднання чи замикання SDA; тривалість timeout із цього NACK не випливає.

Host задавав 2, 10 і 40 команд status за секунду та завершальний burst зі 100 команд. На PA3 у вибраних шести-секундних вікнах фактично декодовано 2,00; 9,17 та 23,67 команд/с відповідно: остання задана частота не досягнута. У HEALTH 82017 мс втрат RX/TX ще не було, а на 84015 мс вже tx_loss=4; на ступені приблизно 23,67 команд/с виникло переповнення передачі до burst. Після burst зафіксовано дві події RX overflow; на HEALTH 88018 мс rx_loss=2, tx_loss=25. Це епізоди переповнення, а не точна кількість втрачених байтів; точний поріг між перевіреними рівнями та повну затримку відповіді не встановлено.




Рисунок 5. Декодовані команди на RX та лічильники overflow з HEALTH; їхні шкали часу різні.

Фінальний command_rx_to_dispatch має 337 вимірів і максимум 132000 мкс з 1-мс роздільністю; це затримка до dispatch, не до завершення відповіді. За весь короткий запуск IMU STAT має максимум 21000 мкс і два порушення deadline. На HEALTH 109017 мс зафіксовано storage_fault=1, 12 помилок і ще нуль втрат черги; з пізнішого VCD на 114015 мс видно першу втрату черги. Причину збою сховища не встановлено.

На старті перший SAMPLE містить час МК 28000 мкс та валідні IMU/ADC, початок

його UART-передачі у VCD — 74,987 мс. Різниця включає чергу й серіалізацію. Це одиничний запуск моделі, не перевірка sensor-not-ready при ввімкненні або фізичної плати.

10. Стан функціональних вимог

FR	Статус за наявними даними
01	Збірка і повторюваність підтверджені для d7; host і ARM не є доказом роботи периферії.
02–03	UART і LED спостерігалися в моделі; початковий tick-only формат є історичним, поточний формат — BOOT/SAMPLE/HEALTH.
04	Команди режимів реалізовані; work у S2/S3 спостерігався.
05	INFO та PA1→PA10: 55 синтетичних фронтів у вікнах видачі журналу; фізичний PIR не перевірено.
06	Вибірки IMU отримано; виникали фактичні помилки, тому безперервність справного каналу не підтверджена.
07	Після відмови еталон анульовано і видано calibration required; повторне ручне калібрування в цьому S2 не виконано.
08–09	Правила shock та орієнтації перевірялися host-тестами; фізичні максимальні затримки не встановлено.
10	ADC raw і фільтрація працювали у моделі; каліброваних люксів немає.
11–12	Логіка режимів і незалежності джерел перевірена host-наборами; повне одночасне MCU випробування лишається обмеженим.
13	Фактичний error/recovery IMU записано; причина невідома, фізичне від’єднання не перевірене.
14	Події з часом, номером і джерелом спостерігалися; під навантаженням є втрати черги.

11. Реєстр спостережених обмежень і базова лінія

1. Обслуговування у спільному циклі. Симптом: у S1 пропущено 14221 і 14047 однієї мілісекунди слотів RX/PIR. Доказ — STAT; це не кількість втрачених байтів чи фронтів. Причинний механізм: інші синхронні виклики затримують повернення до циклу, хоча внесок кожного не виміряно. Без ОС можливі менші кроки та ISR-черга; ціна — складність станів і RAM. В ОС пріоритетна задача може зменшити затримку, але потребує власного стеку. Гіпотеза ЛР4: при однаковому навантаженні зменшити кількість пропущених слотів RX; точний виграш належить виміряти.

2. Джитер IMU під навантаженням. Доказ: максимальний додатний jitter STAT у S1 становив 8000 мкс, у S3 — 11000 мкс; вікна мають різну тривалість. Спільне виконання

дає можливий механізм впливу, але окрему причину різниці не доведено. Без ОС можна розбити довгі операції або використати доступні переривання; ціна — складніший обмін даними. ОС може надати пріоритет IMU ціною перемикань і стека. Гіпотеза ЛР4: зменшення S3 jitter на 25% від 11 мс без flash stall; порівняти однаковим методом.

3. Черга і спільне сховище. Симптом: S3 має storage fault, 79 помилок і 103 втрачені записи черги на HEALTH 179017 мс. Доказ — UART журнал; причину збою flash не встановлено. Кінцева черга не поглинає нескінченний backlog: це властивість ресурсів, не доведена виключно вада super loop. Без ОС можна обмежувати потік або пріоритезувати події ціною політики втрат. Черга RTOS дасть явний механізм очікування, але не збільшить flash; ціна — RAM і можливе блокування. Гіпотеза ЛР4: зменшити втрати критичних записів на тому самому вході та виміряти вартість затримки.

4. Роздільність і надійність часу. Доказ: SysTick дає 1 мс, тому короткі виміри STAT квантуються; відповідні UART-маркери S2 за VCD відрізняються від шкали МК на приблизно 74,9 мс з урахуванням черги. Причина — інструментарій і можливі пропущені тики, а не доведений ліміт циклу. Без ОС потрібен незалежний часовий ресурс; ціна — ресурс таймера і складність перевірки. ОС сама не підвищує точність clock. Гіпотеза ЛР4: порівняти ті самі маркери двома способами й обґрунтувати розбіжність.

5. Запас пам’яті і стек. Доказ: код займає 27892 з 28672 байтів відведеної flash; у S2 stack high-water — 1204 з 2048 байтів, heap peak — 0. Це ресурсна межа конкретної збірки, не доведене переповнення стека. Без ОС один стек і явний порядок зменшують кількість окремих резервів, але ізоляції задач немає. Окремі стеки RTOS дають контроль за задачами ціною RAM; ядро також потребує flash. Гіпотеза ЛР4: виміряти peak кожного стека та перевірити, чи вміщується вся конфігурація в ту саму плату.

6. Пропускна здатність UART. Доказ: у короткому запуску на ступені з приблизно 23,67 командами/с на RX з’явився TX overflow; після burst — і RX overflow. Це конкретні умови з телеметрією та виводом журналу, а не універсальна частота відмови. Без ОС можна обмежувати потік або зменшити обсяг відповідей ціною швидкості діагностики. Окрема задача ОС дозволить задати політику черги, але швидкість UART не зміниться; ціна — RAM і синхронізація. Гіпотеза ЛР4: за тим самим потоком зменшити

TX overflow та виміряти затримку і пам’ять.

Для ЛР4 збережено порівнювані сценарії, одиниці та точки вимірювання. Не локалізовано точний поріг UART між випробуваними рівнями; не встановлено фізичні power cut/brownout, час фізичного erase і повний набір одночасних shock/light подій. Їх не замінено host fake і не зараховано як успішні. Нез’ясована помилка IMU — спостережена відмова, а не доведена межа super loop.

Висновки

LabWatch поєднує три канали, окремі еталони режимів, команди та журнал у super loop без RTOS. На STM32C031C6 у Wokwi отримано S1, тривалий інтервал S2 і навантажений S3. В одному S2 інтервал становив 3620,999 с за прошивкою і 3620,924 с між відповідними UART-маркерами VCD. Водночас помилка IMU призвела до анулювання робочого еталона, тому номінальну відкалібровану годину не підтверджено.

У S3 55 різних цифрових фронтів PA1 і відповідних реакцій PA10 були обрамлені записами журналу; максимум серед цих пар становив 1204,3 мкс. Це результат детермінованого генератора в моделі, а не фізичного PIR і не гарантія для всіх фаз або навантажень. Журнал зазнав відмови й переповнення черги; дослід показав реальну втрату записів, а не успішне безумовне збереження.

RTOS могла б розділити пріоритети та буферизацію, але не усуває невизначену причину помилки I²C, обмеження flash або неточність моделі. Порівняння потребує тих самих сценаріїв і методів вимірювання. Короткий fault-тест підтвердив NACK за зміненої адреси та відновлення після її повернення. На UART при приблизно 23,67 команд/с у наведеному навантаженні спостерігалося переповнення TX; точний поріг не встановлено. Фізичні часові характеристики, power cut та повний набір перевірок відмов залишаються невстановленими.

Використані джерела

[1] STMicroelectronics. RM0490: STM32C0 series reference manual. https://www.st.com/resource/en/reference_manual/dm00781702.pdf.

[2] Wokwi. STM32 Nucleo64 C031C6: документація.