


MOALU

Multi-Operation ALU

Stefano Pievaioli matr. 816592



Schema a Blocchi

La MOALU ha 4 ingressi:

- X, ingresso seriale che regola la Finite State Machine.
- **Reset**, bit che azzera i registri e porta il sistema in standby a logica negativa ('1' reset non attivo, '0' reset attivo).
- Change, bit che cambia l'argomento di C2 o inverte il minuendo con il sottraendo della Differenza (se Change = '0' -> C2(A) e/o A B, se Change = '1' -> C2(B) e/o B A).





Figura 1, Schema I/O MOALU.

Le uscite invece sono:

- Y, uscita seriale dell'operazione TX.
- YALU, uscita parallela del registro RegOut, contenente il risultato delle operazioni svolte dall'ALU.
- **Error**, bit a uno quando viene inserita la combinazione '110'. Permane in questo stato fino ad un reset.
- **Done**, bit che va ad indicare il risultato sull'uscita Y o YALU.

Clk, Clock del sistema.

Schema a Blocchi






Finite State Machine

In figura 2 è rappresentato lo schema semplificato della FSM. Non sono riuscito a disegnare la FSM realizzata nella MOALU in quanto essa resta negli stati attraverso l'utilizzo di un counter.

Quando la FSM entra in uno degli stati di operazione, come ad esempio SRX, attraverso il counter integrato resta in quello stato fino al termine dell'operazione.

Una volta che ha terminato l'operazione torna nello stato S1 o S0 in base all'input X.



```
when S01 =>
    Counter <= 0;

if X = '0' then
    State <= S_SOM; --S010
    Y6 <= '1';
else
    State <= S_C2; --S011
    Y5 <= '1';
end if;</pre>
```

Figura 3, Codice VHDL per lo stato S01.


Il Counter è la variabile che viene incrementata a ogni fronte positivo del clock. Quando sono nello stato Sxx il bit di X successivo mi porta in uno stato operazione. Quindi azzero il counter e alzo l'uscita in base all'operazione da fare (come in figura 2). Quando sono nello stato operazione il valore di X viene cosiderato solo quando ho terminato l'operazione, ovvero quando il counter termina l'esecuzione.

SStB

Y8=1,


Figura 4, Codice VHDL per lo stato Comparazione .

Finite State Machine



Test bench 1


 $RX \rightarrow Somma \rightarrow TX$



Done a 1.

Test bench 2


RX → Sottrazione → TX → C2 → Stand-By



Done a 1.

Test bench 3

Stand-By → RX → Comparazione → TX



Conclusione



Imperfezioni

Durante lo svolgimento del progetto non ho riscontrato «difficoltà» o problemi riguardanti il codice. L'unico errore che ho notato è che il blocchetto TX, che non è altro che un registro PISO, inverte i bit del primo dato. (se A = "100" l'uscita invece "001").

Possibili migliorie future

Per migliorare il Progetto si potrebbero aggiungere due bit di uscita che indicano se la MOALU e' in fase di operazione o di ricezione (es. BUSY).



Grazie

per l'attenzione