packet transmission

Doel: testen hoe ik zonder het pakket precies ken, de data van het weerstation uit te lezen.

Basis opzet:

- UHF Generator wordt uitgebreid met het zenden van een data package iedere seconde
- De initialisatie van de UHF generator ook gebruiken als de initialisatie (bijna) voor ontvangst, zodat frekwenties en bandbreedtes exact kloppen
- Generator testen op spectrum analyzer en statusregisters na zenden
- Receiver te testen, eerst wetende wat er komt, daarna stel dat ik niets weet ...

UHF Generator

Carrier 434 MHz, zodat een goede match voor de 470M modules wordt verkregen.

Packet:

```
lange preamble : 64 nibbles = 32 bytes
          SI4432 Write ( 0x34, 64 )
                                         -- Preamble Length
4 sync bytes:
     1807
           SI4432 Write ( 0x33, 0x06 )
                                          -- 0000 0110 Header Control 2
     1808
                                           -- 7 = 0 = skipsyn
     1809
                                           --654 = 000 = hdlen
     1810
                                           --3 = 0 = fxpklen
     1811
                                           -- 21 = 11 = synclen
     1812
                                           -- 0 = 0
                                                      = MSB of preamble length
     . . . .
     1820
          ;SI4432 Write ( 0x36, 0x2D )
                                           -- Sync Word 3
           ;SI4432 Write ( 0x37, 0xD4 ) -- Sync Word 2
     1821
     1822
          ;SI4432 Write ( 0x38, 0x00 ) -- Sync Word 1
     1823
           ;SI4432 Write ( 0x39, 0x00 ) -- Sync Word 0
no header bytes
```

De belangrijkste settings

no datalength 10 bytes of data

```
SI4432 Write ( 0x30, 0xA8 )
                                   -- Data Access Control (Packet handling)
 2
                                        = 1 = Enable Rx Packet handling
                                   -- 6 = 0 = LSB first
3
                                   -- 5 = 1 = CRC Data Only
 4
                                   --4 = 0 = skip2ph
                                   -- 3 = 1 = Enable Tx Packet handling
7
                                   --2 = 0 = CRC Enable
                                   -- 10 = 00 = CRC Polynome
10
    SI4432 Write (0x32, 0x00)
                                   -- Header Control 1
11
                                   -- 7654 = Broadcast address
12
                                   -- 3210 = Received header check
13
    SI4432 Write ( 0x33, 0x06 )
                                   -- 0000 0110 Header Control 2
14
                                   -- 7 ≡ 0
                                              = skipsyn
```

De zendroutine die iedere seconde wordt aangeroepen

```
procedure SI4432 Generate FSK Block 2 () is
      const byte Data Len = 1\overline{0}
 3
      var
           byte i
 4
 5
      -- reset FIFO
 6
      SI4432 Write ( 0 \times 08, 0 \times 03 )
 7
      SI4432 Write ( 0x08, 0x00 )
 8
 9
      -- packet length
10
     SI4432 Write ( 0x3E, Data Len )
11
12
      -- fill the FIFO
13
      for Data Len using i loop
14
        SI4432 Write ( 0x7F, i+16 )
15
      end loop
16
17
      -- Start Transmission
18
      SI4432 Write (0x07, 0x0B)
19
20
      -- TEST: read EZMAC
21
      serial hw write ( SI4432 Read ( 0x31 ) )
22
     -- wait for transmission is ready, VERY IMPORTANT while SI4432_Read ( 0 \! \times \! 07 ) != 0 \! \times \! 03 loop
23
24
25
        serial hw write ( SI4432 Read ( 0x31 ) )
26
        delay \overline{1}ms^{-}(20)
27
      end loop
28
29
      -- when the FIFO gets empty, while loop above,
30
      -- the last byte has to be sent yet
31
     -- so depending on the Baudrate we've to wait a little while
     delay 1ms (2) -- needs to be at least 2 msec
32
33
      serial hw write (SI4432 Read (0x02))
34
      serial hw write ( SI4432 Read ( 0x03 ) )
     serial_hw_write ( SI4432_Read ( 0x04 ) )
35
     serial_hw_write ( SI4432_Read ( 0x31 ) )
-- response should be: 20 24 02 01
36
37
38
                                         _I I_
                                                 package sent
                                   Т
                                      -
39
      --
                                   1
                                       1
                                                  Chip Ready
                                                  ipksent, TX-FIFO almost empty
40
     --
                                                  RX/TX Underflow
41
42 end procedure
```

```
Als we zenden, zien we netjes
```


```
01 01 02 02 02 02 02 02 02
20 24 02 01
```

de eerste regel geeft

01 = package sent (van de vorige), daarna

02 = packet transmitting

de spectrum analyzer laat ook een mooi plaatje zien



Fix packet length is disabled, so the packet will contain the packet len. Als ik het FIFO met 5 (ipv 10) bytes laad, krijg ik als response

```
01 01 02 02 02 02 02 02 02
60 A4 02 01
```

60 = Rx/Tx FIFO Underflow + Rx-FIFO empty A4 = FIFO under/overflow error + Tx FIFO almost empty + Packet sent interrupt klinkt redelijk logisch

Als ik het FIFO met 15 (ipv 10) bytes laad, krijg ik als response

niets aan de hand, want ik clear het FIFO tochbij iedere zendactie

Als ik overga op fixed packet len, krijg als respons en op de sspectrum analyzer precies hetzelfde.

fxpkIn bepaald dus alleen maar of de lengte in het packet wordt opgenomen. **packet length** en de hoeveelheid data in de FIFO bepalen of er een Underflow optreedt. Dus eigenlijk heel logisch.

Veranderingen in 0x02, 0x03,0x04,0x07

20 20 02 07 20 20 12 07 RSSI 20 20 52 07 valid-preamble + RSSI 20 20 D2 07 valid-preamble + sync-detected + RSSI 20 20 92 07 sync-detected + RSSI 20 20 82 07 sync-detected 20 20 02 03 22 22 02 03 valid packet Algemene Mode is van 07 (Receiving) gegaan naar 03 (standby). Reg 03 springt naar Valid packet received.

maar meestal ziet het er zo uit
20 20 22 07
20 20 02 07
20 20 22 07
.... repeat of above
20 20 02 07
20 20 42 07 valid preamble
20 20 C2 07 valid preamble + sync-detected
20 20 82 07 sync detected
22 22 02 03 valid packet

Dus zou ik hem nu moeten kunnen uitlezen

....

```
20 20 82 07 sync detected
20 20 02 03
00 01 02 03 04 05 06 07 08 09
Data is ok
valid packet
01 01 01 01 01 01 01 01 01

A2 A2 02 03

Data is ok
valid packet
try to read more data, but that's rubish
now underflow occures
and even more rubish data
```

Why "Valid packet" we only received 10 bytes and packlen =12 ??? let's try packet len 6 still works,

OK: fxpklen=0 en dan doet reg 0x3E (packlen) niets in receive mode Ik weet op dit moment niet precies welke code er in de UHF-Generator zit, want data had 10,11,12,... moeten zijn, dus eerst UHF-Generator opnieuw laden. Nu weet ik vrij zeker dat ik de volgende instellingen heb

- TX-Packet handling
- 64 nibbles preamb
- synclen = 4: 2D, D4, 00, 00
- no header
- fixpacklen reg(3E) = 10
- data 10, 11, ... 1A

Als ik nu lees met de volgende settings

- RX packet handling
- fxpklen = 1
- preamble = 4
- synclen = 4
- packet len = 12

Dan krijg ik het volgende

20 20 C2 07 20 20 82 07 20 20 82 03 10 11 12 13 14 15 16 17 18 19 << correcte data 22 22 02 03 3F FF F3 F3 F3 F3 F3 F3 F3 F3 A2 A2 02 03

eigenlijk verbazingwekkend dat dit goed gaat, terwijl er geen package len bekend is. Ok, wat als we fxpklen=1 maken en correcte packlen opgeven

20 20 82 07 20 20 02 03 10 11 12 13 14 15 16 17 18 19 3F FF 22 22 02 03 F3 F3

<<< hier pas een valid packet, dus hier pas FIFO uitlezen

Ok 12 uitlezen gaat goed zonder overflow.

En 13 uitlezen geeft een underflow as was to be expected.

20 20 82 07 20 22 02 03

A2 A2 02 03

8/4/2020

10 11 12 13 14 15 16 17 18 19 3F FF F3

A2 A2 02 03

Change the program so it wait until valid package

we get different results

20 20 82 07

20 20 02 03

22 22 02 03

10 11 12 13 14 15 16 17 18 19

20 20 82 07

20 22 02 03

10 11 12 13 14 15 16 17 18 19

22 22 02 03

01 01 01 01 01 01 01 01 01 01

A2 A2 02 03

01 01 01 01 01 01 01 01 01 01

We never see 0x02:5 is RX-FIFO Empty go high ???

We see 0x02:2 is Reserved (RFM22 is Synthesizer Lock) go high ???

So this leads to the following protocol:

no, program error RO2 was looking at reg 0x03

01 20 82 07

00 22 02 03

10 11 12 13 14 15 16 17 18 19

```
20 22 02 03
01 01 01 01 01 01 01 01 01 01
60 A2 02 03
01 01 01 01 01 01 01 01 01 01
```

YES 0x02:5 now is set to high when the Rx-register is empty

Wait for "Valid Package Received" becomes True

Reading status bits is tricky, because a bit can stay a long time high (not always clear when they are reset).]

So the next code waits until the Valid Package Received **becomes** set.

```
R03 Old = 0x02
     forever loop
 3
       R03 = SI4432 Read (0x03)
       if ( R03 & 0\bar{x}02 ) & ( ! ( R03 Old & 0x02 ) ) then
         for 10 loop
           serial hw write ( SI4432 Read ( 0x7F ) )
 7
         end loop
8
         -- back to Receive mode
10
         SI4432 Write ( 0x07, 0x07 )
                                         -- Operating Mode and Function Control 1
11
       end if
12
       R03 Old = R03
13
     end loop
```

And we see, most of the time receiving is correctly.

We have to find out if we can detect the errors.

```
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
08 08 89 09 8A 0A 8B 0B 8C 0C
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
08 08 89 09 8A 0A 8B 0B 8C 0C
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
```

```
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
08 08 89 09 8A 0A 8B 0B 8C 0C
10 11 12 13 14 15 16 17 18 19
10 11 12 13 14 15 16 17 18 19
```

Reading FIFO until empty

works, because the number of bytes in the FIFO will be exactly the same as the specified package len in reg 0x3E, the for loop is more elegant.

```
R03 Old = 0x02
     forever loop
       R03 = SI4432 Read (0x03)
       if ( R03 \& 0 \times 02 ) & ( ! ( R03 Old \& 0 \times 02 ) ) then
         -- read until RX-FIFO empty
         while ( SI4432 Read ( 0x02 ) & 0x20 ) == 0x00 loop
 7
 8
           serial hw write ( SI4432 Read ( 0x7F ) )
         end loop
10
11
         -- back to Receive mode
12
         SI4432 Write (0x07, 0x07)
                                        -- Operating Mode and Function Control 1
13
       R03 Old = R03
14
15
     end loop
```

```
setting package len to 16, will receive a package of 16 bytes 10 11 12 13 14 15 16 17 18 19 00 00 00 00 00 00 00 10 11 12 13 14 15 16 17 18 19 00 00 00 00 00 00 00 10 11 12 13 14 15 16 17 18 19 00 00 00 00 00 00 10 11 12 13 14 15 16 17 18 19 00 00 00 00 00 00 00 08 08 89 09 8A 0A 8B 0B 8C 0C 80 00 00 00 00 00 10 11 12 13 14 15 16 17 18 19 00 00 00 00 00 00
```

setting package len to 6, will receive a package of 6 bytes

```
10 11 12 13 14 15
10 11 12 13 14 15
10 11 12 13 14 15
10 11 12 13 14 15
20 22 24 4C 50 54
10 11 12 13 14 15
```

changing to receive 1 sync byte, will show the 3 last sync bytes as first data "D4 00 00"

```
D4 00 00 08 08 89 09 8A 0D 45 D4 00 00 10 11 12 13 14 15 16 D4 00 00 10 11 12 13 14 15 16 D4 00 00 10 11 12 13 14 15 16 D4 00 00 10 11 12 13 14 15 16
```

btw the error that occures in the first line, is a shift of 1 bit!!

Preamble Length

Depending on the settings, the worst case advised preamble detection is 8 nibbles.

3 nibbles: **30** errors 4 nibbles: **7** errors 5 nibbles: **0** errors 8 nibbles: **0** errors

here the results of 4 nibbles preamble

- D4 00 00 08 08 89 09 8A 0A 8B <
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 08 08 89 09 8A 0A 8B <
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 13 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- AF FF EB 7B 5F 5C BB 79 7A B7 <
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 08 08 89 09 8A 0A 8B <
- D-1 00 00 00 00 07 07 0A 0A 0D
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 08 08 89 0C C5 05 45 <
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 08 08 89 09 8A 0A 8B <
- D4 00 00 10 11 12 13 14 15 16
- D4 00 00 08 08 89 09 8A 0A 8B <

```
D4 00 00 10 11 12 13 14 15 16
D4 00 00 10 11 12 13 14 15 16
D4 00 00 10 11 12 13 14 15 16
D4 00 00 10 11 12 13 14 15 16
D4 00 00 10 11 12 13 14 15 16
D4 00 00 10 11 12 13 14 15 16
D4 00 00 10 11 12 13 14 15 16
D4 00 00 10 11 12 13 14 15 16
D4 00 00 10 11 12 13 14 15 16
D4 00 00 10 11 12 13 14 15 16
```

RSSI Treshold + RSSI offset

No differences found with the following settings:

Delay before setting Receive mode

?????? otherwise nothing is received !!!

```
41 -- start Receiving

42 delay_10us ( 2 ) -- <<<<<< Necessary !!!!

43 SI4432_Write ( 0x07, 0x07 ) -- Operating Mode and Function Control 1
```