MULTIPLICATOR DE NUMERE COMPLEXE

Ştefan Gheorghe
UNIVERSITATEA "TRANSILVANIA" BRAŞOV

Cuprins

| 1 | Prez | zentare generală | 2 |
|---|------|--|----|
| 2 | Imp | lementare cu un singur modul de multiplicare | 2 |
| | 2.1 | Arhitectură | 2 |
| | 2.2 | Logica de control | 3 |
| | 2.3 | Scenarii de test și forme de undă | 4 |
| 3 | Imp | lementare cu două module de multiplicare | 10 |
| | 3.1 | Arhitectură | 10 |
| | 3.2 | Logica de control | 11 |
| | 3.3 | Forme de undă obținute | 12 |
| 4 | Imp | lementare cu patru module de multiplicare | 12 |
| | 4.1 | Arhitectură | 12 |
| | 4.2 | Logica de control | 13 |
| | 4.3 | Forme de undă obținute | 14 |

1 Prezentare generală

Circuitul implementat realizează înmulțirea a două numere complexe reprezentate sub forma algebrică.

Părțile reale și imaginare ale operanzilor sunt numere întregi reprezentate pe 8 biți, în complement față de 2.

În acest document sunt prezentate trei variante de implementare, fiecare cu un grad diferit de paralelism.

2 Implementare cu un singur modul de multiplicare

2.1 Arhitectură

În Figura 1 este prezentată arhitectura modulului. Tabelul 1 prezintă interfețele modulului, semnalele interne și semnificația acestora.




Figura 1 : Arhitectura modulului implementat

Tabel 1 : Prezentarea interfețelor și semnalelor interne.

| Denumire | Tip | Explicatie |
|----------------|--------|--|
| op_val | - 1 | Semnalizează faptul că operanzii sunt gata de preluat de |
| | | către modul. |
| sw_rst | 1 | Reset sincron al modulului. |
| op_ready | 0 | Semnalizează faptul că modulul este pregătit pentru a |
| | | primi noi operanzi. |
| op_1_re | 1 | Partea reală a primului operand. |
| op_1_im | 1 | Partea imaginară a primului operand. |
| op_2_re | 1 | Partea reală a celui de-al doilea operand. |
| op_2_im | 1 | Partea imaginară a celui de-al doilea operand. |
| res_ready | 1 | Modulul Master este gata de a primi rezultatul. |
| res_val | 0 | Rezultatul multiplicarii este pregătit pentru a fi transmis. |
| result_real | 0 | Partea reală a rezultatului obținut. |
| result_im | 0 | Partea imaginară a rezultatului obținut. |
| op_1_sel | Intern | Semnalul de selecție pentru primul operand al modulului |
| | | de multiplicare. |
| op_2_sel | Intern | Semnalul de selecție pentru al doilea operand al modulului |
| | | de multiplicare. |
| res_reg_sel | Intern | Semnalul de selecție a registrului în care va fi stocat |
| | | rezultatul multiplicării curente. |
| compute_enable | Intern | Semnal de enable pentru realizarea adunării și scăderii |
| | | finale. |

2.2 Logica de control

În Figura 2 este prezentat graful de tranziții al modulului implementat. Tabelul 2 conține o scurtă explicație a fiecărei stări în parte.




Figura 2: Graful de tranziție a stărilor

Tabel 2: Explicarea stărilor modulului.

| Denumire | Explicație |
|-----------------|--|
| IDLE | Modulul este în așteptare de noi operanzi, op_ready este 1. |
| LOAD_OPERANDS | Operanzii sunt încărcați în registrele interne. |
| MULT_RE_X_RE | Se înmulțesc părțile reale ale fiecărui operand și se stochează în registrul |
| | corespunzător. |
| MULT_IM_X_IM | Se înmulțesc părțile imaginare ale fiecărui operand și se stochează în registrul |
| | corespunzător. |
| MULT_RE_X_IM_1 | Se înmulțește partea reală a primului operand cu partea imaginară a celui de-al doilea operand și se stochează în registrul corespunzător. |
| MULT_RE_X_IM_2 | Se înmulțește partea imaginară a primului operand cu partea reală a celui de-al |
| | doilea operand și se stochează în registrul corespunzător. |
| COMPUTE_RESULT | Se calculează adunarea și scăderea finale. |
| WAIT_RESULT_RDY | Se așteaptă semnalul de res_ready, res_val este activ. |

2.3 Scenarii de test și forme de undă

Pentru testarea modulului au fost implementate mai multe scenarii de test. Acestea sunt prezentate mai jos, în codul pentru modulul complex_nr_mult_tb. Acest modul, împreună cu monitor_complex_multiplier, vor fi folosite pentru simularea și verificarea funcționalității tuturor modulelor implementate în cadrul acestui proiect.

Fiecare scenariu de test are un task asociat. Din modulul test_environment se poate alege ce scenariu va fi rulat. Proiectantul are posibilitatea de a selecta operanzii, de a trimite valori aleatoare, de a trimite valori extreme sau de a efectua mai multe calcule consecutiv.

```
output reg [DATA_WIDTH-
reg [DATA WIDTH-1: 0] op 1 re reg;
reg [DATA_WIDTH-1 : 0] op_2_im_reg;
task write operands;
    input [DATA WIDTH-1 : 0] op 1 re value;
    input [DATA_WIDTH-1 : 0] op_1_im_value;
        op_2_im <= op_2_im_value;</pre>
        $display("%M %t - OPERANDS VALUES ON THE BUS", $time);
task module wait;
        @(posedge clk);
        $display("%M %t - WAIT -> %d clock cycles", $time, wait cycles);
```

```
$display("%M %t - OPERAND VALID SIGNAL ASSERTED", $time);
@(posedge clk);
@(posedge clk);
$display("%M %t - OPERAND VALID SIGNAL DEASSERTED", $time);
$display("%M %t - RESULT READY SIGNAL ASSERTED", $time);
@(posedge clk);
$display("%M %t - RESULT READY SIGNAL DEASSERTED", $time);
$display("%M %t - STARTED TEST SCENARIO WITH SELECTED VALUES", $time);
write operands (2,3,4,2);
$display("%M %t - STARTED TEST SCENARIO WITH RANDOM VALUES", $time);
write operands(op 1 re reg,op 1 im reg,op 2 re reg,op 2 im reg);
```

```
op_1_im_reg = {DATA_WIDTH{1'b1}};
                op_2_im_reg = {DATA_WIDTH{1'b1}};
                $display("%M %t - STARTED TEST SCENARIO WITH CORNER CASE VALUES", $tim
e);
                write operands (op 1 re reg, op 1 im reg, op 2 re reg, op 2 im reg);
        task test_scenario_multiple_transactions;
                $display("%M %t - STARTED FIRST TEST SCENARIO WITH MULTIPLE TRANSACTIO
NS VALUES", $time);
                for (i=0; i<transaction number; i=i+1)</pre>
                    op_1_im_reg = $random;
                    op_2_re_reg = $random;
                    write_operands(op_1_re_reg,op_1_im_reg,op_2_re_reg,op_2_im_reg);
                    write valid;
```

```
initial
begin
    wait(~rstn);
    case (TEST_SCENARIO)
        0: test_scenario_selected_values;
        1: test_scenario_random_values;
        2: test_scenario_corner_case;
        3: test_scenario_multiple_transactions(3);
        default: test_scenario_selected_values;
    endcase
end
endmodule // complex_nr_mult_tb
```

Modulul monitor_complex_multiplier are rolul de a verifica automat dacă operațiile efectuate sunt corecte.

```
always @(posedge clk or negedge rstn)
  always @(posedge clk or negedge rstn)
      else if(sw rst) predicted result im <= 'b0;</pre>
  always @(posedge clk)
               $display("%M %t - REAL PART OF THE RESULT IS COMPUTED CORRECTLY", $tim
               $display("%M %t - REAL PART OF THE RESULT WAS NOT COMPUTED CORRECTLY",
$time);
  always @(posedge clk)
           if(result im == predicted result im)
               $display("%M %t - IMAGINARY PART OF THE RESULT IS COMPUTED CORRECTLY",
$time);
               $display("%M %t - IMAGINARY PART OF THE RESULT WAS NOT COMPUTED CORREC
```

Formele de undă obținute în urma simulării primului scenariu de test cu valorile preluate din specificațiile proiectului sunt prezentate în Figura 3.




Figura 3 : Forme de undă obținute

3 Implementare cu două module de multiplicare

3.1 Arhitectură

În Figura 4 este prezentată arhitectura modulului. Tabelul 3 prezintă semnalele interne ale modulului și semnificația acestora. Interfața acestuia este aceeași cu implementarea cu un singur modul de multiplicare, interfață prezentată în Tabelul 2.




Figura 4 : Arhitectura modulului implementat

Tabel 3: Prezentarea semnalelor interne.

| Denumire | Tip | Explicatie |
|--------------------|--------|---|
| mult_1_op_1_sel | Intern | Semnal de selecție pentru primul operand al |
| | | multiplicatorului 1. |
| mult_1_op_2_sel | Intern | Semnal de selecție pentru al doilea operand al |
| | | multiplicatorului 1. |
| mult_2_op_1_sel | Intern | Semnal de selecție pentru primul operand al |
| | | multiplicatorului 2. |
| mult_2_op_2_sel | Intern | Semnal de selecție pentru al doilea operand al |
| | | multiplicatorului 2. |
| mult_1_result _sel | Intern | Semnal de selecție pentru registrul de stocare al |
| | | rezultatului de la ieșirea multiplicatorului 1. |
| mult_2_result _sel | Intern | Semnal de selecție pentru registrul de stocare al |
| | | rezultatului de la ieșirea multiplicatorului 2. |
| compute_enable | Intern | Semnal de enable pentru realizarea adunării și scăderii |
| | | finale. |

3.2 Logica de control

În Figura 5 este prezentat graful de tranziții al modulului implementat. Tabelul 4 conține o scurtă explicație a fiecărei stări în parte.




Figura 5: Graful de tranziție a stărilor

Tabel 4: Explicarea stărilor modulului.

| Denumire | Explicație | | |
|----------------------|---|--|--|
| IDLE | Modulul este în așteptare de noi operanzi, op_ready este 1. | | |
| LOAD_OPERANDS | Operanzii sunt încărcați în registrele interne. | | |
| FIRST_STAGE_MULTIPLY | Se înmulțesc părțile reale ale fiecărui operand și părțile imaginare între ele. | | |
| SCND_STAGE_MULTIPLY | Se calculează valorile pentru adunare. | | |
| COMPUTE_RESULT | Se calculează adunarea și scăderea finale. | | |
| WAIT_RESULT_RDY | Se așteaptă semnalul de res_ready, res_val este activ. | | |

3.3 Forme de undă obținute

4 Implementare cu patru module de multiplicare

4.1 Arhitectură

În Figura 7 este prezentată arhitectura modulului. Tabelul 5 prezintă semnalele interne ale modulului și semnificația acestora. Interfața acestuia este aceeași cu implementarea cu un singur modul de multiplicare, interfață prezentată în Tabelul 2.




Figura 7 : Arhitectura modulului implementat

Tabel 5: Prezentarea semnalelor interne.

| Denumire | Tip | Explicatie |
|----------------|--------|---|
| compute_enable | Intern | Semnal de enable pentru realizarea adunării și scăderii |
| | | finale. |

4.2 Logica de control

În Figura 8 este prezentat graful de tranziții al modulului implementat. Tabelul 5 conține o scurtă explicație a fiecărei stări în parte.




Figura 5: Graful de tranziție a stărilor

Tabel 6 : Explicarea stărilor modulului.

| Denumire | Explicație |
|-----------------|---|
| IDLE | Modulul este în așteptare de noi operanzi, op_ready este 1. |
| COMPUTE_RESULT | Se calculează adunarea și scăderea. |
| WAIT_RESULT_RDY | Se așteaptă semnalul de res_ready, res_val este activ. |

4.3 Forme de undă obținute