

### 计算机组成原理

### Lab3 汇编程序设计

计算机实验教学中心 2023-4-10

### 实验目标

- 理解RISC-V常用32位整数指令功能
- 熟悉RISC-V汇编仿真软件RARS, 掌握程序调试的基本方法
- 掌握RISC-V简单汇编程序设计,以及存储器初始化文件(COE) 的生成方法
- 理解CPU调试模块PDU的使用方法

### 1.RV32I寄存器: PC和32个通用寄存器

Register	ABI Name	Description
x0	zero	Hard-wired zero 硬编码 0
x1	ra	Return address 返回地址
x2	sp	Stack pointer 栈指针
x3	gp	Global pointer 全局指针
x4	tp	Thread pointer 线程指针
x5	t0	Temporary/alternate link register
x6-7	t1-2	Temporaries 临时寄存器
x8	s0/fp	Saved register/frame pointer
x9	s1	Saved register 保存寄存器
x10-11	a0-1	Function arguments/return values
x12-17	a2-7	Function arguments 函数参数
x18-27	s2-11	Saved registers 保存寄存器
x28-31	t3-6	Temporaries 临时寄存器

#### 2.RV32I指令类型

#### 口 运算类

- ✓ 算术: add, sub, addi, auipc, lui
- ✓ 逻辑: and, or, xor, andi, ori, xori
- ✓ <mark>移位(shift)</mark>: sll, srl, sra, slli, srli, srai
- ✓ <mark>比较(set if less than)</mark>: slt, sltu, slti, sltiu

Catagons	es Engl		21/227 Page
Category Nan	_		RV32I Base
Shifts Shift Left Logic		SLL	rd,rs1,rs2
Shift Left Log. Imr	m. I	SLLI	rd, rs1, shamt
Shift Right Logic	cal R	SRL	rd,rs1,rs2
Shift Right Log. Im	m. I	SRLI	rd,rs1,shamt
Shift Right Arithme		SRA	rd,rs1,rs2
Shift Right Arith. Imr	m. I	SRAI	rd, rs1, shamt
Arithmetic AD	DD R	ADD	rd,rs1,rs2
ADD Immedia	te I	ADDI	rd,rs1,imm
SUBtra	ct R	SUB	rd,rs1,rs2
Load Upper Im	m U	LUI	rd, imm
Add Upper Imm to	PC U	AUIPC	rd,imm
Logical XO	R R	XOR	rd,rs1,rs2
XOR Immedia	te I	XORI	rd, rs1, imm
0	RR	OR	rd,rs1,rs2
OR Immedia	te I	ORI	rd, rs1, imm
AN	ND R	AND	rd,rs1,rs2
AND Immedia	te I	ANDI	rd,rs1,imm
Compare Set	< R	SLT	rd,rs1,rs2
Set < Immedia	te I	SLTI	rd, rs1, imm
Set < Unsign	ed R	SLTU	rd,rs1,rs2
Set < Imm Unsign	ed I	SLTIU	rd,rs1,imm

### 2.RV32I指令类型

#### 口访存类

- ✓ 加载(load): lw, lb, lbu, lh, lhu
- ✓ 存储(store): sw, sb, sh

#### 口 转移类

- ✓ 分支(branch): beq, blt, bltu,
- bne, bge, bgeu
- ✓ 跳转(jump): jal, jalr

Category	Name	Fmt	0	RV32I Base
<b>Branches</b>	Branch =	В	BEQ	rs1,rs2,imm
	Branch ≠	В	BNE	rs1,rs2,imm
	Branch <	В	BLT	rs1, rs2, imm
	Branch ≥	В	BGE	rs1, rs2, imm
Branch ·	< Unsigned	В	BLTU	rs1, rs2, imm
Branch :	≥ Unsigned	В	BGEU	rs1, rs2, imm
Jump & Lir	ık J&L	J	JAL	rd,imm
Jump & Li	nk Register	I	JALR	rd,rs1,imm
Loads	Load Byte	I	LB	rd, rs1, imm
Loa	d Halfword	I	LH	rd, rs1, imm
Load Byt	e Unsigned	I	LBU	rd, rs1, imm
Load Ha	If Unsigned	I	LHU	rd, rs1, imm
-	Load Word	I	LW	rd, rs1, imm
Stores	Store Byte	S	SB	rs1,rs2,imm
Stor	e Halfword	S	SH	rs1, rs2, imm
	Store Word	S	SW	rs1,rs2,imm

### 3.RV32I指令格式及功能

#### 口 运算指令

✓ add rd, rs1, rs2

$$#x[rd] = x[rs1] + x[rs2]$$

31	25 24	20 19	15 14	12 11	7	7 6 0
funct7	rs	2 rs1	. f	funct3	$\operatorname{rd}$	opcode
7	5	5		3	5	7
000000	0 src	c2 src	1 ADD	/SLT/SLTU	dest	OP
000000	0 src	$^{\circ 2}$ src	1 AND	/OR/XOR	dest	OP
000000	0 src	$^{\circ}2$ src	1 SI	LL/SRL	dest	OP
010000	0 src	c2 src	1 SU	JB/SRA	dest	OP

√ addi rd, rs1, imm

$$\# x[rd] = x[rs1] + sext(imm)$$

31		20 19	15 14	12	2 11	7 6	0
	(imm[11:0])	rsl	L	funct3	rd	opcode	
	12	5		3	5	7	
	I-immediate[11:0]	src	e AI	ODI/SLTI[U]	dest	OP-IMM	
	I-immediate[11:0]	sro	: AN	DI/ORI/XO	RI dest	OP-IMM	

### 3.RV32I指令格式及功能

#### 口 运算指令

- ✓ lui rd, imm
- √ auipc rd, imm

- # x[rd] = sext(imm[31:12] << 12)
- # x[rd] = pc + sext(imm[31:12] << 12)

31		12 11	7 6	0
mm[31:1	12)	$_{ m rd}$	opcode	
20		5	7	
U-immediate	e[31:12]	dest	LUI	
U-immediate	e[31:12]	dest	AUIPC	

### 3.RV32I指令格式及功能

#### 口访存指令

✓ lw rd, offset(rs1)

$$\# x[rd] = M[x[rs1] + sext(offset)]$$

31	20 19	15 14 12	11	7 6	0
[imm[11:0]]	rs1	funct3	$\operatorname{rd}$	opcode	
12	5	3	5	7	
offset[11:0]	base	$\frac{\text{width}}{\text{c}}$	dest	LOAD	

√ sw rs2, offset(rs1)

#### # M[x[rs1]+sext(offset)=x[rs2]

31	25 24	20 19	15 14 12	7	6
imm[1	1:5] r	s2 rs1	funct3	[imm[4:0]	opcode
7		5 5	3	5	7
offset[	11:5] s	rc base	e width	offset[4:0]	STORE

### 3.RV32I指令格式及功能

#### 口 分支指令

- ✓ beq rs1, rs2, offset
- ✓ blt rs1, rs2, offset

# if (rs1 < rs2) pc += sext(offset)


31	30 2	5 24 20	19 1	5 14 15	2 11 8	7	6	0
imm[12]	imm[10:5]	rs2	rs1	funct3	[imm[4:1]]	imm[11]	opcode	
1	6	5	5	3	4	1	7	
offset	t[12,10:5]	src2	src1	BEQ/BNE	offset[1]	[.4:1]	BRANCH	
offset	t[12,10:5]	src2	src1	BLT[U]	offset[1]	[.4:1]	BRANCH	
offset	t[12,10:5]	src2	src1	BGE[U]	offset[11	[,4:1]	BRANCH	

#### 3.RV32I指令格式及功能

#### 口 跳转指令

√ jal rd, offset

$$#x[rd] = pc+4; pc += sext(offset)$$



√ jalr rd, offset(rs1) # t =pc+4; pc=(x[rs1]+sext(offset))&~1; x[rd]=t

31		20 19	15 14	12 11	7 6	0
	imm[11:0]	rs1	fun	ct3	rd	opcode
	12	5	3		5	7
	offset[11:0]	base	0	$\mathbf{d}$	est	JALR

#### 4.汇编指示符和伪指令

口 汇编指示符 (Assembly Directives)

```
.data, .text
.word, .half, .byte, .string
.align .....
```

ロ 伪指令 (Pseudo Instructions)

```
li, la, mv
nop, not, neg
j, jr, call, ret .....
```

```
Example: .eqv CONSTANT, 0xdeadbeef .data
```

myarray: .word 1 2

.text

li a0, CONSTANT

# lui a0,0xdeadc # addi a0,a0,0xfffffeef


口 参考资料: RISC-V Assembly Programmer's Manual

https://github.com/riscv-non-isa/riscv-asm-manual/blob/master/riscv-asm.md#risc-v-assembly-programmers-manual




#### **5.RARS:RISC-V Assembler & Runtime Simulator**

#### 口 界面介绍



#### 5.RARS:RISC-V Assembler & Runtime Simulator

#### 口 界面介绍



#### **5.RARS:RISC-V Assembler & Runtime Simulator**


- 口 存储器配置
- ✓ Setting >> Memory Configuration
- ✓ 假定配置为紧凑型

数据地址:

 $-0x0000 \sim 0x2fff$ 


代码地址:

 $-0x3000 \sim 0x3fff$ 



#### **5.RARS:RISC-V Assembler & Runtime Simulator**

- 口 汇编程序转COE文件
- ✓ 配置存储器: Setting >> Memory Configuration...
- ✓ 汇编程序: Run >> Assemble
- ✓ 导出代码和数据: File >> Dump Memory...





#### **5.RARS:RISC-V Assembler & Runtime Simulator**

- 口 汇编程序转COE文件
- ✓ 生成COE文件:


```
采用记事本分别打开生成的ins.coe和data.coe,在文档的开头添加以下两行语句后保存:
memory_initialization_radix = 16;
memory_initialization_vector =
```

#### **5.RARS:RISC-V Assembler & Runtime Simulator**

#### □ help


✓ RISCV: 指令、伪指令、指示符、系统调用……

✓ RARS: IDE、调试、工具......



#### 6.PDU:外设与调试单元

#### □ PDU 逻辑结构:



\*功能模块是可更换的,只需要约定好与 PDU 的相关接口即可


#### 6.PDU:外设与调试单元

- ロ PDU 功能
- ✓ 管理 FPGAOL 平台外设, 主要包括:
- 开关: 共计 8 个, 每个开关的输入相互独立;
- 按钮: 共计 1 个, 按下后输出高电平, 松开后输出低电平;
- 七段数码管: 共计 8 个, 采用分时复用的方式进行扫描显示;
- UART 串口: 支持 FPGA 与用户之间的数据传输。
- ✓ 支持用户与功能模块之间的信号(调试和I/O)交互
- 功能模块<mark>通过PDU将数据输出至七段数码管或LED上进行显示,实现数据输出;</mark>
- 用户通过开关输入数据,经PDU传递给功能模块,实现数据输入;
- 用户通过串口输入命令,经PDU传递给功能模块,实现信息交互。

- 1. 设计汇编程序: 计算斐波那契-卢卡斯数列, 生成 COE 文件
- 口 设计要求
- ✓ 数列项数为 n, 存储在寄存器 t0(即 x5) 处 (3≤n≤40);
- ✓ 数列的前两项为 1, 1,  $\frac{\mathsf{P}_n$  将n项数列存储在地址为0x0000 开始的数据段 $\mathsf{Data}$  Segment;
- ✓ 汇编程序指令只能从以下10条指令中选用,或选用基于该10条指令的伪指令, eg:la, li;
  - add addi lui auipc lw sw beq blt jal jalr
- **COE文件**
- ✓ 采用rars软件生成coe文件,用于后续CPU功能测试。

### 2. 设计32bits移位寄存器,通过PDU实现对移位寄存器数据的 实时操作

口 逻辑结构



### 2. 设计32bits移位寄存器,通过PDU实现对移位寄存器数据的 实时操作

- 口 功能说明
- ✓ 数码管以十六进制形式实时显示当前移位寄存器中的 32bits 数据;
- ✓ 拨动 sl[4:0] 某一位开关,双边沿有效 移位寄存器执行一次左移4位操作,低4位数据置为被拨动的开关编号,且上下拨动各为一次有效数据输入;
- ✓ 拨动 sr, 双边沿有效
  移位寄存器执行一次右移4位操作,删除低4位数据,高4位数据置0;
- ✓ 串口中输入指令: set + [空格] + [32bit 数据(八位十六进制数)] + [;]
  移位寄存器执行一次置数操作。不足32位的在前面补 0,超出32位的高位截断。例如: set
  1a34;会将移位寄存器中的内容设置为 0x00001a34,寄存器内的原始数据会被丢弃。

### 2. 设计32bits移位寄存器,通过PDU实现对移位寄存器数据的 实时操作

- 口 功能说明
- ✓ 串口中输入指令: add + [空格] + [4bit 数据(一位十六进制数)] + [;]
  移位寄存器执行一次左移4位操作,例如: add 1; 移位寄存器左移4位,同时低4位插入一个十六进制数 1。
- ✓ 串口中输入指令: del + [;]
  移位寄存器执行一次右移4位操作,删除低4位数据,高4位数据置0。

### 2. 设计32bits移位寄存器,通过PDU实现对移位寄存器数据的 实时操作

#### 口 开关输入规则说明

sw[6:5]	sw[4]	sw[3]	sw[2]	sw[1]	sw[0]
00	4	3	2	1	0
01	9	8	7	6	5
10	e	d	c	b	a
11	0	0	0	0	f

### 2. 设计32bits移位寄存器,通过PDU实现对移位寄存器数据的 实时操作

#### ロ 模块接口

```
module Shift reg(
 input rst,
               //button
 input clk, // 100MHz clk
 //control signals
 input add, // 左移使能
 input del, // 右移使能
 input set,  // 寄存器初值设定
 //io bus
 input [31:0] din, // 移位寄存器设定数据
 input [3:0] hex, // 开关移位数据
 output reg [31:0] dout );// 寄存器当前数据
```

### 2. 设计32bits移位寄存器,通过PDU实现对移位寄存器数据的 实时操作

#### 口 模块接口

```
module PDU(
 input clk,rst,
                                   // 100MHz clk,button
                                   // sw7-0
 input [7:0] sw,
 output [7:0] led,
                                   // led7-0
 output [2:0] hexplay an,
                                   // hexplay an
 output [3:0] hexplay data,
                                   // hexplay data
 input uart din,
                                   // uart tx
                                   // uart rx, Unused!
 output uart dout
 //io bus
 input [31:0] dout
                                   // 移位寄存器当前数据
                                   // 移位寄存器设定数据
 output [31:0] din,
                                   // 开关移位数据
 output [3:0] hex,
 //control signals
                                   // 左移使能
 output add,
                                   // 右移使能
 output del,
                                   // 寄存器初值设定 使能
 output set );
```

# 实验要求[必做]

- 1. 设计汇编程序: 计算斐波那契-卢卡斯数列, 生成 COE 文件
  - 口 根据实验设计要求编写汇编程序;
  - 口 生成COE文件,作为后续CPU测试数据。
- 2. 设计32bits移位寄存器,通过PDU实现对移位寄存器数据的 实时操作
  - 口 设计32bits移位寄存器;
  - 口 将移位寄存器模块添加至工程中综合、实现,生成bit文件;
  - 口 将电路下载至FPGAOL中测试。

# 实验要求[选做]

- 1. 设计汇编程序, 计算斐波那契-卢卡斯数列
- 口 采用外设输入 (选做1)
- ✓ 数列的项数 n 由用户通过 Rars 的 Keyboard MMIO Simulator 输入 (3≤n≤40);
  - 使用轮询的方式进行输入查询;
  - n采用十进制,可能是一位数,也可能是两位数,且为一次性输入。
- ✓ 数列的前两项为 1, 1, 将n项数列存储在地址为0x0000 开始的数据段Data Segment;
- ✓ 汇编程序采用 RV32I 中的指令实现。
- 口 采用外设输出 (选做2)
- ✓ 在选做1的基础上,将数列的前 n 项通过 Rars 的 Display MMIO Simulator 输出;
  - 输出时每行输出一个 32bit 整数后换行, 数据进制不做要求 (建议十六进制);
  - 需要输出从第 1 项到第 n 项的全部数据;
  - 数列数据可以输出前导零,eg.0x00123456,不输出前导零的实现可以得到额外的分数 eg.0x123456。
- ✓ 汇编程序采用 RV32I 中的指令实现。

# 实验要求[选做]

- 1. 设计汇编程序, 计算斐波那契-卢卡斯数列
- 口 支持大整数存储 (选做3)
- ✓ 数列的前两项为 1, 1, 存储在 0x0000 开始的连续地址处;
- ✓ 数列项数n 的输入方式、结果的输出方式不限;
- ✓ 数列的项数 n 的范围为 40<n≤80;</p>
- 此时数列的结果有可能超出了 32bit 整数的范围,因此需要保证输出结果的正确性(不会溢出): 可以使用 2 个 32bit 寄存器/地址单元保存 64 bit 的数据。
- ✓ 只能采用 RV32I 中的指令实现。

\*回车: ASCII 码 13 , "\r"

\*换行: ASCII 码 10 , "\n"

\*空格: ASCII 码 32

\*相关外设使用规则可查看 Tools >> Keyboard And Display MMIO Simulator 的 help 文档。



### The End