基于 PCIe 的 DMA/PIO 控制实验

1.1 功能及性能

PCIe DMA 实现存储器读写请求的业务功能，并把 AXI4-Stream 接口转成 RAM 读写接口，方便用户使用。用户在 CPU 侧可通过 PIO 和 DMA 两种方式读写 FPGA 内的 RAM；

DMA 应用场景如图 1 所示；




图 1　PCIe DMA 应用场景

PCIe DMA 例程支持的主要功能如下；

- 支持Gen1x1、Gen1x2、Gen1x4、Gen2x1、Gen2x2、Gen2x4；
- 支持存储器读操作(Mrd)；
- 支持存储器写操作(Mwr)；
- 支持Max Payload Size为128Byte、256Byte　、512Byte、1024Byte数据传输；
- 把AXI4-Stream接口转成RAM读写接口。

1.2 原理及实现

1.2.1 DMA 的 RTL 实现




图 2 PCIe DMA 功能框架图

PCIe DMA 主要包括 uart2apb 和 pcie_dma。

uart2apb 主要功能是：引入外部控制对 Pcie 的工作模式进行配置，默认是在 EP 模式下由 RC 控制 DMA 及 PIO。

pcie_dma 模块主要功能是：用于接收 PCIe 硬核 IP 输出的 TLP 报文数据，以及将待发给 RC 的数据组成 TLP 报文发送给 PCIe 硬核 IP；内部会将 PIO 及 DMA 写到 FPGA 的数据分别存放在不同的 BRAM 中。

1.2.2 PCIe DMA 模块





图 3 PCIe_DMA 模块内部框图

DMA 的操作流程如下图：



①:DDR写，CPU往DDR写入数据文件。
②:CPU读DDR的数据，确认DDR写入和输出的数据是否一致。
③:CPU向FPGA发起命令，触发FPGA做DMA读操作。
④:FPGA做DMA读操作。
⑤:CPU清空DDR的数据。
⑥:CPU向FPGA发起命令，触发FPGA做DMA写操作。
⑦:FPGA做DMA写操作。
⑧:DDR读，CPU读DDR的数据，并和①步骤写的数据比对。

图 4 DMA 操作流程

与 PCIe 数据交互的 AXI4-Stream Master 接口时序如下图；axis_master_tdata 第一个 Cycle 为 TLP Header， axis_master_tkeep 在 TLP Header 字段为全 1；




图 5　4DW Posted 操作时序




图 6 3DW Posted 操作时序




图 7　4DW/3DW Non-Posted 操作时序

与 PCIe 数据交互的 AXI4-Stream slave 接口时序如上图；axis_slave 总线一旦开始启动发送数据，axis_slave0/1/2_tvalid 需要保持高电平，一直到最后一个数据传输完毕（axis_slave0/1/2_tlast 高脉冲）才能拉低。




图 8 4DW Posted 操作时序




图 9 3DW Posted 操作时序




图 10 4DW/3DW Non-Posted 操作时序

1.2.2.1 dma_rx_top 模块

此模块主要功能是解析来自 PCIe 的 TLP 包，并将 RC 写给 EP 的数据（PIO/DMA）保存到 BRAM 中，待用；




图 11 DMA_RX_TOP 模块内部框图

- **dma_tlp_rcv 模块**

此模块主要功能是接收来自 AXIS_Master 接口的 TLP 协议报文进行解析，输出解析后的 payload 数据，以及数据通道的标识信息给到后面的 mwr_wr_ctrl、cpld_wr_ctrl、dma_ctrl 模块；完成与 PCIe 交互的第一个功能环节；

- **mwr_wr_ctrl 模块**

此模块主要功能是将解析下来的 mwr 类（mwr、IOwr）的包数据做预处理，输出 BRAM 写接口对应的信号，然后写入 Bar0_BRAM 中；对于那个 RC 系统上，此模块为 PIO 的写转换模块；

- **cpld_wr_ctrl 模块**

RC 端在接收到 EP 发送的 Mrd 包后，RC 上的 DMA 总线会从存储中读取数据组成 Cpld 包下发到 EP 端，此模块主要功能是将解析下来的 Cpld 包数据做预处理，输出 BRAM 写接口对应的信号，然后写入 Bar1_BRAM 中；对于那个 RC 系统上，此模块为 DMA_RD 的写转换模块；

- **BRAM 模块**

两个 BRAM 模块均是调用的 FPGA 中的 Block RAM，在测试过程中需要先由 RC 对 RAM 进行写操作，之后读取上去才可以一一对应；

1.2.2.2 dma_tx_top

此模块的功能是将 FPGA 中的数据发送到 PCIe 接口上，总共有 3 个 AXIS 接口中；在此测试程序中 3 个 axis 各自发送不同类型的包；

AXIS_slave0 对接的是 FPGA 反馈的 Cpld 包，应答 RC 下发的 Mrd/IOrd 包；

AXIS_slave1 对接的是 FPGA 主动发起的 Mrd 包， FPGA 取 RC 的 DDR 数据；

AXIS_slave2 对接的是 FPGA 主动发起的 Mwr 包， FPGA 写数据到 RC 的 DDR；




图 12 DMA_TX_TOP 模块内部框图

- **cpld_tx_ctrl 模块**

此模块收到 RX_TOP 模块解析出的 Cpld 相关控制信号触发后开始组 Cpld 包，向 cpld_tx_rd_ctrl 模块发起取数请求，收到数据后组成一个 Cpld 的 Tlp 包输出给到 PCIe 硬核；

- **cpld_tx_rd_ctrl 模块**

此模块收到 cpld_tx _ctrl 模块发起的取数请求后，转换后 BRAM 读数接口的信号，向 dma_rx_top 模块发起读数请求，收到数据后传输给 cpld_tx _ctrl 模块；

- **mwr_tx_ctrl 模块**

此模块收到 DMA_CTRL 模块 mwr 请求、数据长度、RC 对应的地址后，开始准

备发送 Mwr 包，向 mwr_tx_rd_ctrl 模块发起取数请求，收到数据后组成一个 mwr 的 Tlp 包输出给到 PCIe 硬核；

- **mwr_tx_rd_ctrl 模块**

  此模块收到 mwr_tx _ctrl 模块发起的取数请求后，转换后 BRAM 读数接口的信号，向 dma_rx_top 模块发起读数请求，收到数据后传输给 mwr_tx _ctrl 模块；

- **mrd_tx_ctrl 模块**

  此模块收到 DMA_CTRL 模块 mrd 请求、数据长度、RC 对应的地址后，开始准备发送 Mrd 包，组成一个 mwr 的 Tlp 包输出给到 PCIe 硬核；

1.2.2.3 dma_ctrl 模块

RC 端通过 Bar1 的寄存器空间下发相关的控制信号，控制 FPGA 进行对应的 DMA 通道控制；对应的控制寄存器及解析如下；

寄存器地址	功能名	描述	解析
Bar1_base_addr + 0x100	Dma_cmd_reg	Dma 命令寄存器	[9:0] : DMA 传输长度 [16] : DMA 地址长度 0：32bit 1：64bit [24]:DMA 包类型 0：Mrd 1：Mwr
Bar1_base_addr + 0x110	Dma_cmd_l_addr	DMA 传输地址低位	[1:0] : 保留 [31:0] : dma_addr[31:2]
Bar1_base_addr + 0x120	Dma_cmd_h_addr	DMA 传输地址高位	MEM 访问的地址高 32 位

1.3 工程介绍

- 仿真参考设计

  参考设计仿真框图如图所示。




图 13 仿真参考设计功能框图

仿真环境：第三方仿真软件。

运行脚本：sim.bat

仿真 filelist：pango_pcie_top_filelist.f 仿真波形图如下图所示。




图 14 仿真波形框图

红色框为 DMA 的读写操作，仿真文件提供了 1DW、8DW、64DW、128DW、256DW、的 DMA 和 PIO 操作，DMA 操作会实时应答读写数据是否完成的寄存器状态。黄色框为 PIO 的读写操作。具体仿真的过程请看 pango_pcie_top_tb.v 文件。参考设计文件目录中，提供 sim.bat 脚本文件，在仿真工具中运行 sim.bat 脚本。

- 上板准备

进行对接测试前。需要确认如下操作正确：

1、确保驱动安装成功。

2、确认 FPGA 已将固件烧录到 Flash 中;

3、确保设计工程 fdc 约束正确。参考设计 fdc 约束文件已经提供 Gen1x1 模式和 Gen2x2 模式。