



计算机组成原理习题解答

主讲：张青

第3章学习要求

- 掌握存储器的分级结构及主要技术指标
- 理解SRAM的逻辑结构和读写过程
- 理解DARM的逻辑结构和读写过程，掌握DRAM的刷新方法
- 掌握存储器容量扩展的方法
- 了解ROM的特性、分类。
- 理解双端口存储器的逻辑结构和读写控制的原理
- 掌握多模块交叉存储器的基本结构、工作原理及带宽的计算
- 掌握cache的基本概念、原理、功能，会计算cache的相关指标
- 掌握主存与cache的地址映射及相关的应用、清楚替换策略及写操作策略
- 理解虚拟存储器的基本概念，理解cache与虚存的异同
- 掌握页式、段式、段页式虚拟存储器的基本原理和地址转换过程，理解虚存、主存和cache三个层次协调工作的原理。



习题1

- 1、设有一个具有20位地址和32位字长的存储器，问：
 - 该存储器能存储多少个字节的信息？
 - 如果存储器由512k*8位SRAM芯片组成，需要多少片？
 - 需要多少位地址作芯片选择？

习题1解答

- 20位地址线可以对 2^{20} 个存储单元寻址，而每个存储单元具有32位即 $32/8=4$ 个字节，则该存储器能存储 $4*2^{20}=4\text{M}$ 字节的信息。
- $(2^{20}*32)/(512\text{k}*8)=2*4=8$ 片
- 本身SRAM具有512K即有19位地址线，而需要进行字扩展将512K扩展成1M，即由19位扩展为20位，第20位地址作为芯片选择作用，既需要1位地址作芯片选择。

习题2

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：

- (1) 若每个内存条为16M×64位，共需几个内存条？
- (2) 每个内存条内共有多少DRAM芯片？
- (3) 主存共需多少DRAM芯片？CPU如何选择各内存条？

习题2解答

(1) $(2^{26} \times 64) / (2^{24} \times 64) = 4$ (个)

(2) $(2^{24} \times 64) / (2^{22} \times 8) = 32$ (片)

(3) 主存共需 $32 \times 4 = 128$ (片)

每个内存条为 $16\text{M} \times 64$ 位，共需 24 (A0~A23) 根地址线完成内存条内存储单元寻址。共 4 块内存条，采用 2 根高位地址线 (A25~A24)，通过 2:4 译码器译码产生片选信号对各内存条进行选择

习题4


4、有一个 $1024\text{k} \times 32$ 位的存储器，由 $128\text{K} \times 8$ 位DRAM芯片构成。问：

- (1) 总共需要多少DRAM芯片？
- (2) 设计此存储体组成框图。

习题4解答-1

- ◆ 共需 $(1024k*32)/(128k*8)=8*4=32$ 片
- ◆ 设计此存储体组成框图如下:

习题4解答-2



习题6


6、用32K*8位的E²PROM芯片组成128K*16位的只读存储器，试问：

- (1) 数据寄存器多少位？
- (2) 地址寄存器多少位？
- (3) 共需多少个E²PROM芯片？
- (4) 画出此存储器组成框图。

习题6解答-1

- ❖ 数据寄存器有16位;
 - ❖ 地址寄存器有17位;
 - ❖ 共需 $(128K * 16 / 32K * 8) = 4 * 2 = 8$ 个EPROM芯片;
- 此存储体组成框图如下:

习题6解答-2



习题8

8、设存储器容量为64MB，**存储**字长为64位，模块数 $m=8$ ，分别用顺序和交叉方式进行组织。存储周期 $T=100\text{ns}$ ，数据总线宽度为64位，总线传送周期 $t=50\text{ns}$ 。求顺序存储器和交叉存储器的宽度各是多少？

习题8解答

顺序存储器和交叉存储器连续读出 $m=8$ 个字的信息总量都是： $q=64\text{位}\times 8=512\text{位}$

顺序存储器和交叉存储器连续读出8个字所需的时间分别是：

$$t_1=mT=8\times 100\text{ns}=800\text{ns}=8\times 10^{-7}\text{s}$$

$$t_2=T+(m-1)\tau=100\text{ns}+350\text{ns}=450\text{ns}=4.5\times 10^{-7}\text{s}$$

顺序存储器和交叉存储器的带宽分别是：

$$W_2=q/t_2=512\div(8\times 10^{-7})=64\times 10^7 \text{ (b/s)}$$

$$W_1=q/t_1=512\div(4.5\times 10^{-7})=113.8\times 10^7 \text{ (b/s)}$$

习题9 (7单元作业题)

9、CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存周期为240ns，求cache/主存系统的效率和平均访问时间。

习题9解答

已知 $t_c=40\text{ns}$, $t_m=240\text{ns}$

(1) cache的命中率

$$h=N_c/(N_c+N_m)=2420/(2420+80)=0.968$$

(2) cpu访存的平均时间

$$\begin{aligned}t_a &= ht_c + (1-h)t_m = 0.968 \times 40 + (1-0.968) \times 240 \\ &= 38.72 + 7.68 = 46.4(\text{ns})\end{aligned}$$

(3) cache-主存系统的效率

$$e=t_c/t_a=40/46.4=0.862=86.2\%$$

习题13

13、一个组相联cache由64行组成，每组4行。主存包含4K个块，每块128字，请表示内存地址格式，指明标记位、组号、字地址各占多少位。

答：内存地址共19位，其中标记：8位，组号：4位，字地址：7位

习题15

15、假设主存容量 $16\text{M} \times 32\text{位}$ ，cache容量为 $64\text{K} \times 32\text{位}$ ，主存与cache之间以每块 $4 \times 32\text{位}$ 大小传递数据，请确定直接映射方式的有关参数，并画出主存地址格式。

答：假设主存按字节编址， $16\text{M} \times 32\text{位} = 2^{26}\text{B}$ 则主存地址共26位， $4 \times 32\text{位} = 16\text{B}$ ，则块内字地址：4位，
 $(64\text{K} \times 32\text{位}) / (4 \times 32\text{位}) = 16\text{k行}$ ，则行地址：14位，则标记位为8位。

习题20 (7单元作业题)

20、主存容量为4MB，虚存容量为1GB，则虚拟地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？

习题20解答-1


- 虚拟容量为 $1\text{GB}=2^{30}$ ，所以其地址为30位。
- 主存容量为 $4\text{MB}=2^{22}$ ，所以其地址为22位。
- 页面大小为 $4\text{KB}=2^{12}$ ，所以页内地址长度为12位。因为虚拟地址总共为30位，所以虚页号为：

$$30-12=18\text{位。}$$


则页表长度为 $2^{18}=256\text{K}$ ，即页表有256K个表项（记录）

习题20解答-2

❖ 主存地址格式为:



❖ 虚拟地址格式为:



补充题目1（5单元作业题）

1、主存储器的地址寄存器和数据寄存器各自的作用是什么？设一个1MB容量的存储器，字长为32位，问：

（1）按字节编址，主存储器的地址寄存器和数据寄存器各多少位？编址范围为多大？

（2）按字编址，主存储器的地址寄存器和数据寄存器各多少位？编址范围为多大？

补充题目1解答

在主存储器中，地址寄存器MAR用来存放当前CPU访问的内存单元地址。

数据寄存器MDR用来存放由内存中读出或写入内存的信息。

(1) 按字节编址， $1\text{MB}=2^{20}\times 8\text{位}$ ，地址寄存器为20位，数据寄存器为8位，编址范围为：00000H~FFFFFFH

(2) 按字编址， $1\text{MB}=2^{18}\times 32\text{位}$ ，地址寄存器为18位，数据寄存器为32位，编址范围为：00000H~3FFFFH

补充题目2（5单元作业题）

2、设有16片512K×4位的SRAM芯片，回答以下问题：

- (1) 该SRAM芯片有多少根地址线？多少根数据线？
- (2) 构成1M×32位的存储器，如何进行位和字的扩展？
(文字描述即可)
- (3) 如果按32位的字编址，该存储器需要多少地址线？
- (4) 分析字扩展后的地址范围。

补充题目2解答

- (1) $512K=2^{19}$, 该SRAM芯片有19 根地址线, 4根数据线
- (2) 8片一组进行位扩展成 $512K \times 32$ 位, 共2组, 组间进行字扩展成 $1M \times 32$ 位
- (3) 该存储器需要20位地址线
- (4) 2组进行字扩展, 第1组的范围为: $00000H \sim 7FFFFH$, 第2组的地址范围为: $80000H \sim FFFFFH$

补充题目3（5单元作业题）

3、已知某64位机主存采用半导体存储器，其地址为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：

- (1) 该DRAM芯片有多少根地址线？多少根数据线？
- (2) 若每个内存条为16M×64位，共需几个内存条？
- (3) 每个内存条内共需多少DRAM芯片？
- (4) CPU如何选择各内存条？（文字描述即可）

补充题目3解答

(1) 该DRAM芯片有11根地址线，8根数据线

(2) $(2^{26} \times 64) / (2^{24} \times 64) = 4$ (个)

(3) $(2^{24} \times 64) / (2^{22} \times 8) = 32$ (片)

(4) 每个内存条为16M×64位，共需24 (A0~A23) 根地址线完成内存条内存储单元寻址。共4块内存条，采用2根高位地址线 (A25~A24)，通过2：4译码器译码产生片选信号对各内存条进行选择。

补充题目4（5单元作业题）

4、一个 $1K \times 4$ 的DRAM芯片，其内部存储元结构排列成 64×64 形式，刷新周期为 $2ms$ ，存储周期为 $0.1\mu s$ 。问：

（1）若采用分散刷新与集中刷新相结合（即异步式刷新）的方式，刷新信号周期应取多少？

（2）若采用集中式刷新，则对该芯片刷新一遍需要多少时间？死时间率是多少？

补充题目4解答

(1) 采用分散刷新与集中刷新相结合（即异步式刷新）的方式，刷新信号的时间间隔为： $2\text{ms}/64=31.25\mu\text{s}$ ，故刷新信号周期应取 $31\mu\text{s}$ 。

(2) 采用集中式刷新，因为存储周期是 $0.1\mu\text{s}$ ，64行共需要 $6.4\mu\text{s}$ ，则死时间率为： $6.4/2000\times 100\%=0.32\%$

补充题目5（5单元作业题）

5、用ROM芯片（ $4K \times 4$ 位/片）和RAM芯片（ $2K \times 8$ 位/片）组成一个半导体存储器，按字节编址，该存储器ROM区的容量为8KB，RAM区的容量为16KB。问：

- （1）该存储器一共需要多少根地址线？ROM芯片和RAM芯片各需要几根地址线？
- （2）需要设置多少个片选信号？写出各片选信号与地址线的逻辑关系。

补充题目5解答-1

(1) 存储器的总容量是 $8\text{KB}+16\text{KB}=24\text{KB}$ ，一共需要15根地址线 ($A_{14}\sim A_0$) ；

因为 $4\text{K}=2^{12}$ ，所以ROM芯片需要12根地址线 ($A_{11}\sim A_0$) ；

因为 $2\text{K}=2^{11}$ ，所以RAM芯片需要11根地址线 ($A_{10}\sim A_0$) ；

补充题目5解答-2

(2) 需要设置10个片选信号，10个片选信号与高位地址线之间的关系见下表

芯片	片选信号	A14	A13	A12	A11
ROM	CS0	0	0	0	ROM 芯片的地址线
	CS1	0	0	1	
RAM	CS2	0	1	0	0
	CS3	0	1	0	1
	CS4	0	1	1	0
	CS5	0	1	1	1
	CS6	1	0	0	0
	CS7	1	0	0	1
	CS8	1	0	1	0
	CS9	1	0	1	1

补充题目6（7单元作业题）

6、一个四体交叉存储器，每个模块容量是 $64\text{K} \times 32$ 位，存取周期为 200ns ，总线传送周期为 50ns ，问：

（1）在一个存取周期中，该存储器最多能向CPU提供多少位二进制信息？

（2）设字长32位，连续读出4个字时，该交叉存储器的带宽是多少？

补充题目6解答

(1) 在一个存取周期中，最理想的情况，该存储器能向CPU提供 $32 \times 4 = 128$ 位二进制信息。

$$(2) \quad 128 \text{位} \div (200 + 150) \text{ ns} = 128 \div (3.5 \times 10^{-7}) \\ \approx 36.6 \times 10^7 \text{ b/s}$$

补充题目7（7单元作业题）

7、一个组相联cache由64行组成，每组4行。主存包含4K个块，每块128字，字长32位，按字编址。问：

- （1）主存容量是多少字节？
- （2）cache容量是多少字节？
- （3）表示主存地址格式，指明标记位、组号、字地址各占多少位？
- （4）主存地址101FEH应装入cache的哪一组？

补充题目7解答

(1) 主存容量是： $4K \times 128 \times 32 / 8 = 2MB$

(2) cache容量是： $64 \times 128 \times 32 / 8 = 32KB$

(3) 内存地址共19位，其中标记：8位，组号：4位，字地址：7位

(4) 主存地址101FEH=0001 0000 0001 1111 1110B，其中组号为3，所以应装入cache的第3组

补充题目8

8、在页式虚拟存储器中，页面大小1KB，用户空间共16个页面，其中0、1、2、4、5页已装入主存，分别对应的物理页号是8、5、9、7、2，则虚拟地址0A3EH对应的物理地址是？

解：0A3EH=00 10 10 0011 1110B，页面大小是1KB，故页内地址是低10位，高4位0010是虚页号，即第2页，已装入主存对应第9块，所以虚地址0A3EH对应的物理地址是：10 0110 0011 1110

补充题目9（7单元作业题）

9、某页式虚拟存储管理系统中，页大小为100字。某作业依次要访问的字地址序列是：138、215、180、78、423、174、380、425、261、179，若该作业的第0页已经装入主存，分配给该作业的主存共300字。问：

（1）按FIFO替换算法会产生多少次缺页中断？列出依次淘汰的页号。

（2）按LRU替换算法会产生多少次缺页中断？列出依次淘汰的页号。

补充题目9解答

(1) 按FIFO替换算法会产生5次缺页中断，依次淘汰的页号是：0、1、2


(2) 按LRU替换算法会产生6次缺页中断，依次淘汰的页号是：2、0、1、3

补充题目10

10、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB；TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如下。请回答下列问题。

- (1) 图中字段A ~ G的位数各是多少？TLB标记字段B中存放的是什么信息？
- (2) 将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？
- (3) Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？

补充题目10图



补充题目10解答

(1)页大小为8 KB，页内偏移地址为13位，故 $A=B=32-13=19$ ；
 $D=13$ ； $C=24-13=11$ ；主存块大小为64B，故 $G=6$ 。2路组相联，
每组数据区容量有 $64B \times 2 = 128B$ ，共有 $64\text{ KB} / 128B = 512$ 组，故
 $F=9$ ； $E=24-G-F=24-6-9=9$ 。TLB中标记字段B的内容是虚页号，
表示该TLB项对应哪个虚页的页表项。

(2)块号4099=00 0001 00000 0000 0011B，

因此，所映射的Cache组号为：0 0000 0011B=3，

对应的H字段内容为：0 0000 1000B。

(3)Cache缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘，而Cache缺失只要访问主存。

补充题11

11、有一主存—Cache层次的存储器，其主存容量1MB，Cache容量64KB，每个数据块的大小为8KB，若采用直接映射方式，请问：

- ① 内存可以划分为多少块？
- ② Cache可以划分为多少行？
- ③ 写出内存地址格式，标出各字段的位数。
- ④ 主存地址为25301H，问它的主存的哪一块？
- ⑤ 其映射到Cache是哪一行？

补充题11解

解：已知主存容量1MB，Cache容量64KB，每个数据块的大小为8KB。

① 内存可以划分为 $1\text{MB}/8\text{KB}=128$ 块

② Cache可以划分为 $64\text{KB}/8\text{KB}=8$ 行

③ 因为采用直接映象方式，则内存地址格式：

标记 (t=4位)	Cache行号 (c=3位)	字 (b=13位)
--------------	-------------------	--------------

主存块地址 $m=t+c=7$ 位

补充题11解 (续)

④ 主存地址为25301H, 用二进制表示为:

25301H=0010, 010, 1 0011 0000 0001B

即是内存的第18块



⑤ 映射的是Cache第2行

$$J=i \bmod 8=18 \bmod 8=2$$

补充题12

- 某计算机的主存地址空间大小为256MB，按字节编址。指令cache和数据cache分离，均有8个cache行，每个cache行大小为64B，数据cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：

程序A:

```
int a[256][256];
.....
int sum_array1()
{
    int i,j,sum=0
    for (i=0;i<256;i++)
        for (j=0;j<256;j++)
            sum+=a[i][j];
    return sum;
}
```

程序B:

```
int a[256][256];
.....
int sum_array2()
{
    int i,j,sum=0
    for (j=0;j<256;j++)
        for (i=0;i<256;i++)
            sum+=a[i][j];
    return sum;
}
```

补充题12续

假定int 类型数据用32位补码表示，程序编译时，i、j和sum均分配在寄存器中。数组a按行优先方式存放，其首地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。

- (1) 若不考虑用于cache一致性维护和替换算法的控制位，则数据cache的总容量为多少？
- (2) 数组元素a[0][31]和a[1][1]各自所在的主存块对应的cache行号分别是多少？（cache行号从0开始）
- (3) 程序A和程序B的数据访问命中率各是多少？哪个程序的执行时间更短？

补充题12解答 (1)

(1) 因为主存按字节编址，大小是256MB，所以主存地址共28位 ($256\text{M}=2^{28}$)。cache有8行，行号是3位 ($8=2^3$)。每行大小为64B，所以块内地址6位 ($64=2^6$)。若不考虑用于cache一致性维护和替换算法的控制位，则标记位数= $28-3-6=19$ 位。还需要有一个有效位，因此cache的结构如下：

有效位1位	tag标记19位	数据64B=512位
-------	----------	------------

因cache共8行，


所以，数据cache的总容量= $8 \times (1+19+512) / 8 = 532\text{B}$

补充题12解答 (2)

(2) 数组a按行优先方式存放，其首地址为320（十进制数），数组每个元素占4个字节，主存1个数据块=cache1行的数据=64B=16个数组元素。

$a[0][31]$ 的地址为 $320+31\times 4=444$ ，其对应的二进制数是110111100，低6位是块内字地址，剩余3位110是行号，即第6行

$a[1][1]$ 的地址为 $320+256\times 4+1\times 4=1348$ ，其对应的二进制数是10101000100，低6位是块内字地址，中间3位101是行号，即第5行



补充题12解答 (3)

(3) 数组a按行存放，程序A按行存取。每行64B，所以每个字块中存放16个int型数据，除访问的第一个不命中，随后的15个都命中，访问全部子块都符合这一规律，且数组大小为子块大小的整数倍，故程序A的命中率是 $15/16=93.75\%$

程序B逐列访问数组a，cache总容量为 $64\text{B} \times 8 = 512\text{B}$ ，数组a一行的大小为 $256 \times 4\text{B} = 1\text{KB}$ ，正好是cache容量的2倍，可知，不同行的同1列数组元素使用的是同一个cache单元，故逐列访问每个数据时，都会将之前的子块置换出，即每次访问都不命中，命中率为0


第4章学习要求

- 掌握指令、指令系统、指令格式的基本概念，清楚指令系统的重要作用，会分析给定的指令格式
- 理解指令和数据的各种寻址方式，掌握不同的数据寻址方式下操作数的获得方法。
- 清楚指令系统的基本指令类型
- 掌握CISC和RISC各自的特点



习题4

4、指令格式结构如下所示，试分析指令格式及寻址方式特点。




解：指令格式及寻址方式特点如下：

- ① 双字长二地址指令，用于访问存储器
- ② 操作码OP可指定 $2^6=64$ 种操作
- ③ 是RS型指令，一个操作数在通用寄存器中，另一个操作数在主存中
- ④ 有效地址=变址寄存器+偏移量

习题5

5、指令格式结构如下所示，试分析指令格式及寻址方式特点。



解：指令格式及寻址方式特点如下：

- ① 单字长二地址指令；
- ② 操作码OP可指定 $2^4=16$ 条指令；
- ③ $2^3=8$ ，支持8种寻址方式；
- ④ 可以是RR型指令、SS型指令、RS型指令

习题7

7、某计算机字长32位，主存容量为64K字，采用单字长单地址指令，共有40条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。

解：40条指令需占用操作码字段（OP）6位，寻址模式（X）2位，形式地址（D）24位，其指令格式如下：



习题7解答

寻址模式定义如下：

- $X=00$ ，直接寻址，有效地址 $E=D$
- $X=01$ ，立即寻址，D字段为操作数
- $X=10$ ，变址寻址，有效地址 $E=(RX)+D$
- $X=11$ ，相对寻址，有效地址 $E=(PC)+D$

其中RX为变址寄存器（32位），PC为程序计数器（32位），在变址和相对寻址时，位移量D可正可负。

习题12 (8单元作业题)

12、根据操作数所在位置，指出其寻址方式

- (1) 操作数在寄存器中，为(A)寻址方式？
- (2) 操作数地址在寄存器中，为(B)寻址方式？
- (3) 操作数在指令中，为(C)寻址方式？
- (4) 操作数地址（主存）在指令中，为(D)寻址方式？
- (5) 操作数的地址，为某一寄存器内容与位移量之和，可以是(E, F, G)哪种寻址方式？

习题12解

(A) : 寄存器寻址

(B) : 寄存器间接寻址

(C) : 立即寻址

(D) : 直接寻址

(E、F、G) : 相对寻址、基址寻址、变址寻址

习题17 (8单元作业题)

17、设某指令系统字长为16位，地址码为4位。试设计指令格式，使该系统中有11条三地址指令、70条二地址指令和150条单地址指令。并指明系统中最多还可以有多少条零地址指令。

习题17解

解： 三地址指令地址码占12位，故操作码字段有4位，

OP=0000~1010

二地址指令地址码占8位，操作码字段有8位，

OP=10110000~11110101，共 $16 \times 4 + 6 = 70$ 条

单地址指令，地址码占4位，操作码字段应有12位，

OP=111101100000~111111110101，共 $16 \times 9 + 6 = 150$ 条

零地址指令无需地址码，故操作码字段有16位，

OP=1111111101100000~1111111111111111，共

$16 \times 10 = 160$ 条

补充题目1

1、某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一个字节为操作码字段，第二个字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则取该转移指令后及执行该转移指令后PC的内容分别为（C）。

A 2000H, 2006H

B 2000H, 2008H

C 2002H, 2008H

D 2002H, 2006H

补充题目2

2、某机器字长16位，存储器按字节编址。一条单字长的取数指令(LDA)存于存储器的200和201单元，其中第一个字节为操作码OP和寻址方式M，第二个字节为形式地址A。假设PC当前值为200，变址寄存器Rx的内容为100，基址寄存器内容为200，存储器相关单元的内容如下表所示：

地址	201	300	400	401	500	501	502
内容	300	400	700	501	600	700	800

补充题目2续

LDA指令实现将存储单元的数取出来放在累加AC中，请根据以上相关存储单元的内容在下表中填写出各种寻址方式下的有效地址EA的值及累加器AC的内容。

寻址方式	有效地址EA的值	累加器AC的内容
直接寻址		
间接寻址		
变址寻址		
相对寻址		
基址寻址		


补充题目2解

寻址方式	有效地址EA的值	累加器AC的内容
直接寻址	300	400
间接寻址	400	700
变址寻址	400	700
相对寻址	502	800
基址寻址	500	600

补充题目3（8单元作业题）

3、某计算机字长16位，存储容量为1MB，按字节编址，采用单字长指令格式，操作码位数固定，其RR型指令格式定义如下图所示， R_i 为源寄存器， R_j 为目标寄存器， M 为寻址方式。请回答下列问题：

- (1) 该指令系统中RR型指令最多可有多少条？
- (2) RR型指令最多可支持几种寻址方式？
- (3) 该机器最多有多少个通用寄存器？
- (4) 该机器的存储器地址寄存器需要多少位？
- (5) 该机器的数据寄存器需要多少位？
- (6) 若 $OP=100001B$ 表示传送指令， $M=00B$ 表示寄存器寻址，则机器指令8421H完成何种功能？




补充题目3解答

- (1) 该指令系统中RR型指令最多可有 $2^6=64$ 条
- (2) RR型指令最多可支持 $2^2=4$ 种寻址方式
- (3) 该机器最多有 $2^4=16$ 个通用寄存器
- (4) 该机器的存储器地址寄存器需要20位，因为 $1M=2^{20}$
- (5) 该机器的数据寄存器需要16位，因为字长16位
- (6) 若 $OP=100001B$ 表示传送指令， $M=00B$ 表示寄存器寻址，
机器指令8421H的功能是将寄存器R2的数据传送给R1

补充题目4

4、某机器的字长为16位，内存按字编址，其指令格式如下所示：



D：位移量；X：寻址特征位；

X=00：直接寻址；

X=01：用变址寄存器X1进行变址；

X=10：用变址寄存器X2进行变址；

X=11：相对寻址。

设 (PC) = 7890H, (X1) = 3721H, (X2) = 4567H, 请确定下列指令的有效地址。

(1) 5834H, (2) 2656H, (3) 1734H, (4) 6579H。

补充题目4解答

- (1) $X=00$, $D=34H$, 有效地址 $EA=34H$
- (2) $X=10$, $D=56H$, 有效地址 $EA=4567H + 56H=45BDH$
- (3) $X=11$, $D=34H$, 有效地址 $EA=7890H + 1H + 34H=78C5H$
- (4) $X=01$, $D=89H$, 有效地址 $EA=3721H + 79H=379AH$

补充题目5（8单元作业题）

5、一个处理器中共有32个寄存器，使用16位立即数，其指令系统结构中共有142条指令。在某个给定的程序中，20%的指令带有一个输入寄存器和一个输出寄存器；30%的指令带有两个输入寄存器和一个输出寄存器；25%的指令带有一个输入寄存器、一个输出寄存器、一个立即数寄存器；其余25%的指令带有一个立即数和一个输出寄存器。

(1) 对于以上4种指令类型中的任意一种指令类型来说，共需要多少位？假定指令系统结构要求所有指令长度必须是8的整数倍。

2) 与使用定长指令集编码相比，当采用变长指令集编码时，该程序能够少占用多少存储器空间？

补充题目5解答

(1) 由于有142条指令，因此至少需要8位才能确定各条指令的操作码

($2^8=256$)。由于该处理器有32个寄存器，也就是说要用5位对寄存器 ID 编码，而每个立即数需要16位。因此有：

20%的一个输入寄存器和一个输出寄存器指令需要 $8+5+5=18$ 位，长度对齐到8的倍数，便是24位。

30%的两个输入寄存器和一个输出寄存器指令需要 $8+5+5+5=23$ 位，对齐到24位。

25%的一个输入寄存器、一个输出寄存器、一个立即数寄存器指令需要 $8+5+5+16=34$ 位，对齐到40位。

25%的一个立即数和一个输出寄存器指令需要 $8+16+5=29$ 位，对齐到32位。

(2) $24 \times 20\% + 24 \times 30\% + 40 \times 25\% + 32 \times 25\% = 30$

$(40-30) / 40 = 25\%$ 少占用25%的存储空间

补充题目6（8单元作业题）

6、某计算机字长16位，标志寄存器FLAGS中的ZF、SF和OF分别是零标志、符号标志和溢出标志，采用双字节字长指令字。假定bgt（大于零转移）指令的第一个字节指明操作码和寻址方式，第二个字节为偏移地址Imm8，用补码表示。指令功能是：若 $(ZF+(SF+OF)=0)$ ，则 $PC=PC+2+Imm8 \times 2$ ；否则， $PC=PC+2$ 。请回答下列问题：

- 1) 该计算机的编址单位是多少？
- 2) bgt指令执行的是带符号整数比较，还是无符号整数比较？
- 3) 偏移地址Imm8的含义是什么？转移目标地址的范围是什么？

补充题目6解答

- 1) 因为PC的增量是2，且每条指令占2个字节，所以编址单位是字节。
- 2) 根据"大于"条件判断表达式，可以看出该bgt指令实现的是带符号整数比较。因为无符号数比较时，其判断表达式中没有溢出标志OF。
- 3) 偏移地址Imm8为补码表示，说明转移目标地址可能在bgt指令之后。计算转移目标地址时，偏移量为Imm8x2，说明Imm8不是相对地址，而是相对指令数。

Imm8的范围为 - 128~127，故转移目标地址的范围是 $PC+2+(-128 \times 2) \sim PC+2+127 \times 2$ ，也即转移目标地址的范围是相对于bgt指令的前127条指令到后128条指令之间。


第5章学习要求

- 掌握CPU的基本功能、基本组成和指令周期的基本概念
- 理解各种基本指令的执行过程，会用方框图语言表示指令周期，并会分析指令执行所需要的微操作信号
- 了解时序信号的作用、体制
- 理解微程序控制器的基本思想
- 掌握微命令、微操作、微指令、微程序的概念
- 掌握机器指令和微程序的关系，掌握微程序设计中的相关技术，会设计微指令
- 清楚微程序控制器的组成及工作过程
- 理解硬连线控制器的基本思想
- 掌握并行性的含义，会画流水CPU的时空图，理解流水线中的主要问题




习题2

2、参见图5.1的数据通路。画出存数指令“STO R1,(R2)”的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。




STO R1,(R2)
的指令周期
流程图




习题3

3、参见图5.1的数据通路，画出取数指令“LAD (R3),R0”的指令周期流程图，其含义是将 (R3) 为地址主存单元的内容取至寄存器R0中。标出各微操作信号序列。



LAD (R3),R0 的指令周期流程图



习题6

6、假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令共用的。已知微指令长度为32位，请估算控制存储器容量。

解：

共需要的微指令条数： $80 * (4-1) + 1 = 241$

控制存储器CM的容量： $241 * 32 = 7712b = 964B$

习题11 (10单元作业题)

11、已知某机采用微程序控制方式，CM为512*48位。微程序可在整个控存中实现转移的条件有4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：微指令的三个字段分别应为多少位？

习题11解答

因为某机采用微程序控制方式，控存容量为 512×48 位，可知一条微指令长48位。

后继微地址字段可以设置为9位，即可对512个控存单元寻址，因 $2^9=512$ 。

微程序可在整个控存中实现转移的条件有4个。要实现4个转移条件，测试字段需要的位数：

如果采用直接表示法，需要4位；

如果采用字段直接译码法，则需要3位。

因为微指令采用水平型格式，后继微指令地址采用断定方式。后继微指令地址为9位，判断字段为4位或3位，所以微命令字段为：

若判断字段采用直接表示法 $48-4-9=35$ 位。

若判断字段采用字段直接译码法 $48-3-9=36$ 位。

习题12 (10单元作业题)

12、今有4级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步操作时间依次为 100ns、100ns、80ns、50ns。请问：

- (1) 流水线的操作周期应设计为多少？
- (2) 若相邻两条指令发生数据相关，硬件上不采取措施，那么第2条指令要推迟多少时间进行？
- (3) 如果在硬件设计上加以改进，至少需推迟多少时间？

习题12解答

(1)流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期 $\tau = \max\{\tau_i\} = 100ns$


(2)遇到数据相关时，就停顿第2条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期。

(3)如果在硬件设计上加以改进，设置若干运算结果缓存寄存器，采用定向传送技术，就可使流水线不发生停顿。

习题13 (10单元作业题)

- 13、指令流水线有取指 (IF)、译码 (ID)、执行 (EX)、访存 (MEM)、写回寄存器堆 (WB) 五个过程段，共有20条指令连续输入此流水线。
- (1) 画出流水处理的时空图，假设时钟周期为100ns。
 - (2) 求流水线的实际吞吐率（单位时间里执行完毕的指令数）。
 - (3) 求流水线的加速比。

习题13解答-1



习题13解答-2

(2) 流水线的实际吞吐量

在24T内的吞吐量： 时钟周期 $T=100$ (ns)

$$20/24T = 5/6 \times 10^7 \approx 8.333 \times 10^6 \text{ 条指令/s}$$

在20T内的吞吐量： $T=100$ (ns)

$$16/20T = 0.8 \times 10^7 \text{ 条指令/s} = 8 \times 10^6 \text{ 条指令/s}$$

习题13解答-3

(3) 流水线的加速比

将 T_L 和 T_k 的比值定义为 k 级线性流水线的加速比:

$$C_k = \frac{\text{非流水线时所需周期数}}{\text{流水线时所需周期数}} = \frac{T_L}{T_k} = \frac{n \cdot k}{k + (n - 1)}$$

$$= 20 \cdot 5 / (5 + 19) = 25/6 \approx 4.17$$

习题16

16、判断以下三组指令各存在哪种类型的数据相关。

(1) I1 LAD R1, A ; $M(A) \rightarrow R1$, $M(A)$ 是存储器单元

I2 ADD R2, R1 ; $(R2) + (R1) \rightarrow R2$ 写后读 (RAW) 相关

(2) I3 ADD R3, R4 ; $(R3) + (R4) \rightarrow R3$

I4 MUL R4, R5 ; $(R4) \times (R5) \rightarrow R4$

读后写 (WAR), 但不会引起相关冲突

(3) I5 LAD R6, B ; $M(B) \rightarrow R6$, $M(B)$ 是存储器单元

I6 MUL R6, R7 ; $(R6) \times (R7) \rightarrow R6$


写后读 (RAW) 相关

写后写 (WAW) 相关

补充题目1（9单元作业题）

1、某 16 位计算机的主存按字节编址，存取单位为 16 位；采用 16 位定长指令字格式；CPU 采用单总线结构，主要部分如下图所示。图中 R0 ~ R3 为通用寄存器；T 为暂寄存器；SR 为移位寄存器，可实现直送（mov）、左移一位（left）和右移一位（right）3 种操作，控制信号为 SROp，SR 的输出由信号SRout 控制；ALU 可实现直送 A（mova）、A 加 B（add）、A 减 B（sub）、A 与 B（and）、A 或 B（or）、非 A（not）、A 加 1（inc）7 种操作，控制信号为 Aluop。

补充题目1图




补充题目1续

请回答下列问题。

- (1) 图中哪些寄存器是程序员可见的？
- (2) 为何要设置暂存器 T ？
- (3) 控制信号 Aluop 和 SRop 的位数至少各是多少？
- (4) 控制信号 SR out 控制部件的名称和作用是什么 ？
- (5) 端点① ~ ⑨中，哪些端点须连接到控制部件的输出端 ？
- (6) 为完善单总线数据通路，需要在端点① ~ ⑨中相应的端点之间添加必要的连线。写出连线的起点和终点，以正确表示数据的流动方向。
- (7) 为什么 2 路选择器 MUX 的一个输入端是 2 ？

补充题目1图



补充题目1解答

(1)通用寄存器(R0 ~ R3)和 PC 程序员可见。

(2)因为采用了单总线结构，若无暂存器 T，则 ALU 的 A、B 端口会同时获得两个相同的数据，数据通路不能正常工作。增加暂存器后可以使 A，B 端口输入不同的数据。

(3)ALU 共有 7 种操作，故操作控制信号 ALUop 至少需要 3 位，移位寄存器有 3 种操作，其操作控制信号 SROP 至少需要 2 位。

(4)信号 SRout 所控制的部件是三态门，用于控制移位器与总线之间数据通路的连接与断开。

(5)端口①、②、③、⑤、⑧都是控制信号，需要连接到控制部件输出端，其他都是数据通路。

(6)首先内总线数据需要送 MUX 的 1 号引脚，因此⑥连接⑨；另外多路选择器输出应该连接到运算器 B 端，所以④连接⑦。


(7)因为每条指令的字节长度是 2，顺序寻址时应该实现 $(PC)+2$ 的逻辑，所以这里 MUX 的一个输入端为 2，便于执行 $(PC)+2$ 操作。

补充题目2（9单元作业题）

2、一台模拟机的数据通路如图所示，其中ALU完成加、减、传送（X）三种操作，MUX是三选一多路开关，R1~R3是通用寄存器。RAM是双端口存储器，其中DRAM为数据存储器（CE1为读写使能，RD/WE#为读/写命令），IRAM为指令存储器（只读）。AR为数据地址存储器，PC为程序计数器（具有自动加1功能），IR为指令寄存器。所有的单箭头为控制微命令。请回答下列问题：

- (1)指出运算器中的相斥性微操作。
- (2)指出存储器中的相容性微操作。
- (3)用方框图语言画出存数指令STA的指令周期流程图，并写出完成每个微操作所需要的微控制信号。PC中已存放指令地址，DRAM的数据地址由R3提供，写入数据由R2提供。

补充题目2图



补充题目2解答-1

(1) 运算器中的相斥性微操作有下列三组信号

+ (加)、— (减)、M (传送)

$R1 \rightarrow X$ 、 $R2 \rightarrow X$ 、 $R3 \rightarrow X$


$R1 \rightarrow Y$ 、 $R2 \rightarrow Y$ 、 $R3 \rightarrow Y$

(2) 存储器中的相容性微操作：

LDPC和+1为互斥微操作外，其他微操作信号都是相容的。

(3) 指令STA的指令周期流程图如下：

补充题目2解答-2



CE2、RD、LDIR、+1

R3→X

M、A→DBUS、LDAR


R2→X

M、A→DBUS、CE1、/WE#

补充题目3（9单元作业题）

3、某计算机字长为16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效、为0时表示无效。例如，控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令"ADD R1, R0"的功能为 $(R0) + (R1) \rightarrow R1$ ，即将R0中的数据与R1的内容相加，并将结果送入R1。

补充题目3图



补充题目3表

下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号。请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时钟	功能	有效控制信号
C1	$MAR \leftarrow (PC)$	PCout, MARin
C2	$MDR \leftarrow M(MAR)$ $PC \leftarrow (PC) + 1$	MemR, MDRinE, PC+1
C3	$IR \leftarrow (MDR)$	MDRout, IRin
C4	指令译码	无

补充题目3解答

时钟	功能	有效控制信号
C5	$A \leftarrow R0$	$R0_{out}, A_{in}$
C6	$ALU \leftarrow R1$ $AC \leftarrow ALU (+)$	ADD, $R1_{out}, AC_{in}$
C7	$R1 \leftarrow AC$	$AC_{out}, R1_{in}$
C8		

补充题目4（9单元作业题）

4、假设该CPU的主频为3GHz，每条指令的执行需要经历取指、译码、执行（由ALU完成）和写回结果到寄存器组这四个阶段。每个阶段分别需要1个、2个、3个和1个时钟周期。

计算执行一条指令所需的总时钟周期数。

计算该CPU的理论最大IPS（Instructions Per Second，每秒指令数）。

解答：

总时钟周期数 = 取指周期 + 译码周期 + 执行周期 + 写回周期 = 1 + 2 + 3 + 1 = 7个时钟周期。

理论最大IPS = 主频 / 每条指令的总时钟周期数 = 3GHz / 7 $\approx$ 0.429GHz或429MIPS

补充题目5（10单元作业题）


5、某微程序包含5条微指令，每条微指令发出的操作控制信号如下表所示，试对这些微指令进行编码，要求微指令的控制字段最短且能保持微指令应有的并行性。

微指令及其对应的微操作控制信号表

微指令	微操作控制信号	微指令	微操作控制信号	微指令	微操作控制信号
μI_1	a,c,e,g	μI_3	a,d,e	μI_5	a,d,f,j
μI_2	a,d,f,h,j	μI_4	a,b,i		

补充题目5解答

可以发现两个互斥组 (b, c, d) , (e, f, i) ,
可以将这两个互斥组采用字段译码法进行编码
其余的 a, g, h, j等四个微命令采用直接表示法
画对微指令格式



补充题目6（10单元作业题）

6、某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。下表给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，(x)表示寄存器x或存储单元x的内容。

指令系统中部分指令格式表

名称	指令的汇编格式	指令功能
加法指令	ADD Rs, Rd	$(Rs) + (Rd) \rightarrow Rd$
算术/逻辑左移	SHL Rd	$2 * (Rd) \rightarrow Rd$
算术右移	SHR Rd	$(Rd) / 2 \rightarrow Rd$
取数指令	LOAD Rd, mem	$(mem) \rightarrow Rd$
存数指令	STORE Rs, mem	$Rs \rightarrow (mem)$

补充题目6续-1

该计算机采用5段流水方式执行指令，各流水段分别是取指（IF）、译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题。

（1）若int型变量x的值为-513，存放在寄存器R1中，则执行“SHL R1”后，R1中的内容是多少？（用十六进制表示）。

（2）若在某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何阻塞，则执行这4条指令所需的时钟周期数为多少？

补充题目6续-2

(3) 若高级语言程序中某赋值语句为 $x=a+b$ ， x 、 a 和 b 均为int型变量，它们的存储单元地址分别表示为 $[x]$ 、 $[a]$ 和 $[b]$ 。该语句对应的指令序列及其在指令流中的执行过程如下图所示，则这4条指令执行过程中I3的ID段和I4的IF段被阻塞的原因各是什么？

I1 LOAD R1,[a] I2 LOAD R2,[b] I3 ADD R1,R2 I4 STORE R2,[x]

	时间单元													
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I1	IF	ID	EX	M	WB									
I2		IF	ID	EX	M	WB								
I3			IF				ID	EX	M	WB				
I4							IF				ID	EX	M	WB

补充题目6续-3

(4) 若高级语言程序中某赋值语句为 $x=x*2+a$ ， x 和 a 均为unsigned int类型变量，它们的存储单元地址分别表示为 $[x]$ 、 $[a]$ ，则执行这条语句至少需要多少个时钟周期？要求模仿上图画出这条语句对应的指令序列及其流水线中的执行过程示意图。

解答：

(1) x 的机器码为 $[x]_{\text{补}}=1111\ 1101\ 1111\ 1111\text{B}$ ，即指令执行前 $(R1)=\text{FDFFH}$ ，左移1位后为： $1111\ 1011\ 1111\ 1110\text{B}$ ，即指令执行后 $(R1)=\text{FBFEH}$ 。

(2) 至少需要 $5 + (4-1) = 8$ 个时钟周期数。

(3) $I3$ 的ID段被阻塞的原因：因为 $I3$ 与 $I1$ 和 $I2$ 都存在数据相关，需等到 $I1$ 和 $I2$ 将结果写回寄存器后， $I3$ 才能读寄存器内容，所以被阻塞。

$I4$ 的IF段被阻塞的原因：因为 $I4$ 的前一条指令 $I3$ 在ID段被阻塞。

补充题目6续-4

(4) 因 $x*2$ 操作有左移和加法两种实现方法，故 $x=x*2+a$ 对应的指令序列为：

I1 LOAD R1,[x] I2 LOAD R2,[a] I3 SHL R1 //或者ADD R1,R1
I4 ADD R1,R2 I5 STORE R2,[x]

这5条指令在流水线中执行过程如下所示：最少需要17个时钟周期

	时间单元																
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
I1	IF	ID	EX	M	WB												
I2		IF	ID	EX	M	WB											
I3			IF			ID	EX	M	WB								
I4						IF				ID	EX	M	WB				
I5										IF				ID	EX	M	WB

第6章学习要求

- 掌握总线的基本概念，会计算总线的带宽
- 清楚总线上的信息传送方式，会计算异步串行传输的波特率和数据传输速率
- 清楚总线仲裁的两大类方法
- 清楚总线的定时方式



习题10

采用串行接口进行7位ASCII传送，带有1位校验位、1位起始位和1位停止位，当波特率为9600波特时，字符传输速率为多少？

解： $7+1+1+1=10$

字符传输速率为： $9600 \div 10 = 960$ 字符/秒

习题20

某总线在一个总线周期中并行传送8字节的信息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz，总线带宽是多少？

解： $8\text{B} \times 70\text{M} = 560\text{MB/s}$

第7章学习要求

- 清楚计算机I/O系统的结构和外围设备的基本组成
- 掌握磁盘存储器的主要技术指标及相关计算
- 掌握显示设备的主要技术指标和相关概念



习题7

某磁盘存储器转速为3000r/min，共有4个记录面，每道记录信息为12288B，最小磁道直径为230mm，共有275道。问：

(1)磁盘存储器的存储容量是多少？

(2)最高位密度是多少？

(3)磁盘数据传输率是多少？

(4)平均等待时间是多少？

习题7解答

$$(1) 12288 \times 275 \times 4 = 13.5168 \text{MB}$$

$$(2) 12288 / 2\pi r = 12288 / (2 \times 3.14 \times 115) \approx 17 \text{B/mm}$$

$$(3) 3000 / 60 = 50 \text{r/s}$$

$$12288 \times 50 = 614400 \text{B/s}$$

(4) 平均等待时间，即磁盘旋转一周时间的一半

$$60 / 3000 / 2 = 0.01 \text{s}$$

第8章学习要求

- 清楚CPU与外围设备进行数据交换的几种方式
- 掌握外围设备编址的方案
- 掌握程序查询方式的基本过程
- 掌握中断的相关概念以及程序中断方式的工作过程，
清楚中断方式中涉及的问题
- 掌握DMA的基本概念和传送方式
- 了解通道的概念、功能和类型



习题1

1、CPU管理外围设备有几种方式？总结每一种方式的特点。

习题1解答

- ①程序查询方式：CPU的操作和外围设备的操作能够同步，且硬件结构比较简单，输入和输出控制和传输完全由CPU处理，降低了CPU的效率。
- ②程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，CPU不需要对外设进行状态查询，节省了CPU的时间开销，但硬件结构稍复杂一些。
- ③直接内存访问（DMA）方式：数据传送不需要CPU的中转而在内存和外设间直接传送，数据传送速度很高，传送速率仅受到内存访问时间的限制。需要更多硬件，适用于内存和高速外设之间大批数据交换的场合。
- ④通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，完全将CPU从I/O控制工作中解放出来，大大提高了CPU的工作效率。
- ⑤外围处理机方式：是通道方式的进一步发展，基本上独立于主机工作，结构更接近一般处理机。

补充题目1

1、中断和DMA方式有何区别？

DMA方式与中断方式的区别-1

- ◆ 中断方式是程序的切换，需要保护和恢复现场；
DMA方式除了预处理和后处理，其他时候不占用CPU的任何资源
- ◆ 中断传送过程需要CPU的干预；而DMA传送过程不需要CPU的干预，故数据传输速率非常高，适合于高速外设的成组传送

DMA方式与中断方式的区别-2

- ◆ DMA请求的优先级**高于**中断请求
- ◆ 中断方式具有对异常事件的处理能力，而DMA方式仅局限于传送数据块的I/O操作
- ◆ 从数据传送看，中断方式**靠程序**传送，DMA方式**靠硬件**传送

补充题目2

2、假定计算机的主频为 500MHz，CPI 为 4。现有设备A和B，其数据传输率分别为40MB/s和80MB/s，对应I/O接口中各有一个32位数据缓冲寄存器。请回答下列问题，要求给出计算过程。

(1) 若设备A采用定时查询 I/O方式，每次输入/输出都至少执行10条指令。设备A最多间隔多长时间查询一次才能不丢失数据？CPU用于设备A输入/输出的时间占CPU总时间的百分比至少是多少？

(2) 在中断I/O方式下，若每次中断响应和中断处理的总时钟周期数至少为400，则设备B能否采用中断I/O方式？为什么？

(3) 若设备B采用DMA方式，每次DMA传送的数据块大小为1000B，CPU用于DMA 预处理和后处理的总时钟周期数为500，则CPU用于设备B输入/输出的时间占CPU总时间的百分比最多是多少？

补充题目2解答-1

(1) 程序定时向缓存端口查询数据，由于缓存端口大小有限，必须在传输完端口大小的数据时访问端口，以防止部分数据没有被及时读取而丢失。

设备 A 准备 32 位数据所用时间为 $4\text{B}/40\text{MB}=0.1\mu\text{s}$ ，所以最多每隔 $0.1\mu\text{s}$ 必须查询一次，每秒的查询次数至少是 $1\text{s}/0.1\mu\text{s}=10^7$ ，每秒 CPU 用于设备 A 输入 / 输出的时间至少为 $10^7 \times 10 \times 4 = 4 \times 10^8$ 个时钟周期，占整个 CPU 时间的百分比至少是 $4 \times 10^8 / 500\text{M} = 80\%$ 。

补充题目2解答-2

(2) 中断响应和中断处理的时间为 $400 \times (1/500\text{M}) = 0.8\mu\text{s}$ ，这时只需判断设备 B 准备 32 位数据要多久，如果准备数据的时间小于中断响应和中断处理的时间，那么数据就会被刷新、造成丢失。经过计算，设备 B 准备 32 位数据所用时间为 $4\text{B}/80\text{MB} = 0.05\mu\text{s}$ ，因此，设备 B 不适合采用中断 I/O 方式。

补充题目2解答-3

(3) 在 DMA 方式中, 只有预处理和后处理需要 CPU 处理, 数据的传送过程是由 DMA 控制。设备 B 每秒的 DMA 次数最多为 $80\text{MB}/1000\text{B}=80000$, CPU 用于设备 B 输入 / 输出的时间最多为 $80000 \times 500=4 \times 10^7$ 个时钟周期, 占 CPU 总时间的百分比最多为 $4 \times 10^7 / 500\text{M}=8\%$ 。

补充题目3

3、某计算机的CPU主频为100 MHz，CPI为4（即执行每条指令平均需4个时钟周期）。假定某外设的数据传输率为0.1 MB/s。

（1）采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含22条指令，中断服务的其他开销相当于3条指令的执行时间。问在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？

（2）采用DMA方式与主机进行数据传送，每次DMA传送块大小为1000B，且DMA预处理和后处理的总开销为100个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？
（假设DMA与CPU之间没有访存冲突）

补充题目3解-1

(1) 中断服务程序+其他开销所占用的时钟周期数为：

$$4 \times 22 + 4 \times 3 = 100 \text{ 个时钟周期}$$

为了达到外设0.1MB的数据传输率，外设每秒申请的中断次数为： $0.1\text{MB}/4\text{B}=25000$ 次

1秒内用于中断的开销为： $100 \times 25000 = 2.5\text{M}$ 个时钟周期

CPU用于该外设I/O的时间占整个CPU时间的百分比是： $2.5\text{M}/100\text{M}=2.5\%$

补充题目3解-2

(2) 外设的数据传输率为1 MB/s，每次DMA传送块大小为1000B，则每秒内产生的DMA次数为：

$$1\text{MB}/1000\text{B}=1000\text{次}$$

CPU用于DMA处理的总开销为：

$$100 \times 1000 = 100000 = 0.1\text{M个时钟周期}$$

CPU用于该外设I/O的时间占整个CPU时间的百分比是：

$$0.1\text{M}/100\text{M}=0.1\%$$

补充题目4（12单元作业）

4、比较通道、DMA、中断三种基本I/O方式的异同点。

答：通道是通过执行通道指令来实现输入/输出的，由通道负责对外围设备的统一管理，并组织外围设备与内存间的数据传输，大大提高了CPU的效率；

DMA是由DMA控制器在获得总线控制权后，直接在内存与外设之间实现数据传送的，传送速率只受到内存访问时间的限制，适用于高速外设与内存间进行大量的数据传输；

中断是通过CPU在响应中断时，转入中断服务程序，执行输入/输出指令来完成输入/输出的，比较适合随机出现的服务。

补充题目5（12单元作业）

5、I/O的编址方式有几种？各有何特点？

答：I/O的编址方式有两种：统一编址和独立编址。

统一编址，即在主存地址空间划出一定的范围作为I/O地址，这样通过访存指令即可实现对I/O的访问，但是主存容量相应减少了。

独立编址，即I/O和主存的地址是分开的，I/O地址不占主存空间，故这种编址方式不影响主存容量，但访问I/O时必须有专用的I/O指令。

补充题目6（12单元作业）

6、DMA方式的中断请求和程序中断方式中的中断请求有何区别？

答：DMA方式中的中断请求不是为了传送信息（信息是通过主存和I/O间的直接数据通路传送的），只是为了报告CPU一组数据传送结束，有待CPU做一些后处理工作，如测试传送过程中是否出错，决定是否继续使用DMA方式传送等。

程序中断方式的中断请求是为了传送数据，I/O和主机交换信息完全靠CPU响应中断后，转至中断服务程序完成的。

补充题目7（12单元作业）

7、在什么条件和什么时间，CPU可以响应I/O的中断请求？

答：CPU响应I/O中断请求的条件是：允许中断触发器是“1”状态（即开中断）；I/O本身有请求又未被屏蔽；经排队后又被选中。

CPU响应I/O中断请求的时间是每条指令执行阶段的结束时刻。因为此时由CPU发出中断查询信号，才能获取I/O的中断请求信号。

补充题目8（12单元作业）

8、不同种类的外部设备与主机连接时，应考虑哪些主要问题？

答：不同种类的外部设备与主机连接时，主要应考虑速度差别、数据格式、传送主机命令、反映设备工作状态、识别和指示数据传送的地址等。这些问题可通过主机与外设间的接口完成。

The End