

Conceptos básicos sobre FPGAs: (mediados de los años 80 siglo pasado, Xilinx)

• Una FPGA es un dispositivo lógico que contiene una matriz de *celdas lógicas* (*logic cells*) y conmutadores (*switches*) configurables.




• Cada celda lógica (*logic cell*) puede ser configurada para implementar una función lógica sencilla.



• Una función se puede implementar mediante una *memoria* (Xilinx) o mediante un *multiplexor* (Actel).... (ver Sistemas Digitales).

Ejemplo de implementación de un circuito combinacional con una LUT (*look-up table*)


$$f(c,b,a) = \sum_{3} (0,4,5,6,7)$$



c	b	a	\int
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Ejemplo de implementación de una función lógica mediante un multiplexor

$$f(c,b,a) = \sum_{3} (0,3,5,6)$$



- Un circuito dado se puede implementar especificando las funciones a implementar por una serie de celdas lógicas (las necesarias) y configurando los switches para interconectar adecuadamente los circuitos implementados por las celdas lógicas.
- Los *flip-flops* existentes en las celdas lógicas permiten implementar sistemas secuenciales.

Macro celdas

La mayoría de las FPGAs contienen macro celdas o macro bloques, cuya funcionalidad complementa a la funcionalidad de las celdas lógicas. Habitualmente una macro celda contiene:

- _ bloque de memoria
- _ multiplicador
- _ circuitos que permiten 'manejar' la señal de reloj
- _ circuitos de interface I/O
- _ algunas FPGAs contienen uno o más procesadores

Características específicas de la familia Spartan 3 de Xilinx

- Las celdas lógicas contienen una LUT de 4 entradas y 1 flip-flop D
- Las LUT se pueden configurar como memorias SRAM de 16 bits de capacidad o como registros de desplazamiento de 16 bits.
- Un grupo de 2 celdas forma 1 *slice*
- Un grupo de 4 slices forma 1 *bloque lógico configurable* (CLB)
- Contienen 4 tipos de macro bloques:
- _ Multiplicador combinacional: acepta 2 operandos de 18 bits como entradas y calcula su producto
- _ Bloque RAM: es una SRAM 18Kx1 que se puede organizar de varias formas
- _ *Digital clock manager* (DGM): permite reducir el clock skew y controlar la frecuencia y la fase de la señal de reloj
- _ IOB (input output block): controla el flujo de datos entre los pines de la FPGA y el circuito interno.

Conceptos básicos de VHDL

Very High Speed Integrated Circuit (VHSIC) Hardware Description Language

Nota: los ejemplos indicados en estas notas han sido verificados con la versión 13.4 de ISE.

- VHDL es un lenguaje creado para describir el comportamiento de sistemas digitales.
- La primera versión estándar de vhdl se publicó en 1987 (vhdl-87). En 1993 se publicó una actualización denominada vhdl-93 (ha habido revisiones posteriores*).
- VHDL fue el primer lenguaje de descripción de hardware establecido como estándar (IEEE 1076). Una norma adicional, la IEEE 1164, fue publicada con posterioridad.
- Los principales campos de aplicación del lenguaje vhdl son el diseño, la simulación (funcional y temporal) y la implementación de circuitos en CPLDs (complex programmable logic devices), FPGAs (field programmable gate arrays) y ASICs (application specific integrated circuits).
- No todo lo que se puede describir con vhdl es sintetizable (implementable)

- Las instrucciones en vhdl se denominan genéricamente como *código* para diferenciarlas de las instrucciones ejecutadas en computadoras, que se denominan genéricamente como *programa*.
- Los pasos a dar en la implementación de un circuito digital en un CPLD, en una FPGA o en un ASIC, utilizando vhdl, se resumen en lo siguiente:

1º paso: escribir en vhdl el código que describe el comportamiento del circuito

2º paso: compilar (sintetizar) el código escrito en vhdl para generar una netlist (lista de conexiones) a nivel de puerta lógica

3º paso: optimizar el circuito (a nivel de puerta) con el fin de reducir el tiempo de propagación de las señales a través del mismo (*speed*) y/o reducir el número de puertas (bloques lógicos configurables) que requiere su implementación (*area*).

4º paso: simular el funcionamiento del circuito.

5º paso: implementar el circuito diseñado en un CPLD, en una FPGA o bien generar la máscara para un ASIC.


1: Estructura de un código en vhdl

Las principales secciones (partes) que componen un código escrito en vhdl son:

- Declaración de las bibliotecas (*libraries*) utilizadas: se indica el nombre de cada biblioteca (*library*), así como los *paquetes* utilizados de cada biblioteca.
- Entidad (entity): especifica los terminales de entrada y de salida del circuito
- Arquitectura (architecture): contiene el código que describe el comportamiento del circuito.

Bibliotecas (Libraries)

- Una biblioteca no es más que un conjunto de trozos de código que se utilizan habitualmente al describir el comportamiento de circuitos. El situar dichos trozos de código dentro de una biblioteca permite que se puedan utilizar en la descripción de diferentes circuitos.
- En la parte derecha se indica la estructura típica de una biblioteca. El código se suele escribir en forma de *functions*, *procedures* o *components*, los cuales se sitúan dentro de *packages* y se compilan en la biblioteca de destino.



- Para declarar una biblioteca (hacerla visible o utilizable en un diseño) es necesario escribir 2 líneas de código:
- en la 1^a línea se indica el nombre de la biblioteca
- en la 2^a línea se indica el *package* utilizado de la biblioteca

• La sintaxis de la declaración de una biblioteca es la siguiente:

```
library nombre_biblioteca; -- biblioteca utilizada (-- indica comentario)
use nombre_biblioteca.nombre_paquete.package_parts; -- package utilizado de la biblioteca
```

• En la mayoría de los diseños se suelen utilizar las librerías y los paquetes que se indican a continuación:

```
library ieee;
use ieee.std_logic_1164.all; -- paquete de la biblioteca ieee
use ieee.numeric_std.all; -- paquete de la biblioteca ieee
library std;
use std.standard.all; -- paquete de la biblioteca std
library work;
use work.all; -- paquete de la biblioteca work
```

Las bibliotecas (libraries) *std* y *work* son visibles por defecto (<u>no es necesario</u> declararlas). La biblioteca *ieee* sólo es necesario declararla cuando se emplean los packages *std logic* o *std ulogic*

El package *std.logic_*1164 (biblioteca *ieee*, vhdl 2008) contiene, entre otras cosas, la definición de:

- _ operadores lógicos: not, and, or, nand, nor, xor y xnor (y operadores aritméticos para datos de tipo integer)
- _ operadores de comparación (=, /=, <, <=, >, >=)
- _ algunos operadores de desplazamiento.
- 9 niveles o valores lógicos
- _ contiene todos los tipos de datos que se emplean en vhdl

El package std.standard.all (biblioteca *std*) contiene, entre otras cosas, lo siguiente:

- _ varias definiciones de tipos de datos: Bit, Integer, Boolean, Character, etc.
- _operadores lógicos, aritméticos, de comparación, de desplazamiento, de concatenación

La biblioteca *work* es dónde guardamos nuestros diseños (archivos .vhd, los archivos creados por el compilador, por el simulador, etc.)

Nota: se pueden utilizar varios paquetes de una misma biblioteca.

El paquete *ieee.numeric_std.all* tiene definidas, entre otras cosas, operaciones aritméticas con datos de tipo *signed* y *unsigned*.

Entity (Entidad)

- En una entidad se declaran los terminales de entrada y de salida de un circuito así como los tipos de datos que pasan por dichos terminales.
- La sintaxis de la declaración de una entidad es:

```
entity nombre_entidad is

port (nombre terminal : tipo de terminal tipo de dato;
...

nombre terminal : tipo de terminal tipo de dato);
end nombre_entidad;


cumpliéndose que:
```

Nombres

Los nombres (identificadores) que se le pueden utilizar se caracterizan por lo siguiente:

- No tienen longitud máxima.
- Pueden contener caracteres del a 'A' a la 'Z', de la 'a' a la 'z', caracteres numéricos de '0' al '9' y el carácter subrayado '_'.
- En los nombres no se diferencia entre mayúsculas y minúsculas (CONTADOR, contador y ConTadoR son el mismo nombre ≡ identificador)
- Un nombre debe comenzar con un carácter alfabético, no puede terminar con un subrayado, ni puede tener dos subrayados seguidos.
- La revisión del lenguaje Vhdl de 1993 (VHDL93) admite el uso de cualquier carácter en un nombre y diferencia mayúsculas de minúsculas si se encuentran entre dos caracteres '\'.
- No puede utilizarse una palabra reservada como nombre.

Los tipos de terminales son:



- *in*: indica un terminal de entrada. El circuito puede leer el valor presente en un terminal de tipo *in*, pero no puede escribir (poner) un valor en él.
- *out*: indica un terminal de salida. El sistema digital (circuito) puede escribir un valor en dicho terminal, pero no puede leer su valor para utilizarlo internamente.
- buffer: indica un terminal de salida que es realimentado internamente.
- *inout*: indica un terminal que puede actuar como entrada y como salida (es bidireccional). Se utiliza en salidas con tercer estado y cuando se utiliza el valor de una salida para calcular (internamente) el valor de otra salida (que puede ser la misma salida u otra distinta).

Los tipos de datos predefinidos más utilizados en vhdl sintetizable son: *std_logic*, *std_logic vector*, *signed*, *unsigned* e *integer*.

• std_logic:

_ Se utiliza para definir datos de 1 bit, que pueden tomar 4 valores <u>sintetizables</u>:

'1': 1 lógico

'0': 0 lógico

'_': no importa

'Z': tercer estado (alta impedancia ∇) -- la zeta debe estar en mayúsculas

Nota: Los valores U y W no se sintetizan, el valor L se sintetiza como un 0 lógico, el valor H se sintetiza como un 1 lógico y el valor X se sintetiza como un valor '.'

_ El tipo *std_logic* está definido en el paquete *ieee.std_logic_*1164.*all*;

Los datos asociados a los terminales individuales (de entrada y de salida) declarados en una *entidad* se deben definir siempre de tipo *std_logic* (es un estándar industrial).

• std logic vector:

_ Se utiliza para definir el tipo de dato que se envía por un *bus*. Cada hilo del *bus* puede tomar 4 valores <u>sintetizables</u> distintos:

'1': 1 lógico

'0': 0 lógico

'_': no importa

'Z': tercer estado (alta impedancia ∇) -- la zeta debe estar en mayúsculas

_ El tipo *std_logic_vector* está definido en el paquete *ieee.std_logic_*1164.*all*;

_ El tipo de dato asociado a un *bus* (de entrada o de salida) declarado en una *entidad* se debe definir siempre de tipo *std_logic_vector* (es un estándar industrial).

Ejemplo: signal
$$aux$$
: std_logic_vector (3 downto 0) := "1100";
-- $aux(3) = 1$ y $aux(0) = 0$

Ejemplos de asignación de un valor a los terminales de un bus:

signal aux: std_logic_vector (7 downto 0) := "01101100"; -- se define una señal de 8 bits valor inicial (es opcional) $aux \le$ "11011001"; -- se le asigna un valor indicado en binario a todos los bits.

 $aux \le x$ "B5"; -- se le asigna un valor indicado en hexadecimal a todos los bits.

 $aux(5) \le$ '1'; -- se le asigna un valor binario a uno de los bits (el bit 5 del bus aux)

aux(7 downto 4) <= "1101"; -- se le asigna un valor a un grupo de bits del bus

$$aux \le (0 = '1', 1 = x \text{ or } y, \text{ others} = 'Z');$$

Nota:

La asignación de un valor a un 1 bit se indica entre comillas simples.

La asignación de un valor a un conjunto de bits (array, vector) se indica entre comillas dobles.

• signed:

_ Se utiliza para representar cantidades enteras con signo, con las que se van a realizar operaciones *aritméticas* estándar.

_ Está definido en el paquete use ieee.numeric_std.all.

_ Se define de la misma forma que un *std_logic_vector* (ver un ejemplo más abajo)

_ El valor que representa un dato de tipo *signed* está codificado en el código ca2 y, por lo tanto, el rango de valores que puede tomar un dato de tipo *signed* va desde -2^{n-1} a $+2^{n-1}-1$, siendo n el numero de bits que se defina para representar las cantidades.

```
Ejemplo: signal x, y, z : signed (3 downto 0); -- n = 4 bits (rango -8 \div +7)

x <= "1010"; -- x guarda el valor -6

y <= "0111"; -- y guarda el valor +7

z <= y + x; -- suma aritmética (no se puede utilizar or en vez de +)
```

• unsigned:

- _ Se utiliza para representar cantidades enteras sin signo, con las que se van a realizar operaciones *aritméticas* estándar.
- _ Este tipo de dato está definido en el paquete *use ieee.numeric_std.all*.
- _ Se define de la misma forma que un *std_logic_vector*. (*ver ejemplo más abajo*)
- _ Su valor está codificado en binario natural y, por lo tanto, el rango de valores que puede tomar va desde 0 hasta $2^n 1$, siendo n el numero de bits que se defina para representar las cantidades.

```
Ejemplo: signal x, y, z: unsigned (7 downto 0); -- n = 8 bits (rango\ 0 \div 255)
x <= "00101101"; -- x \text{ guarda el valor } 45
y <= "00000011"; -- y \text{ guarda el valor } 3
z <= y * x; -- \text{ producto aritmético } (\neq \text{ producto lógico} \equiv and) \quad (z = 10000111)
\longrightarrow \text{no se puede utilizar } and \text{ en vez de * ya que el tipo de dato}
es aritmético, no lógico
```

• integer:

_ Se utiliza para guardar valores enteros, con o sin signo, representables con hasta 32 dígitos binarios (-2,147,483,648 to +2,147,483,647). El rango de valores que puede tomar un dato *integer* se indica como: *range <lower limit>* to *<upper limit>*;

_ Si no se especifica el rango de valores, el compilador asume que es el correspondiente a 32 bits

_ Se suele utilizar como valor del *índice* en *bucles*, como valor de *constantes* o como un valor *genérico*.

```
Ejemplo: signal a: integer range 0 to 255; -- no se puede poner de 255 to 0 a \le 134; a \le B"001011111"; -- representación en binario de 47 a \le x"2F"; -- representación en hexadecimal de 47
```

Definición de un tipo de dato *enumerated*: en la descripción de sistemas secuenciales se acostumbra a utilizar un tipo de dato denominado *enumerated*, el cual hay que definir en la parte declarativa de la arquitectura. Su sintaxis es la siguiente:

```
type nombre_tipo_dato is (lita de nombres, separados por comas, que se codifican en en binario con valores consecutivos según el orden en el que se han escrito);
```

Ejemplo:

```
type estado is (encendida, apagada, fundida); -- declaración de un tipo de dato -- enumerated denominado estado.
```

signal bombilla : estado; -- declaración de una señal denominada bombilla de tipo estado

- -- Dado que para codificar 3 valores sólo se necesitan 2 bits, el estado:
- -- encendida se codifica con el valor 00
- -- apagada se codifica con el valor 01
- -- fundida se codifica con el valor 10

Ejemplo de definición de un tipo de dato bidimensional para implementar una memoria:

```
-- declaración del tipo:
type memoria is array (1023 downto 0) of std_logic_vector (7 downto 0);
-- declaración de una señal denominada mi_memoria de tipo memoria:
signal mi_memoria : memoria;
-- uso de la señal mi_memoria:
mi_memoria (0) <= "11100111";</li>
```

Conversiones de tipos de datos

Para realizar operaciones *aritméticas* <u>estándar</u> (en las *arquitecturas*) se suelen utilizar tipos de datos *signed* y *unsigned*, mientras que los terminales de los puertos (en las *entidades*) se definen <u>siempre</u> de tipo *std_logic* y/o *std_logic_vector*. Esto hace que sea <u>necesario</u> realizar conversiones entre estos tipos de datos.

Nota: existen bibliotecas/paquetes *no-estándar* que permiten realizar directamente operaciones aritméticas con datos de tipo *std_logic* y *std_logic_vector*. Ahora bien, si se quiere crear código vhdl *portable*, <u>no se deberían utilizar</u> los siguientes paquetes:

```
use ieee.std_logic_signed.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
```

Las conversiones que se suelen realizar habitualmente son entre:

```
_ un tipo std_logic_vector y un tipo unsigned
_ un tipo std_logic_vector y un tipo signed
_ un tipo std_logic_vector y un tipo integer
_ un tipo signed y un tipo integer
_ un tipo unsigned y un tipo integer
```

Nota: las conversiones deben realizarse entre datos del mismo tamaño

```
Ejemplos de conversión entre tipos de datos (del mismo tamaño):
signal my slv: std logic vector (7 downto 0); -- vector de 8 bits
signal my uns: unsigned (7 downto 0); -- use ieee.numeric std.all
signal my_sig: signed (7 downto 0); -- use ieee.numeric std.all
signal my int: integer range 0 to 255; -- es un array de 8 elementos
my slv <= std_logic_vector (my_uns); -- conversión de unsigned a std_logic_vector
my slv <= std logic vector (my sig); -- conversión de signed a std logic vector
my uns <= unsigned (my slv); -- conversión de std logic vector a unsigned
my sig <= signed (my_slv); -- conversión de std logic vector a signed
my sig <= to_signed (my_int, my sig'length); -- conversión de integer a signed
Nota: my sig'length proporciona el número de elementos (bits) del vector my sig
```

```
my_int <= to_integer (my_sig); -- conversión de signed a integer
my_uns <= to_unsigned (my_int, my_unsig'length); -- conversión de integer a unsigned
my_int <= to_integer (my_unsig); -- conversión de unsigned a integer
my_int <= to_integer (to_signed (my_slv)); -- para realizar una conversión de datos entre
los tipos integer y std_logic_vector hay que realizar una conversión previa a signed o
bien a unsigned. En este caso se realiza la conversión de std_logic_vector a signed y a</pre>
```

my_int <= to_integer (to_unsigned (my_slv));-- conversión de std_logic_vector a unsigned y a continuación se realiza la conversión de unsigned a integer.

continuación se realiza la conversión de signed a integer (La función to_integer() está


my_slv <= std_logic_vector (to_unsigned (my_int, my_slv'length));
my_slv <= std_logic_vector (to_signed (my_int, my_slv'length));</pre>

definida en el paquete use ieee.numeric std.all

Resumen:

$$\begin{array}{c} std_logic_vector\\ my_slv \end{array} \longrightarrow \begin{array}{c} my_slv <= std_logic_vector \ (my_uns)\\ my_uns <= unsigned \ (my_slv) \\ \hline \\ std_logic_vector\\ my_slv \end{array} \longrightarrow \begin{array}{c} my_slv <= std_logic_vector \ (my_sig)\\ my_sig <= signed \ (my_slv) \\ \hline \\ my_slv <= std_logic_vector \ (to_unsigned \ (my_int, my_slv'length));\\ my_slv <= std_logic_vector \ (to_unsigned \ (my_int, my_slv'length));\\ my_int <= to_integer \ (signed \ (my_slv));\\ my_int <= to_integer \ (unsigned \ (my_slv));\\ my_int <= to_integer \ (unsigned \ (my_int, my_sig'length)\\ my_int <= to_integer \ (my_int, my_sig'length)\\ my_int <= to_integer \ (my_int, my_uns'length)\\ my_int <= to_integer \ (my_int, my_uns'length)\\ my_int <= to_integer \ (my_int, my_uns'length)\\ my_int <= to_integer \ (my_uns) \\ \hline \end{array}$$


Ejemplo de declaración de una entidad correspondiente al circuito de la derecha



Ejemplo de declaración de una entidad correspondiente a un óctuple multiplexor de

2 canales como el indicado en la parte derecha:

```
entity ocho_mux is
  port(a,b: in std_logic_vector (7 downto 0);
     sel: in std_logic;
     c: out std_logic_vector (7 downto 0));
end ocho_mux;
```



Architectures (arquitecturas):

- Una arquitectura define el comportamiento del circuito cuyos terminales se indican en la *entidad* a la que pertenece.
- La sintaxis de una arquitectura es la siguiente:

```
architecture nombre_arquitectura of nombre_entidad is
[declarations] -- es opcional (parte declarativa)

begin

(code) -- aquí se define el comportamiento del circuito.

end nombre_arquitectura;
```

- En la parte de las declaraciones (opcional) se declaran (entre otras) señales y constantes.
- Los nombres de las arquitecturas cumplen las mismas reglas que los nombres de las entidades (incluido el mismo nombre de la entidad).
- Si se definen varias arquitecturas de una entidad, hay que tener en cuenta que sólo se puede sintetizar una arquitectura

Ejemplo: a continuación se describe el comportamiento del circuito indicado en la parte derecha (la solución propuesta no es única... nunca lo es)

```
library ieee;
                                                             circuito_1
use ieee.std_logic_1164.all;
entity circuito 1 is
 port (a,b,clk: in std logic;
           q: out std logic);
end circuito 1;
architecture circuito 1 of circuito 1 is
 signal d : std logic; -- se define una señal local a la arquitectura
begin
 d <= a and b; -- se ejecuta concurrentemente (constantemente)
 process (clk) -- su contenido se ejecuta cada vez que cambia el valor de la señal clk
 begin
   if (rising edge(clk)) then -- si\ clk describe un flanco de subida, entonces
     end if:
                       por q <= a and b; con lo que no
 end process;
                       sería necesario utilizar la señal d
end circuito_1;
```

Señales, variables, constantes y valores genéricos (Signals, variables, constants and generics)

- Para guardar datos cuyo valor puede cambiar durante el funcionamiento del circuito se pueden utilizar señales (*signals*) y variables (*variables*) (≡ valores no estáticos).
- Para guardar datos cuyo valor no puede cambiar durante el funcionamiento del circuito se pueden utilizar *constantes* (*constants*) y valores *genéricos* (*generics*) ≡ valores estáticos.
- Las *señales* y las *constantes* se pueden utilizar tanto en código concurrente como en código secuencial.
- Las señales se pueden declarar en una entity, en una architecture y en un package.
- Las *variables* <u>sólo</u> se pueden declarar y utilizar en un código secuencial (≡ sólo se pueden utilizar dentro de *processes*, *functions* y *procedures*) y son *locales* a dicho código.

Señales (Signals)

- Las *señales* se utilizan para representar (guardar) el valor de las entradas y de las salidas de un circuito. También se pueden utilizar para guardar el valor de conexiones internas (entre bloques dentro de un circuito).
- Los terminales de un puerto (port) son señales por defecto y son globales.
- Las señales declaradas en la parte declarativa de una *arquitectura* (entre las palabras clave *architecture* y *begin*) también son visibles en toda la arquitectura.
- · La sintaxis de la declaración de una señal es:

```
signal nombre: tipo [rango] [:= valor inicial]; -- lo indicado entre corchetes es opcional

Ejemplos:

signal control: std_logic := '0';

signal valor: integer range 0 to 99; -- dato de 7 bits

signal alfa: std_logic_vector (7 downto 0) := "11010101"; -- dato de 8 bits
```

• El operador para asignar un valor a una *señal* es: <= *Ejemplo*: aux <= '1'; -- se le asigna el valor '1' a la señal *aux*

• Cuando se utiliza una *señal* en código concurrente, la actualización de su valor se produce en el momento en el que se ejecuta la instrucción que le asigna un nuevo valor. Sin embargo, cuando se utiliza una *señal* en una sección de código que se ejecuta secuencialmente (por ejemplo, en un *process*), la actualización de su valor no se realiza hasta que finalice la ejecución de dicho código secuencial. En la práctica esto hace que sólo se permita modificar 1 vez el valor de una *señal* dentro de un código secuencial.

Nota: en el caso de que una *señal* deba cambiar de valor dos o más veces durante la ejecución de un código secuencial (por ejemplo, en un *process*) lo que debe hacerse es utilizar una *variable* en vez de una *señal*.

- Los valores iniciales de las *señales* (y de las variables) no son sintetizables. Sólo tienen utilidad en simulación.
- Atributos de las señales:

```
clk'event devuelve true cuando clk cambia de valor
```

aux stable devuelve true si aux no ha cambiado de valor

alfa'length devuelve el número de bits del vector alfa

Ejemplos:

if (clk'event and clk = '1') then -- si *clk* describe un flanco de subida entonces if (clk'event and clk = '0') then -- si *clk* describe un flanco de bajada entonces if (not clk'stable and clk = '1') then -- si *clk* describe un flanco de subida entonces

Variables

- Una variable representa información local al código en el que se ha declarado
- Las *variables* <u>sólo</u> se pueden utilizar en código secuencial (≡ sólo se pueden utilizar dentro de *processes*, *functions* y *procedures*).
- Las *variables* se declaran en la parte declarativa (antes de *begin*) de un *process*, de una *function* o de un *procedure*.
- La sintaxis de la declaración de una *variable* es la siguiente:

```
variable nombre : tipo [rango] [:= valor inicial]; -- lo que está entre corchetes es opcional Ejemplos:
```

```
variable aux1 : std_logic := '0'; -- se le asigna un 0 como valor inicial
variable aux2 : integer range 0 to 15;
variable aux3 : std_logic_vector (7 downto 0) := "11010101";
```

• El valor inicial de una variable no es sintetizable. Sólo tiene utilidad en simulación.

• El valor de una *variable* se actualiza tan pronto como se 'ejecuta' la instrucción en la que se le asigna un nuevo valor. De modo que su nuevo valor se puede utilizar en la siguiente línea de código (secuencial).

Recordatorio: el valor de una *señal* definida en un código secuencial no se actualiza en el momento en el que se ejecuta la instrucción que le asigna un nuevo valor. En la práctica, sólo se puede considerar que se ha actualizado su valor una vez que haya finalizado la ejecución del código secuencial.

• El operador para asignarle un valor a una variable es :=

Ejemplo: beta := "00001111"; -- a la variable beta se le asigna el valor 15_{10}

• El valor de una *variable* no se puede sacar directamente fuera de un código secuencial. En caso necesario, debe asignarse su valor a una *señal*. La asignación del valor de una *variable* a una *señal* debe realizarse justo antes de la instrucción *end process;*. El operador para asignar el valor de una *variable* a una *señal* es <=

Ejemplo: alfa <= beta; -- se asigna el valor de la *variable* beta a la *señal* alfa

• El valor que tenga una *variable* al finalizar la ejecución del proceso en el que esté definida se conservará hasta la siguiente ejecución de dicho proceso.

Constantes (constants)

- Se utilizan para guardar valores que no cambian durante el funcionamiento del circuito (= ejecución del código). En la práctica se suelen utilizar para guardar valores de constantes, valores por defecto, etc.
- Una constante se puede declarar en un *paquete*, en una *entidad* o en una *arquitectura*. Si se declara en una *entidad* es global a todas las *arquitecturas* de dicha *entidad*. Si se declara en la parte declarativa de una *arquitectura*, sólo es conocida por el código de dicha *arquitectura*.
- La sintaxis de la declaración de una constante es la siguiente:

constant nombre : tipo := valor;

Ejemplos:

Valores genéricos (generics)

- Se utilizan para guardar valores que no cambian durante el funcionamiento del circuito (\equiv ejecución del código). Se diferencian de las *constantes* en que se puede modificar su valor externamente (*en la llamada a un componente o en la especificación de una configuración*). Su propósito es conferir más flexibilidad al código.
- Se pueden declarar en *entidades* y en *componentes*, antes de declarar el correspondiente puerto. El valor guardado por un *generic* declarado en una *entidad* puede ser leído en la propia *entidad* y en la *arquitectura* asociada a dicha *entidad*. En general, un valor genérico se puede tratar en una arquitectura como si fuese una constante.

 Nota: la mayoría de los sintetizadores

• Su sintaxis es la siguiente:

```
generic (nombre: tipo de dato: valor por defecto);
```

```
Ejemplos: generic (n: integer := 8); \longrightarrow siempre que en la entidad o en la arquitectura aparezca n se sustituirá por el valor 8 generic (delay: time := 10 ns);
```

sólo soportan generics de tipo integer

```
entity sumador_n_bits is
  generic(N : integer := 8);

port(a, b : in std_logic_vector(N-1 downto 0);
     ci : in std_logic;
     s : out std_logic_vector(N-1 downto 0);
     co : out std_logic;);
end sumador_n_bits;
```

Instrucciones (sentencias)

En vhdl las instrucciones se ejecutan de dos formas: *concurrentemente* y *secuencialmente*. Hay instrucciones que sólo se pueden ejecutar concurrentemente y hay instrucciones que sólo se pueden ejecutar secuencialmente.

- Las instrucciones que se ejecutan *concurrentemente* se caracterizan porque <u>todas</u> se ejecutan al mismo tiempo (completamente en paralelo, a la vez), con independencia del orden en el que estén escritas en el código.
- Las instrucciones que se ejecutan *secuencialmente* se caracterizan porque se ejecutan una después de otra, en el orden en el que están escritas en el código. Estas instrucciones se comportan como las instrucciones de un lenguaje de programación.

Importante: $c\'odigo\ secuencial\ \neq\ sistema\ (l\'ogica)\ secuencial$

Nota: el código concurrente también se denomina dataflow code

Código concurrente

Los componentes que forman un circuito funcionan constantemente. Esto hace que, en general, las instrucciones que establecen su comportamiento deban ejecutarse constantemente, al mismo tiempo (concurrentemente).

Por otra parte, si las instrucciones que describen el comportamiento de un circuito se ejecutan siempre simultáneamente se puede obtener un comportamiento incorrecto. Ya que, por ejemplo, si el comportamiento del circuito indicado en la parte derecha se describe mediante la instrucción:

$$a - 1D - q$$

$$q \le a;$$

$$clk - C1$$

se obtiene un comportamiento incorrecto debido a que la salida q sólo debe actualizar su valor con el valor que tenga la entrada a cuando la señal clk describa un flanco de subida. Este problema se resuelve en vhdl utilizando código que se ejecuta secuencialmente \equiv código secuencial.

En general, utilizando código concurrente sólo se pueden describir circuitos combinacionales. Para describir circuitos secuenciales debe utilizarse código secuencial (Nota: utilizando código secuencial se pueden describir tanto circuitos secuenciales como circuitos combinacionales).

En vhdl, sólo el código perteneciente a *procesos*, *funciones* y *procedimientos* se ejecuta secuencialmente. El resto del código se ejecuta en paralelo (al mismo tiempo, concurrentemente).

Nota: aunque el contenido de un *process*, de una *function* y de un *procedure* se ejecuta secuencialmente, dichos bloques se ejecutan concurrentemente con el código escrito fuera de ellos.

Para escribir *código concurrente* fuera de *procesos*, de *funciones* y de *procedimientos* se puede utilizar:

- *a*) *Operadores*:
 - · de asignación
 - · lógicos
 - · aritméticos
 - · de *comparación*
 - · de desplazamiento
 - · de concatenación
- b) When ... else
- c) With ... select ... when

a) Instrucciones que utilizan *operadores*

En vhdl hay 6 tipos de operadores predefinidos y que se describen a continuación:

Nota: aunque se puede describir cualquier circuito combinacional utilizando únicamente operadores, los circuitos 'complicados' se suelen describir más fácilmente utilizando código secuencial.

- Operadores de asignación: se utilizan para asignar valores a señales (*signals*), a variables (*variables*) y a constantes (*constants*)
- se utiliza para asignar un valor a una señal.
- := se utiliza para asignar un valor a una *variable*, a una *constant* o a un *generic*, o para asignar un *valor inicial* (en este caso también a una *signal*)
- => se utiliza para asignar valores a elementos individuales de un vector o con others

Ejemplos:

```
signal x: std_logic := '0'; se le asigna el valor inicial 0 a la señal x variable z: std_logic_vector (3 downto 0) := "1101"; x <= '1'; -- se asigna el valor 1 a la señal x valor inicial de la variable z z := "0101" -- se asigna el valor 0101 a la variable z alfa <= beta; -- se asigna el valor de la variable beta a la señal alfa
```

- Operadores lógicos:
- _ Se utilizan para realizar operaciones lógicas.
- Los operadores lógicos son: *not*, *and*, *or*, *nand*, *nor*, *xor* y *xnor*. (Nota: el operador *not* tiene prioridad sobre los demás operadores lógicos)
- Los datos deben ser de tipo std_logic o std_logic_vector.

Ejemplo:

 $x \le \text{not } a \text{ and } b$; -- primero se calcula el negado de a y después se realiza la operación and

- Operadores aritméticos:
- _ Se utilizan para realizar operaciones aritméticas.
- _ Los datos deben ser de tipo integer, signed, unsigned. *
- _ Los operadores aritméticos son:
- + suma
- resta (si actúa sobre 1 operando indica signo negativo, si relaciona a 2 operandos indica resta)
- * multiplicación
- / división (sólo se permiten las divisiones por potencias enteras de 2)
- ** potenciación [ejemplo: port (a : in integer range 0 to $2^{**}8;...$);] $(2^{**}8 \equiv 2^8 = 256)$

mod

rem

abs valor absoluto

Notas relativas al uso de los operadores aritméticos:

• No utilices los paquetes:

```
ieee.std_logic.arith.all (no estándar - Synposys)ieee.std_logic.unsigned.all (no estándar - Synposys)ieee.std_logic.signed.all (no estándar - Synposys)
```

- Siempre que haya que realizar operaciones aritméticas el paquete (estándar) que hay que utilizar es el *ieee.numeric_std.all*
- El paquete *ieee.numeric_std.all* no tiene definidas operaciones matemáticas para los tipos *std_logic* y *std_logic_vector*, pero si las tiene definidas para los tipos *signed*, *unsigned* e *integer*. Por lo que las señales y las variables deben definirse de tipo *signed*, *unsigned* o *integer* y una vez obtenidos los resultados realizar su conversión al tipo *std_logic_vector*.
- El paquete *ieee.std_logic_*1164.*all* permite realizar operaciones aritméticas con datos de tipo *integer*, pero no con datos de tipo *signed* o *unsigned*.

- Operadores de comparación:
- _ Se utilizan para comparar cantidades.
- _ Los datos deben ser de tipo integer, signed, unsigned.
- _ Los operadores son:
 - = igual
 - /= distinto
 - < menor
 - > mayor
 - <= menor o igual
 - >= mayor o igual

Operadores de desplazamiento:

```
_ Se utilizan para desplazar dígitos binarios (no los rota).
_ Se pueden desplazar datos de tipo signed y unsigned con las siguientes funciones:
shift_right (vector, n) -- el valor de vector se desplaza n posiciones hacia la derecha
shift left (vector, n) -- el valor de vector se desplaza n posiciones hacia la izquierda
Ejemplo:
signal a : unsigned (3 downto 0); -- a es un vector de 4 bits
signal b : unsigned (3 downto 0);
a <= "1011";
b \le \text{shift left}(a,2); --b = "1100" (se ha desplazado a 2 posiciones hacia la izquierda)
```

 $b \le \text{shift right}(a,1)$; -- b = "0101" (se ha desplazado a 1 posición hacia la derecha)

· Operador de concatenación: & (se utiliza con datos de tipo *signed*, *unsigned*, std_logic y std_logic_vector)

Ejemplo:

```
signal a, b: std_logic_vector (3 downto 0);

signal c: std_logic_vector (7 downto 0);

a \le \text{"1111"};

b \le \text{"0000"};

c \le a \& b; -- c = \text{"11110000"}
```

Ejemplo 0 de código concurrente utilizando operadores lógicos: descripción

```
de un multiplexor de 4 canales (I)
library ieee;
use ieee.std_logic_1164.all;
entity mux 4 is
 port(s0,s1,a,b,c,d : in std logic;
       f: out std_logic);
                                             f(d,c,b,a,s_1,s_0) = a\overline{s_1}\overline{s_0} + b\overline{s_1}s_0 + cs_1\overline{s_0} + ds_1s_0
end mux 4
architecture mux 4 function of mux 4 is
begin
    f \le (a \text{ and not } s1 \text{ and not } s0) \text{ or } -- \text{ la operación } not \text{ es prioritaria}
           (b and not s1 and s0) or
           (c and s1 and not s0) or
           (d and s1 and s0);
end mux_4_function;
```

b) When ... else: esta estructura permite la asignación condicional de valores a señales. Se utiliza para describir condiciones en las que intervienen varias señales. Su sintaxis es la siguiente:

```
señal <= valor_1 when condición_1 else</td>
a señal se le asigna el valor

valor_2 when condición_2 else
valor_1 cuando se cumpla la condición condición_1

...
valor_n;

Nota: se empieza evaluando la condición condición condición condición condición condición condición condición 2 y así sucesivamente.
```

Nota: la estructura when...else es parecida a la instrucción secuencial if ... then ... else

Ejemplo 1 de código concurrente utilizando la estructura when ... else: descripción de un multiplexor de 4 canales (II)


```
library ieee;
use ieee.std_logic_1164.all;
entity mux_4 is
      port(sel : in std_logic_vector (1 downto 0);
           a,b,c,d: in std logic;
          f: out std_logic);
end mux_4;
                                                                    sel(0)
                                                           sel(1)
architecture mux_4 of mux_4 is
begin
 f \le a when sel = "00" else
        b when sel = "01" else
                                                                             d
       c when sel = "10" else
       d;
end mux_4;
```

Ejemplo 3 de código concurrente utilizando la instrucción when ... else: descripción de un cuádruple buffer

```
enable __
library ieee;
use ieee.std_logic_1164.all;
entity buffer_4 is
                                                          aux (0)
      port(enable : in std logic;
                                                          aux (1)
           aux : in std_logic_vector (3 downto 0);
           f: out std_logic_vector (3 downto 0));
                                                                               f(2)
                                                          aux (2)
end buffer_4;
                                                          aux (3)
                                                                               -f(3)
architecture buffer_4 of buffer_4 is
begin
 f <= aux when enable = '0' else
        "ZZZZ"; -- hay que poner las zetas en mayúsculas (tercer estado)
end buffer 4;
```

Ejemplo 5 de código concurrente utilizando la instrucción when ... else: descripción de un codificador de 4 a 2 de alta prioridad


```
library ieee;
use ieee.std_logic_1164.all;
entity encoder 4 2 is
     port(a: in std logic vector (3 downto 1);
          q: out std_logic_vector(1 downto 0));
end encoder_4_2;
architecture encoder_4_2 of encoder_4_2 is
begin
 q \le "11" when a(3) = '1' else
        "10" when a (2) = 1 else
        "01" when a(1) = 1 else
        "00":
end encoder_4_2;
```



a(3)	a(2)	a(1)	q(1)	q(0)
0	0	0	0	0
0	0	1)	0	1
0	1	0	1	0
0	1	1	1	0
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1


Ejemplo 6 de código concurrente utilizando la instrucción when ... else: descripción de un comparador de magnitud de 4 bits.

```
library ieee;
use ieee.std logic 1164.all;
entity Comparador 4 bits is
  Port (A, B: in std_logic_vector (3 downto 0);
        S: out std_logic_vector (2 downto 0));
end Comparador 4 bits;
architecture Behavioral of Comparador 4 bits is
begin
S \le "001" when A < B else // P < Q
     "010" when A = B else //P = Q
     "100"; //P > Q
end Behavioral;
```



Ejemplo 7 de código concurrente utilizando la instrucción when ... else: otra forma de describir de un comparador de magnitud de 4 bits.

```
library ieee;
use ieee.std_logic_1164.all;
entity Comparador 4 bits is
  Port (A, B : in std_logic_vector (3 downto 0);
         S : out std_logic_vector (2 downto 0));
end Comparador 4 bits;
architecture Behavioral of Comparador_4_bits is
begin
 S(0) \le 1' \text{ when A} \le B \text{ else '0'};
 S(1) \le '1' \text{ when A} = B \text{ else '0'};
 S(2) \le 1' \text{ when } A > B \text{ else '0'};
end Behavioral;
```



c) With ... select ... when: esta instrucción se utiliza para seleccionar el valor asignado a una señal dependiendo del valor que tiene otra señal. Su sintaxis tiene los siguientes formatos:

```
formato 1: a control se le asigna el valor alfa cuando aux toma el valor \lambda 1. with aux select control <= alfa when \lambda 1, -- se usa una coma beta when \lambda 2, ... omega when others;
```

Nota: hay que indicar un valor de control para todos los valores de aux. El último caso / valor se indica poniendo *when others*.

Nota: esta estructura es parecida a la instrucción secuencial case


```
formato 2:

a control se le asigna el valor alfa cuando aux o bien toma el valor \lambda 1 o bien toma el valor \lambda 2 o bien toma el valor \lambda 3 with aux select control \langle - alfa when \lambda 1 \mid \lambda 2 \mid \lambda 3, beta when \beta 1 \mid \beta 2 \mid \beta 3 \mid \beta 4, ... omega when others; -- ISE design suite no admite: omega when \lambda n
```

Nota: hay que indicar el valor a tomar por control para todos los valores de aux.


Ejemplo 1 de código concurrente utilizando la instrucción *with ... select ... when*: descripción de un multiplexor de 4 canales (IV)

```
library ieee;
use ieee.std_logic_1164.all;
entity mux 4 is
      port(sel : in std_logic_vector (1 downto 0);
          a,b,c,d: in std logic;
          f: out std_logic);
end mux 4;
architecture mux_4 of mux_4 is
begin
 with sel select
 f \le a when "00", -- se utiliza una coma
       b when "01",
       c when "10",
       d when others;
end mux_4;
```



<i>sel</i> (1)	sel(0)	\int
0	0	a
0	1	b
1	0	c
1	1	d

Ejemplo 3 de código concurrente utilizando la instrucción with ... select ... when: descripción de una ALU definida de la siguiente manera:



Nota: los resultados de las operaciones aritméticas están codificados en el código ca2

aritméticas sel(3) = 1 $f \le a xor b$ 1110 1111 $f \le a x n o r b$ 69

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all; -- para poder utilizar datos de tipo signed (cca2)
entity alu is
  port (a, b : in std logic vector (7 downto 0);
         sel: in std logic vector (3 downto 0);
         ci: in std logic;
          f: out std logic vector (7 downto 0));
end alu;
architecture behavioral of alu is
signal a_sig, b_sig, aux_a_sig: signed (7 downto 0); -- para las op. aritméticas
signal aux 1: std logic vector (7 downto 0);
signal ci in : integer range 0 to 1; -- en las op. aritméticas los datos deben ser de
begin
                                    -- tipo integer, signed o unsigned.
a sig <= signed (a); -- conversión de tipo std_logic_vector a signed (cca2)
b sig \le signed(b);
ci in \leq 1 when ci = '1' else 0;
```

```
with sel (2 downto 0) select -- cálculo salida unidad aritmética
                                                                                  Operaciones
                                                                          sel
   aux_a sig \le a sig when "000",
                                                                                    f \le a
                                                                         0000
                   a sig + 1 when "001",
                   a sig - 1 when "010",
                                                                                  f \le a + 1
                                                                         0001
                   b sig when "011",
                                                                         0010
                                                                                  f \le a - 1
                   b sig + 1 when "100",
                                                                                    f \le b
                                                                         0011
                   b sig - 1 when "101",
                                                                         0100
                                                                                  f \le b + 1
                   a_{sig} + b_{sig} when "110",
                                                                         0101
                                                                                  f \le b - 1
                   a sig + b sig + ci in when others;
                                                                                  f \le a + b
                                                                         0110
with sel (2 downto 0) select -- cálculo salida unidad lógica
                                                                                f \le a + b + cin
                                                                         0111
  aux 1 \le \text{not a when "000"},
                                                                         1000
                                                                                  f \le not a
            not b when "001",
                                                                                  f <= not a
                                                                         1001
            a and b when "010",
                                                                                 f <= a and b
                                                                         1010
            a or b when "011",
                                                                         1011
                                                                                  f \le a \text{ or } b
            a nand b when "100",
                                                                                f \le a nand b
                                                                         1100
            a nor b when "101",
                                                                         1101
                                                                                 f <= a nor b
            a xor b when "110",
                                                                                 f \le a xor b
                                                                         1110
            a xnor b when others;
                                                                                 f \le a x n o r b
                                                                         1111
```

with sel(3) select -- selección salida unidad aritmética o lógica

end behavioral;

f <= std logic vector (aux a sig) when '0', -- conversión de tipo signed a std_logic_vector aux 1 when others;

71

Código secuencial (sequential code \equiv behavioral code)

- En vhdl, las únicas instrucciones que se ejecutan secuencialmente (que no se ejecutan simultáneamente) corresponden al contenido de los *procesos*, de las *funciones* y de los *procedimientos*.
- Utilizando *código secuencial* se pueden describir tanto *circuitos secuenciales* como *circuitos combinacionales*.
- Las *variables* sólo se pueden utilizar en código secuencial. Es decir, <u>sólo</u> se pueden utilizar dentro de *processes*, *functions* y *procedures*. Esto hace que las *variables* no puedan ser globales y que, por lo tanto, no se pueda sacar directamente su valor fuera de una de estas estructuras.
- Las estructuras cuyo contenido se ejecuta secuencialmente (en el orden en el que se ha escrito) son: *If*, *Wait*, *Case* y *Loop*.

Processes (Procesos)


- Un *proceso* es una estructura en vhdl que describe el comportamiento de un circuito, cuyo contenido se ejecuta *secuencialmente*.
- Un *proceso* puede estar formado por una lista de sensibilidad (*sensitivity list*) y por un conjunto de instrucciones entre las que figura al menos un *if*, un *case* o un *loop*. El contenido de un *process* se ejecuta cada vez que cambia de valor alguna de las señales indicadas en su *lista de sensibilidad*.
- Un *proceso* también puede estar formado por un conjunto de instrucciones entre las que figura al menos un *wait* (en este caso no hay lista de sensibilidad). El contenido del *proceso* se comienza a ejecutar inmediatamente y no se detiene hasta llegar a un *wait*. Hasta que se cumpla la condición relativa a dicho *wait* no se continúa con la ejecución de las instrucciones posteriores a dicho *wait*.
- El contenido de un *proceso* se ejecuta una vez durante la inicialización y posteriormente cada vez que se produce un cambio en el valor de alguna de las señales indicadas en su *lista de sensibilidad* o bien cuando se cumpla la condición relativa a un *wait*.

• La sintaxis de un *process* es la siguiente:

```
process (lista de sensibilidad)
  (declaración de variables) (opcional) -- parte declarativa
begin
  (código que se ejecuta secuencialmente)
end process;
```

• Una arquitectura puede tener varios *procesos*, los cuales se ejecutan en paralelo (concurrentemente) con el resto del código que haya en la arquitectura.

Esto permite descomponer, por ejemplo, un circuito combinacional en varias partes más sencillas, de modo que cada parte se describe mediante un proceso distinto. Así, por ejemplo, en el circuito de la derecha se puede utilizar un proceso para definir el circuito 1 [process (a, b)] y otro proceso distinto para definir el circuito 2 [process (c, aux)].



- En el cuerpo de un *process* puede haber:
- a) Variables y/o señales
- *b*) *if* ... *then* ... *else*
- c) wait
- d) case
- e) loop

a) Variables:

_ Sólo pueden ser declaradas y utilizadas en un código secuencial (por ejemplo, en un *proceso*). Se utilizan para guardar valores temporales.

_ Su valor se actualiza instantáneamente. Es decir, el nuevo valor de una variable se puede utilizar en la siguiente línea de código a la línea en la que se modifica su valor.

Nota: cuando se modifica el valor de una *señal* en un *proceso* hay que tener presente que el valor de la *señal* no se actualiza instantáneamente (≡ en el momento de ejecutarse la instrucción que modifica su valor). En general, la variable no suele tomar de forma efectiva el nuevo valor hasta que haya finalizado la ejecución del *proceso*. Esto hace que el nuevo valor de la *señal* sólo se pueda utilizar de forma segura una vez que haya finalizado la ejecución del *proceso*.

_ Una *variable* es local al código secuencial en el que está definida. Lo que implica que su valor no se puede sacar directamente fuera del código secuencial en el que está definida. Para sacar su valor fuera del código secuencial debe asignarse su valor a una *signal*.

_ Las variables deben ser declaradas antes de begin. Su valor inicial no es sintetizable (sólo tiene utilidad en simulación). Su sintaxis es la siguiente: [variable nombre type [range] [:= initial value;]] *Ejemplos*: variable *temp*: integer range 0 to 10; variable Q: std logic vector (7 downto 0); -- se declara un array-vector de 8 bits variable flag: std logic:='0'; -- se le ha asignado el valor inicial 0 Para asignar un valor a una variable se utiliza el operador := *Ejemplo*: count := count + 1;

```
b) if ... then ... else:
_ Es una instrucción secuencial parecida a la instrucción concurrente when ... else.
_ Sólo se puede utilizar dentro de un proceso, de una función o de un procedimiento
_ Su sintaxis es la siguiente:
  if (condición 1) then
     instrucciones
  elsif (condición_2) then
     instrucciones
  elsif (condición_n) then
     instrucciones
  else
     instrucciones
  end if;
```

Ejemplo de uso *incorrecto* de una *señal* en un *proceso*: durante la ejecución del *proceso*, en principio, se puede llegar a modificar 2 veces el valor de la señal *aux*, lo cual no es posible.

```
library ieee;
                                                    Nota: hay que poner
                                                                                   CTR DIV10
use ieee.std logic 1164.all;
                                                    un valor inicial al
                                                    contenido del
use ieee.numeric std.all;
                                                    contador para simular
                                                    su funcionamiento
entity counter 10 is
                                                                                       [1]
      port(clk, reset : in std_logic;
                                                                                      [2]
             Q: out std_logic_vector (3 downto 0));
                                                                                      [4]
end counter 10;
                                                                                                 Q_3
                                                                                       [8]
architecture contador 10 of counter 10 is
signal aux: unsigned (3 downto 0);
begin
  process (clk, reset)
                                                                     la señal aux no toma el nuevo valor
                                                                      establecido por esta instrucción hasta
  begin
                                                                      que finalice la ejecución del proceso.
    if(reset = '1') then aux \le "0000";
    elsif (rising edge(clk)) then aux \le aux + 1; -- 1<sup>a</sup> modificación
        if (aux \ge 10) then aux \le "0000"; -- evaluación y 2^a modificación: ERROR
        end if:
                                           → el valor que tiene la señal aux al evaluarse esta condición no
    end if:
                                            corresponde al valor que se le ha asignado en la instrucción
                                            anterior, sino que corresponde al valor que se la asignado en la
    Q \leq std \ logic \ vector (aux);
                                            ejecución anterior del proceso.
  end process;-
end contador 10;
                        → el valor de la señal aux se actualiza justo
                          después de ejecutarse esta instrucción
```

Ejemplo de descripción correcta de un *contador* decimal que cuenta los flancos de subida de una señal *clk*.

```
library ieee;
                                                                     CTR DIV10
use ieee.std logic 1164.all;
                                                              reset -
use ieee.numeric std.all;
                                                               clk -
entity counter 10 is
                                                                         [1]
                                                                                  -Q_0
      port(clk, reset : in std logic;
                                                                                  Q_1
                                                                         [2]
            Q: out std logic vector (3 downto 0));
                                                                         [4]
                                                                                  Q_2
end counter 10;
                                                                                  -Q_3
                                                                         [8]
architecture contador 10 of counter 10 is
begin
  process (clk, reset) -- process se ejecuta cada vez que cambia el valor de clk o de reset
    variable temp: unsigned (3 downto 0); -- para realizar operaciones aritméticas
  begin
    if(reset = '1') then temp := "0000";
    elsif (rising edge(clk)) then temp := temp + 1; -- suma aritmética
       if (temp >= 10) then temp := "0000";
       end if:
   end if:
  Q \le std\_logic\_vector(temp); -- para sacar el valor de temp fuera del process y
                                   convertirlo a std logic vector
 end process;
end contador 10;
```

Nota: comparación signal versus variable

	Signal	Variable	
Tipo de ejecución:	Concurrente y secuencial	Secuencial	
Aplicación:	Representa el valor de un terminal	Representa un valor local dentro de un proceso, de una función o de un procedimiento.	
Asignación de un valor:	<=	:=	
Asignación valor inicial	:=	:=	
Visibilidad:	Si la señal está definida en una entidad es global, pero si está definida en un proceso, en una función o en un procedimiento es local a dicha estructura.	Sólo es visible dentro del proceso, función o procedimiento en el que se haya definido	
Actualización:	En código concurrente la actualización es inmediata. En código secuencial la actualización de su valor no se produce hasta que finaliza la ejecución del código (secuencial).	Inmediata. Su nuevo valor se puede utilizar en la siguiente instrucción a la que modifica su valor.	
Uso:	En paquetes, entidades y arquitecturas	En código secuencial: en procesos, en funciones y en procedimientos	

_ En el momento en el que se inicia la ejecución de un *proceso*, tanto las *señales* como las *variables* utilizadas en el *proceso* tienen los mismos valores que tenían al finalizar la anterior ejecución de dicho *proceso*.


_ El valor de una *variable* no se puede sacar directamente fuera del código secuencial en el que está definida. En caso necesario, debe asignarse su valor a una *señal*. El operador para asignar el valor de una *variable* a una *señal* es <=

Ejemplo 1 de descripción de un codificador de 4 a 2 de alta prioridad utilizando

```
código secuencial if ... then ... else.
                                                                        HPRI/BCD
library ieee;
use ieee.std logic 1164.all;
entity encoder 4 2 is
                                                                       a(2)
                                                                           a(1)
                                                                                q(1)
                                                                                     q(0)
                                                                  a(3)
      port (a : in std_logic_vector (3 downto 1);
                                                                  0
                                                                       0
                                                                            0
                                                                                 0
                                                                                      0
           q: out std logic vector (1 downto 0));
                                                                   0
                                                                       0
end encoder_4_2;
                                                                                      0
architecture encoder_4_2 of encoder_4_2 is
begin
  process (a)
  begin
    if (a(3) = '1') then q \le "11";
    elsif (a(3) = '0') and a(2) = '1') then q \le "10";
    elsif (a(3) = '0') and a(2) = '0' and a(1) = '1') then q \le "01";
    else q \le "00";
    end if;
  end process;
end encoder 4 2;
```

Ejemplo 1b (el ejemplo anterior de forma más sencilla)

```
library ieee;
use ieee.std_logic_1164.all;
entity encoder_4_2 is
      port (a : in std logic vector (3 downto 1);
           q : out std_logic_vector (1 downto 0));
end encoder_4_2;
architecture encoder_4_2 of encoder_4_2 is
begin
 process (a)
 begin
    if (a(3) = '1') then q \le "11";
    elsif (a(2) = '1') then q \le "10";
    elsif (a(1) = '1') then q \le "01";
    else q \le "00";
    end if;
 end process;
end encoder_4_2;
```



$\begin{array}{c ccccc} \hline 0 & 0 & 0 & 0 \\ \hline 0 & 0 & 1 & 0 \\ \hline \end{array}$	a(3)	a(2)	a(1)	q(1)	q(0)
$\begin{bmatrix} 0 & 0 & 1 \end{bmatrix} \begin{bmatrix} 0 & 1 \end{bmatrix}$	0	0	0	0	0
$\begin{bmatrix} 0 & 0 & 1 \\ \end{bmatrix} \begin{bmatrix} 0 & 1 \\ \end{bmatrix}$	0	0	1)	0	1
0 1 0 1 0	0	1	0	1	0
0 1 1 1 0	0	1	1	1	0
1 0 0 1 1	1	0	0	1	1
1 0 1 1 1	1	0	1	1	1
1 1 0 1 1	1	1	0	1	1
1 1 1 1 1	1	1	1	1	1

Ejemplo 2 de descripción de un comparador de magnitud de 4 bits, sin entradas de expansión, utilizando código secuencial if ... then ... else.

```
library ieee;
use ieee.std_logic_1164.all;
entity Comparador_4_bits is
  Port (A, B : in std logic vetor (3 downto 0);
        S: out std logic vector (2 downto 0));
end Comparador 4 bits;
architecture Behavioral of Comparador 4 bits is
begin
 process(A, B)
 begin
  if(A > B) then S \le "001";
  elsif(A = B) then S \le "010";
  else S <= "100";
  end if;
 end process;
end Behavioral;
```

Ejemplo 3 de código secuencial utilizando un *process*: descripción de un *flip-flop D* sincronizado con los flancos de bajada y reset asíncrono.

```
library ieee;
use ieee.std_logic_1164.all;
entity flip flop D is
      port (D, clk, reset : in std_logic;
           Q: out std logic);
end flip flop D;
architecture D bajada of flip flop D is
begin
 process (clk, reset) -- su contenido se ejecuta cada vez que cambia el valor de clk o de reset
 begin
   if(reset = '0') then -- si la señal de reset se pone a 0
      O <= `0';
   elsif (falling edge(clk)) then -- si clk describe un flanco de bajada
      Q \leq D;
    end if;
  end process;
end D_bajada;
```

Ejemplo 6 de código secuencial utilizando un *process*: descripción de un contador de 4 bits que cuenta los flancos de bajada de una señal *clk*.

```
CTR 4
library ieee;
                                                                    reset —
use ieee.std logic 1164.all;
use ieee.numeric std.all; -- para utilizar funciones aritméticas con signed y unsigned
                                                                                [1]
                                                                                         -Q_0
                                                                                          Q_1
                                                                                [2]
entity counter 16 is
      port(clk, reset : in std_logic;
                                                                                [4]
                                                                                         Q_2
            Q: out std logic vector (3 downto 0));
                                                                                [8]
                                                                                         -Q_3
end counter 10;
architecture contador_10 of counter_10 is
begin
  process (clk, reset) -- este proceso se ejecuta cada vez que cambia el valor de clk o de reset
    variable temp: unsigned (3 downto 0); -- para realizar operaciones aritméticas
  begin
    if(reset = '1') then temp := "0000";
    elsif (falling \ edge(clk)) then temp := temp + 1;
    end if; -- Q no puede tomar el valor "10000"
   Q \le std \ logic \ vector \ (temp); -- para sacar el valor fuera del process y convertir el tipo
  end process;
end contador 10;
```

Ejemplo 7 de código secuencial utilizando un process: descripción de un registro de desplazamiento de entrada serie, salida serie, de 4 bits. (solución I)

```
library ieee;
                                                                                                   aux(3) S
                                                           aux(0)
                                                                         aux(1)
                                                                                      aux(2)
                                                E - 1D
use ieee.std logic 1164.all;
                                               clk \rightarrow c1
                                                            clk \rightarrow C1
                                                                          clk \rightarrow C1
                                                                                       clk -> c1
entity Registro serie serie 4 bits is
                                           reset R
  Port (E, clk, reset : in std logic;
        S: out std logic);
end Registro_serie_serie 4 bits;
architecture Behavioral of Registro serie serie 4 bits is
begin
 process (clk, reset)
   variable aux : std logic vector (3 downto 0) := "0000"; -- aux guarda el contenido del reg.
  begin
     if (reset = '0') then aux := (others = > '0');
     elsif (rising edge(clk)) then
         aux(3) := aux(2); -- las instrucciones de este if se ejecutan en el orden escrito
         aux(2) := aux(1);
         aux(1) := aux(0);
         aux(0) := E;
     end if:
     S \le aux(3); -- la <u>variable</u> aux es <u>local</u> al proceso y se actualiza instantáneamente
  end process;
end Behavioral;
```

Ejemplo 8 de código secuencial utilizando un process: descripción de un registro de desplazamiento de entrada serie, salida serie, de 4 bits. (solución II: bucle for)

```
library ieee;
                                                                                               aux(3) S
                                                                      aux(1)
                                                                                   aux(2)
use ieee.std logic 1164.all;
                                                         clk \rightarrow c1
                                                                       clk \rightarrow C1
                                                                                    clk \rightarrow c1
entity Registro serie serie 4 bits is
                                         reset R
  Port (E, clk, reset : in std logic;
        S: out std logic);
end Registro serie serie 4 bits;
architecture Behavioral of Registro serie serie 4 bits is
begin
 process (clk, reset)
   variable aux : std_logic_vector (3 downto 0) := "0000"; -- aux guarda el contenido del reg.
 begin
     if (reset = '0') then aux := (others => '0');
     elsif (rising edge(clk)) then
        for i in 0 to 2 loop
                                             i no se declara ni como señal ni como variable
            aux(3 - i) := aux(2 - i);
           end loop;
        aux(0) := E;
     end if:
     S \le aux(3); -- por el reset
 end process;
end Behavioral;
```

Ejemplo 9 de código secuencial utilizando un *process*: otra descripción de un registro de desplazamiento de entrada serie, salida serie, de 4 bits. (solución III: bucle for)

```
library ieee;
                                                                                        aux(1)
use ieee.std logic 1164.all;
                                                             clk —> C1
                                                                           clk \rightarrow C1
                                                                                        clk \rightarrow c1
entity Registro serie serie 4 bits is
  Port (E, clk, reset : in std logic;
         S: out std logic);
end Registro serie serie 4 bits;
architecture Behavioral of Registro serie serie 4 bits is
signal aux : std logic vector (3 downto 0) := "0000"; -- aux guarda el contenido del registro
begin
 process (clk, reset)
  begin
    if (reset = '0') then aux \le (others = > '0');
    elsif (rising edge(clk)) then
       for i in 0 to 2 loop
          \operatorname{aux}(i) \leq \operatorname{aux}(i+1);
          end loop;
       aux(3) \le E:
    end if:
end process;
S \le aux(0); -- la señal aux no se actualiza hasta que ha finalizado la ejecución del process
end Behavioral;
```

Nota: en el código anterior no se puede poner la instrucción $S \le aux(0)$ dentro del proceso. Ya que al ser aux una señal (signal), su nuevo valor no está disponible hasta que se hayan ejecutado todas las instrucciones del proceso (incluida la instrucción end process;). Si se pusiese dentro del proceso, el valor de la señal (global) S se actualizaría con el valor que adquirió aux(0) al ejecutarse la anterior iteración del proceso.

Ejemplo 10 de código secuencial utilizando un process: otra descripción de un registro de desplazamiento de entrada serie, salida serie, de 4 bits. (solución IV: uso de &)

```
library ieee;
use ieee.std logic 1164.all;
entity Registro serie serie 4 bits is
          Port (E, clk, reset : in std logic;
                                S: out std logic);
end Registro serie serie 4 bits;
architecture Behavioral of Registro serie serie 4 bits is
begin
   process (clk, reset)
               variable aux : std logic vector (3 downto 0) := "0000"; -- para la simulación
     begin
                    if (reset = '0') then aux := "0000";
                    elsif (rising edge(clk)) then
                              aux := E \& aux (3 downto 1); -- concatenación
                    end if;
                    S \le aux(0); -- aux es una variable local al process, y se actualiza variable local al variable vari
     end process;
end Behavioral;
```

Ejemplo 11 de código secuencial utilizando un process: otra descripción de un registro de desplazamiento de entrada serie, salida serie, de 4 bits. (solución V)

```
library ieee;
                                                                    aux(1)<sub>1D</sub>
                                                                                            aux(3) S
use ieee.std logic 1164.all;
                                                        clk \rightarrow C1
                                                                     clk \rightarrow c1
                                                                                 clk \rightarrow C1
entity Registro_serie_serie_4_bits is
                                         reset R
  Port (E, clk, reset : in std logic;
        S: out std logic);
end Registro serie serie 4 bits;
architecture Behavioral of Registro serie serie 4 bits is
 signal aux : std logic vector (3 downto 0) := "0000"; -- para simulación
begin
 process (clk, reset)
 begin
    if (reset = '0') then aux <= "0000";
    elsif (rising edge(clk)) then
        aux (3 downto 1) \le aux (2 downto 0);
        aux(0) \le E;
    end if:
  end process;
  S \le aux(3); -- aux es una señal que no se actualiza hasta que se haya ejecutado el process
end Behavioral:
                                                                                               93
```

Ejemplo 12 de código secuencial utilizando un process: otra descripción de un registro de desplazamiento de entrada serie, salida serie, de 4 bits. (solución VI)

```
library ieee;
use ieee.std logic 1164.all;
                                                                          aux(1)<sub>1D</sub>
                                                                   1D
entity Registro serie serie 4 bits is
                                                clk \rightarrow c1
                                                             clk \rightarrow c1
                                                                                         clk \rightarrow C1
                                                                           clk \rightarrow c1
  Port (E, clk, reset : in std logic;
                                            reset R
        S: out std logic);
end Registro serie serie 4 bits;
architecture Behavioral of Registro serie serie 4 bits is
begin
 process (clk, reset)
 variable aux : std_logic_vector (3 downto 0) := "0000"; -- guarda el contenido del reg.
  begin
    if (reset = '0') then aux := (others => '0');
     elsif (rising edge(clk)) then -- las sig. inst. se ejecutan en el orden en el que están escritas
         aux(3) := aux(2);
         aux (2) := aux (1);
         aux(1) := aux(0);
         aux(0) := E;
     end if:
  S \le aux(3); -- aux es una variable local al process (se actualiza instantáneamente).
  end process;
end Behavioral;
```

Ejemplo 13 de código secuencial utilizando un *process*: descripción de un *barrel shifter* de 8 bits (realiza un desplazamiento circular hacia la derecha).

```
library ieee;
use ieee.std logic 1164.all;
entity barrel shifter 1 is
                                                                 input (7:0) –
  port (input: in std logic vector (7 downto 0);
         shift: in std logic vector (2 downto 0);
                                                                            6 5 4 3 2 1 0
         output : out std logic vector (7 downto 0));
                                                                      (\text{shift} = 3 = 2+1)
end barrel shifter 1;
                                                                         2 1 0 7 6 5 4 3
architecture behavioral of barrel shifter 1 is
begin
 process (input, shift) -- el código dentro del process se ejecuta secuencialmente (por orden)
   variable aux1, aux2 : std logic vector (7 downto 0);
   begin
       if (shift (0) = '1') then aux 1 := input (0) & input (7 \text{ downto } 1); -- se desplaza 1 posición
       else aux1 := input; -- con shift (1) se desplaza lo desplazado por shift (0)
       end if:
       if (shift (1) = '1') then aux2 := aux1 (1 downto 0) & aux1 (7 downto 2);
       else aux2 := aux1; -- hay que tener en cuenta lo desplazado por shift (0)
       end if;
```

```
if (shift(2) = '1') then output <= aux2 (3 downto 0) & aux2 (7 downto 4);
else output <= aux2;
end if;
end process;
end behavioral;

Nota:

Si shift (0) = '1' se desplaza (rota) 1 posición hacia la derecha
Si shift (1) = '1' se desplaza (rota) 2 posiciones hacia la derecha lo desplazado por shift (0)
```

_ Si shift (2) = '1' se desplaza (rota) 4 posiciones hacia la derecha lo desplazado por shift (1)

```
Ejemplo 14: descripción de un contador reversible de 4 bits.
                                                                                 CTR 4
                                                                      reset -d
                                                                      mode \longrightarrow M1
library ieee;
                                                                     enable — G2
use ieee.std logic 1164.all;
                                                                      input \longrightarrow \overline{1}, 2 - /1, 2 +
use ieee.numeric std.all; -- para poder usar el tipo unsigned
                                                                                   [1]
entity contador is
                                                                                  [2]
       port (reset, mode, enable, input: in std logic;
             Q: out std logic vector (0 to 3));
                                                                                  [4]
end contador:
                                                                                   [8]
architecture contador of contador is
begin
  process (reset, input)
     variable aux: unsigned (0 to 3) := "0000"; -- para las operaciones aritméticas
  begin
     if (reset = '0') then aux := "0000";
     elsif (rising edge(input) and enable = '1') then
         if (mode = '1') then aux := aux + 1; -- operación aritmética
         else aux := aux -1; -- operación aritmética
         end if;
     end if;
     Q \le \text{std logic vector}(aux);
  end process;
end contador;
```

- Q_0

 Q_1

 Q_2

 $-Q_3$

c) wait:

En este caso, el *process* no tiene una *lista de sensibilidad*. La instrucción *wait* es secuencial y tiene varios formatos, cuyas sintaxis son:

<u>formato 1</u>: *wait until* condición_de_1_señal;

- _ La instrucción *wait until* sólo acepta 1 señal, lo que la hace más adecuada para código síncrono que asíncrono.
- _ Debe ponerse como primera instrucción en el cuerpo de un *process* (después de *begin*). El contenido del *process* se ejecutará cada vez que se cumpla la condición.

<u>formato 2</u>: *wait on* $signal_1$, $signal_2$, $signal_3$, ..., $signal_n$;

- _ La instrucción wait on acepta varias señales (son como una lista de sensibilidad).
- _ El contenido del *process* se ejecuta cada vez que cambia el valor de alguna de las señales.

formato 3: wait for time;

_ Esta operación sólo se utiliza para generar señales en *test benches*.

_ Ejemplos:

wait until rising_edge(clk); -- se espera hasta que clk describa un flanco de subida

wait on reset, clk; -- se espera hasta que cambia de valor de reset o clk (equivale a-- una lista de sensibilidad)


wait for 40ns; -- se espera a que transcurran 40 ns antes de continuar con la ejecución -- del código (para simulación).

wait; -- se utiliza en la finalización del *proceso* que describe cómo varían las señales-- de entrada de un circuito en un *test bench*.

```
wait on until rising_edge(ck);
wait on ck until rising edge(ck);-- equivale a la instrucción anterior
process
-- parte declarativa
begin
wait on sensitivity list; -- la ejecución se detiene aquí a la espera de que se produzca
-- instrucciones
                          un cambio en el valor de a o de b (lista de sensibilidad)
end process;
Ejemplo:
process
begin
 wait on a, b; -- la ejecución se detiene aquí a la espera de que se produzca
  sum \le a + b; un cambio en el valor de a o de b
end process;
-- Este código es equivalente* al anterior
process
begin
 sum \le a + b;
 wait on a, b;
                                                                                     100
end process;
```

Ejemplo de código secuencial utilizando *wait until*: descripción de un registro paralelo de 4 bits con reset síncrono.

```
library ieee;
use ieee.std_logic_1164.all;
entity register parallel 4 is
      port (clk, reset : in std logic;
           D: in std logic vector (3 downto 0);
           Q: out std logic vector (3 downto 0);
end register parallel 4;
architecture register parallel 4 of register parallel 4 is
begin
 process
  begin
   wait until (rising edge(clk));
   if (reset = '0') then Q \le "0000";
   else Q \leq D;
   end if;
  end process;
end register parallel 4;
```



Ejemplo de código secuencial utilizando *wait until*: descripción de un contador de 4 bits que cuenta los flancos de subida de una señal *aux*, con reset síncrono.

```
library ieee;
use ieee.std logic 1164.all;
                                                                             CTR 4
                                                                   reset -
use ieee.numeric std.all; -- para poder usar el tipo unsigned
                                                                    aux —
                                                                         -C1/+
entity counter 16 is
                                                                               [1]
                                                                                        -Q_0
      port (aux, reset : in std logic;
                                                                                        Q_1
                                                                              [2]
            Q: out std logic vector (3 downto 0);
                                                                              [4]
                                                                                        Q_2
end counter 16;
                                                                               [8]
                                                                                       -Q_3
architecture contador 16 of counter 16 is
begin
 process -- no hay lista de sensibilidad porque se utiliza un wait
   variable temp: unsigned (3 downto 0); -- para realizar operaciones aritméticas
 begin
   wait until (rising edge(aux));
   if(reset = '1') then temp := "0000";
   else temp := temp + 1; -- temp se actualiza instantáneamente
   end if:
   Q <= std_logic_vector(temp); -- para poder sacar el valor de temp fuera del process
 end process;
end contador 16;
                                                                                        102
```

```
reset -
Ejemplo de un test bench para el código de la diapositiva anterior.
                                                                             aux \longrightarrow C1/+
library ieee;
                                                                                        [1]
use ieee.std logic 1164.all;
                                                                                        [2]
entity tb is
                                                                                        [4]
end tb;
architecture behavior of tb is
  component contador 4 bits reset sincrono -- component declaration for the UUT
  port(reset, aux : in std logic;
        Q: out std logic vector(3 downto 0));
  end component;
  signal reset : std logic := '1';
  signal aux : std logic := '0';
  signal q : std logic vector(3 downto 0);
  constant aux_period : time := 20 ns;
begin
 uut: contador 4 bits reset sincrono -- instantiate the unit under test (uut)
      port map (reset => reset,
                 aux => aux,
                 Q => Q); -- continúa en la siguiente diapositiva
```

CTR 4

[8]

 $-Q_0$

 $-Q_1$

 $-Q_2$

 $-Q_3$

```
aux process : process -- este proceso genera la señal (periódica) aux
 begin
    aux <= '0';
    wait for aux period/2;
    aux <= '1';
    wait for aux period/2;
 end process;
  stim proc: process -- este proceso genera la señal de reset
  begin
   wait for 20 ns;
     reset <= '0';
   wait for aux period*18;
     reset <= '1';
   wait;
 end process;
end;
```

Nota: si en vez de *aux* se hubiese puesto *clk* se hubiese podido aprovechar el código que genera automáticamente el entorno ISE para generar una señal de reloj (*clk*).

Ejemplo de código secuencial utilizando *wait on*: descripción de un *flip-flop D* sincronizado con los flancos de bajada y reset asíncrono.

```
library ieee;
use ieee.std_logic_1164.all;
entity flip_flop_D is
      port(reset, D, clk: in std logic;
           Q: out std logic);
end flip_flop_D;
architecture D bajada of flip flop D is
begin
 process -- no hay lista de sensibilidad, porque se utiliza un wait
 begin
   wait on reset, clk; -- espera hasta que cambie el valor de reset o de clk
   if (reset = '0') then Q \leq '0';
   elsif (falling edge(clk) then Q \leq D;
   end if;
 end process;
end D_bajada;
```

d) case:

Es una instrucción secuencial. Su sintaxis es la siguiente:


```
case señal is
when condición1 | condición2 | ... => Nota: cuando señal cumple la condición
instrucciones secuenciales
when condición1 | condición2 | ... =>
instrucciones secuenciales
...
when others => null; -- no se realiza ninguna acción
end case;
Nota: cuando señal cumple la condición
condiciónx se ejecutan las instrucciones
correspondientes
```

Notas:

- _ Se deben considerar todos los posibles valores de 'señal' de forma excluyente. Para ello resulta útil la palabra clave *others* (ver sintaxis).
- _ Si en algún caso no se quiere realizar ninguna acción se puede utilizar null

Ejemplo 1 de código secuencial utilizando *case*: descripción de un *flip-flop D* sincronizado con los flancos de subida, con reset asíncrono.

```
library ieee;
use ieee.std logic 1164.all;
entity flip_flop_D is
      port(reset, d, clk : in std_logic;
           q: out std_logic);
end flip_flop_D;
architecture D_subida of flip_flop_D is
begin
  process (reset, clk)
  begin
   case reset is
     when '1' \Rightarrow q <= '0';
     when '0' =>
       if (rising_edge(clk)) then then q <= d;
       end if;
      when others => null; -- sin esto no funciona!!!
   end case;
  end process;
end D_subida;
```



Ejemplo 2 de código secuencial utilizando *case*: descripción de un circuito que contiene un contador de módulo 60 y dos decodificadores de BCD a 7 segmentos.

```
library ieee;
use ieee.std logic 1164.all;
                                                                  Contador
                                                        reset
entity circuito 1 is
port (reset, clk: in std logic;
                                                          clk -
                                                                                        digit<sub>1</sub>
     digit1, digit2 : out std logic vector (6 downto 0));
                                                                (displays de cátodo común)
end circuito 1;
architecture circuito_1 of circuito_1 is
begin
                                                    Nota: el paquete ieee.std logic 1164.all
 process (reset, clk)
                                                    permite realizar operaciones aritméticas
   variable temp1 : integer range 0 to 10;
                                                    con datos de tipo integer, pero no con
   variable temp2 : integer range 0 to 6;
                                                    datos de tipo signed o unsigned.
 begin
     if (reset = '1') then
                                                    Nota: en este ejemplo se podrían haber
                                                    utilizado variables de tipo unsigned en vez
       temp1 := 0;
       temp2 := 0;
                                                    de tipo integer. En tal caso también habría
     elsif (rising edge(clk)) then
                                                    que utilizar el paquete ieee.numeric std.all
       temp1 := temp1 + 1;
       if (temp1 = 10) then
          temp1 := 0;
          temp2 := temp2 + 1; -- continua en la página siguiente
```

```
if (temp2 = 6) then
                                                              Contador
          temp2 := 0;
                                                     reset -
                                                            Decodificador
        end if:
                                                      clk –
                                                                                    digit<sub>1</sub>
      end if;
   end if;
                                                           (displays de cátodo común)
case temp1 is
  when 0 \Rightarrow digit1 \Leftarrow "1111110"; -- a b c d e f g = 7E
  when 1 \Rightarrow digit1 \Leftarrow "0110000"; -- a b c d e f g = 30
  when 2 \Rightarrow digit1 \Leftarrow "1101101"; -- a b c d e f g = 6D
  when 3 \Rightarrow digit1 \le "1111001"; -- a b c d e f g = 79
  when 4 \Rightarrow digit1 \le "0110011"; -- a b c d e f g = 33
  when 5 \Rightarrow digit1 \Leftarrow "1011011"; -- a b c d e f g = 5B
  when 7 \Rightarrow digit1 \ll "1110000"; -- a b c d e f g = 70
  when 8 \Rightarrow \text{digit1} \le \text{"11111111"}; -- a b c d e f g = 7F
  when 9 \Rightarrow digit1 \Leftarrow "1111011"; -- a b c d e f g = 7B
  when others => null:
end case;
           -- continua en la siguiente página
```

```
case temp2 is
    when 0 \Rightarrow digit2 \Leftarrow "11111110"; -- a b c d e f g = 7E
    when 1 \Rightarrow digit2 \le "0110000"; -- a b c d e f g = 30
    when 2 \Rightarrow digit2 \Leftarrow "1101101"; -- a b c d e f g = 6D
    when 3 \Rightarrow \text{digit2} \le \text{"1111001"}; -- \text{a b c d e f g} = 79
    when 4 \Rightarrow digit2 \le "0110011"; -- a b c d e f g = 33
    when 5 \Rightarrow digit2 \ll "1011011"; -- a b c d e f g = 5B
    when others => null;
  end case;
                                                                     Contador
                                                          reset -
end process;
                                                                  Decodificador
end circuito_1;
                                                                         decenas
                                                            clk -
                                                                                             digit<sub>1</sub>
```


(displays de cátodo común)

Ejemplo 3 de código secuencial utilizando *case*: descripción de *n multiplexores de* 2 *canales*, con reset activo a nivel alto.

```
library ieee;
                                                                              a \text{ (n-1:0)} \longrightarrow MUX \longrightarrow c \text{ (n-1:0)}
b \text{ (n-1:0)} \longrightarrow C \text{ (n-1:0)}
use ieee.std logic 1164.all;
entity multiplexor n canales is
   generic (n : integer := 8);
   port (aux : in std logic vector (1 downto 0);
          a, b: in std logic vector (n - 1 \text{ downto } 0);
                                                                                              aux(0) = sel
          c : out std logic vector (n - 1 \text{ downto } 0);
end multiplexor n canales;
architecture behavioral of multiplexor n canales is
begin
 process (aux, a, b)
   begin
       case aux is
             when "00" => c <= a;
             when "01" => c <= b;
             when "10" => c <= (others => '0');
             when others \Rightarrow c \leq (others \Rightarrow '0'); -- es obligatorio poner when others
       end case;
 end process;
end behavioral;
```

Otra forma de describir n multiplexores de 2 canales, con reset activo a nivel alto.

```
library ieee;
use ieee.std_logic_1164.all;
entity multiplexor_n canales is
  generic (n : integer := 8);
  port (reset, sel: in std logic;
        a, b: in std_logic_vector (n - 1 \text{ downto } 0);
        c : out std logic vector (n - 1 \text{ downto } 0);
end multiplexor n canales;
architecture behavioral of multiplexor n canales is
begin
 process (reset, a, b, sel)
   begin
      if (reset = '1') then c \leq (others => '0');
      elsif (sel = '0') then c \leq= a;
      else c \le b;
      end if;
 end process;
end behavioral;
```



Nota:

	When	Case
Tipo de ejecución	Concurrente	Secuencial
Uso	Sólo se puede utilizar fuera de process, functions o procedures.	Sólo se puede utilizar en <i>process</i> , functions o procedures.
Para indicar sin acción	unaffected	null

```
Ejemplo con when: (concurrente)

With sel select

x \le a when "000",

b when "001",

c when "010",

c when "010",

unaffected when others;

x \le a cuando sel = "000"

Ejemplo con case: (secuencial)

c when "000" => x \le a,

when "000" => x \le a,

when "010" => x \le a,

when "010" => x \le a,

when "010" => x \le a,

when others => null;

end case;
```

e) loop:

Se utiliza cuando se debe repetir varias veces la ejecución de un conjunto dado de instrucciones. Se utiliza exclusivamente con código secuencial, por lo que sólo se puede utilizar en *processes*, *functions* o *procedures*.

Hay varias formas de utilizar un *loop*. Su sintaxis es la siguiente:

```
    for identificador in rango loop -- el bucle se repite un número fijo de veces
    -- instrucciones secuenciales
    end loop;
```

while condición loop -- el bucle se repite mientras se cumpla la condición
 -- instrucciones secuenciales
 end loop;

Se puede definir un *bucle infinito* de la siguiente forma:

```
loop
-- instrucciones secuenciales
end loop;
```

Nota: con *exit* se sale de un bucle y con *reset* finaliza la iteración actual y se pasa a la siguiente iteración.

Ejemplo 1 de uso de *loop*: circuito que cuenta el número de ceros que hay aplicados en sus 2^n entradas.

```
Contador
library ieee;
                                                                                     de
use ieee.std logic 1164.all;
use ieee.numeric std.all;
                                                                                  (n = 3)
entity Contador de ceros is
  generic (n : integer := 3); -- n establece el número de entradas (2^n)
  port (a : in std_logic_vector (2**n-1 downto 0);
        b : out std_logic_vector (n downto 0));
end Contador de ceros;
architecture Behavioral of Contador de ceros is
begin
 process(a)
   variable aux : unsigned (n downto 0); -- para contar los ceros
  begin
    aux := (others =>'0'); -- cada vez que cambia el valor de a la variable aux se pone a cero
    for i in 0 to 2^{n-1} loop
       if (a(i) = '0') then aux := aux + 1; -- se realiza una suma aritmética
       end if;
    end loop;
   b <= std logic vector(aux); -- conversión de tipo
  end process;
end Behavioral;
```

Ejemplo 2 de uso de loop: descripción de un sumador total de 8 bits.

```
library ieee;
use ieee.std logic 1164.all;
entity sumador 8 is
      port (a, b : in std logic vector (7 downto 0);
            ci: in std logic;
            s : out std_logic_vector (7 downto 0)
                                                                 revisa tema 4 SD
            co: out std logic);
end sumador 8;
architecture sumador of sumador_8 is
begin
 process (a,b,ci)
 variable carry: std logic vector (8 downto 0);
 begin
   carry(0) := ci;
   for i in 0 to 7 loop
     s(i) \le carry(i) xor b(i) xor a(i);
     carry(i+1) := (carry(i) \ and \ b(i)) \ or \ (carry(i) \ and \ a(i)) \ or \ (b(i) \ and \ a(i));
   end loop;
   co \le carry(8);
  end process;
end sumador;
```

Ejemplo 3 de uso de loop: descripción de un generador de paridad impar de 8 bits.

```
library ieee;
use ieee.std_logic_1164.all;
entity generador paridad impar n bits is
  generic (n : integer := 8); -- valor por defecto n = 8
                                                              paridad impar
  port (a : in std logic vector (n - 1 \text{ downto } 0);
        b: out std_logic_vector (n downto 0));
end generador_paridad_impar_n_bits;
architecture behavioral of generador paridad impar n bits is
begin
  process (a)
   variable aux : std logic;
  begin
    aux := '0';
    for i in 0 to n-1 loop
        aux := aux xor a(i);
     end loop;
     b <= not aux & a;
  end process;
end behavioral;
```

Ejemplo 4 de uso de un loop: descripción de un codificador de 8 a 3 de alta prioridad

```
library ieee;
                                                                                                  HPRI/BIN
use ieee.std logic 1164.all;
                                                                                     a_0 - 0/Z10 1 - Q_0

a_1 - 1/Z11 2 - Q_1

a_2 - 2/Z12 4 - Q_2
use ieee.numeric std.all;
entity encoder 8 3 is
         port(a: in std logic vector (7 downto 0);
                                                                                     a_{3} - 3/Z13 a_{4} - 4/Z14 a_{11} - a_{5} - 5/Z15 a_{14} - a_{6} - 6/Z16 a_{15} - a_{7} - a_{17} - a_{17} - a_{17} - a_{17}
                alfa: out std logic;
                 Q: out std logic vector (2 downto 0));
end encoder 8 3;
architecture encoder 8 3 of encoder 8 3 is
begin
process (a)
    variable aux: integer range 0 to 2;
    variable aux2 : std logic;
                                                                      alfa = a_0 + a_1 + a_2 + a_3 + a_4 + a_5 + a_6 + a_7 =
begin
    aux2 := '1';
                                                                            =\overline{a}_0 \cdot \overline{a}_1 \cdot \overline{a}_2 \cdot \overline{a}_3 \cdot \overline{a}_4 \cdot \overline{a}_5 \cdot \overline{a}_6 \cdot \overline{a}_7
    for i in 0 to 7 loop
           if (a(i) = '1') then
                 aux := i;
                 aux2 := '0':
           end if; -- continúa en la siguiente página
```

```
end loop;
  Q <= std_logic_vector (to_unsigned (aux,3));
  alfa <= aux2;
end process;
end encoder_8_3;</pre>
```

Nota: la salida alfa se pone a 1 siempre que todas las entradas estén a 0. Es decir:

$$alfa = \overline{a_0 + a_1 + a_2 + a_3 + a_4 + a_5 + a_6 + a_7} = \overline{a_0} \cdot \overline{a_1} \cdot \overline{a_2} \cdot \overline{a_3} \cdot \overline{a_4} \cdot \overline{a_5} \cdot \overline{a_6} \cdot \overline{a_7}$$

Notas sobre describir un circuito *combinacional* utilizando un *proceso*:

- 1: Todas las señales de entrada del circuito deben aparecer en su lista de sensibilidad.
- 2: En el código se debe definir el valor de las salidas para todas las combinaciones de valores de las entradas.
- 3: Si se utiliza un *if* entonces debe aparecer un *else*. Y con cada condición evaluada se debe asignar un valor a cada señal.
- 4: Hay que utilizar los tipos de datos *std_logic* y *std_logic_vector* en las declaraciones de los puertos en las entidades.
- 5: Hay que utilizar el paquete *numeric_std* y los tipos de datos *unsigned* y *signed* con las *señales* y las *variables* que se utilicen en operaciones *aritméticas* en las arquitecturas
- 6: Con *constants* y *generics* hay que utilizar el tipo *integer*

Creación de *biestables* no deseados en procesos:

La norma VHDL especifica que una señal debe mantener su valor si no se le asigna uno nuevo en un proceso. Esto hace que, en el caso de que no se asigne un nuevo valor a una señal, el sintetizador utilice un *latch* para guardar en valor de la señal.

Para evitar que se generen biestables no deseados hay que hacer lo siguiente:

- incluir todas las entradas en la lista de sensibilidad.
- _ especificar todas las opciones en una instrucción condicional
- _ las instrucciones if... then ... else deben finalizar con un else
- asignar un valor a cada señal en cada condición evaluada
- _ cuando se utiliza un *case* o bien se especifican todas las alternativas o bien se pone *when others* =>

Ejemplos de instrucciones concurrentes (fuera de procesos):

```
c <= a when b = '1' else

"011" when b = '0' else

"110";
```

with sel select

Ejemplos de instrucciones secuenciales (en procesos):

```
if (a > b) then
 mayor <= '1';
 igual <= '0';
 menor <= '0';
elsif (c = b) then
 mayor <= '0';
 igual <= '1';
 menor <= '0';
else
 mayor <= '0';
 igual <= '0';
 menor <= '1';
end if;
```

Ejemplos de instrucciones secuenciales (en procesos):

Ejemplos de instrucciones secuenciales (en procesos):

```
case aux is
when "00" => a <= b+c;
when "01" => a <= b;
when "10" => a <= c;
when others => a <= d;
end case;</pre>
```

```
for i in 0 to 3 loop
    a(i) <= i+1;
    c(i-1) <= c(i);
end loop;</pre>
```

```
while (valor /= tabla(pos) or pos < 100) loop
  pos := pos +1;
end loop;</pre>
```

wait for 10 nsg.; -- sólo en simulaciónwait until rising_edge (clk);wait on a, b, clk, reset;

Descripción de *circuitos secuenciales síncronos* (máquinas con un número finito de estados)

En la práctica, el comportamiento de un circuito secuencial síncrono se puede describir de varias formas. A continuación se muestran mediante ejemplos diferentes implementaciones de *sistemas secuenciales síncronos* correspondientes a modelos de *Moore*.


Los diferentes métodos que hay de implementar un sistema secuencial síncrono presentan ventajas e inconvenientes en cuanto a:

- _ El número de puertas a utilizar en el circuito combinacional de entrada (*cce*), lo cual está directamente relacionado con la máxima frecuencia de la señal de reloj.
- _ La complejidad del código.
- _ El número de macroceldas, el número de flip-flops (registros), etc.

Nota: en los circuitos secuenciales síncronos la lista de sensibilidad sólo debe estar formada por la señal de reloj y por la señal de reset (en el caso de que el reset sea asíncrono).

A las entradas dinámicas sólo debe llegar la señal de reloj.

Ejemplo: control del nivel del agua en un depósito que abastece un edificio (ver figura)





$$a = \begin{cases} 1 & \text{si el nivel del agua supera la posición del sensor (a)} \\ 0 & \text{si el nivel del agua es inferior a la posición del sensor (a)} \end{cases}$$

$$b = \begin{cases} 1 & \text{si el nivel del agua supera la posición del sensor (b)} \\ 0 & \text{si el nivel del agua es inferior a la posición del sensor (b)} \end{cases}$$

$$m = \begin{cases} 1 & \text{el motor bombea agua al depósito} \\ 0 & \text{el motor está parado} \end{cases}$$

El sistema que controla el funcionamiento de la bomba de agua es un sistema secuencial. Su comportamiento se puede describir mediante un diagrama de flujo como el indicado a continuación (modelo de *Moore*).





Qa: estado actual

Qs: próximo estado o estado siguiente (al actual)

Ejemplo (estilo de diseño con 3 procesos): descripción del sistema secuencial síncrono definido mediante el diagrama de flujo de la diapositiva anterior (modelo de *Moore*).

```
library ieee;
                                                                     a = 0
use ieee.std logic 1164.all;
                                                                                 a = 1
                                                                                                  reset
                                                                       (on1
entity control is
  port (a, b, clk, reset : in std logic;
                                                                       m = 1
                                                                                           m = 0
                                                                                  b = 0
         m: out std logic);
end control;
architecture control of control is
type estado is (off1, on1); -- declaración de un tipo de dato enumerated
signal Qa, Qs: estado; -- declaración de dos señales de tipo estado
begin
 process (a, b, Qa) -- determina el siguiente estado
                                                                              esta señal indica el siguiente
  begin
                                                                              estado interno del sistema
     case Qa is -- Qa: estado actual
                                                                           proceso 2
                                                                                           proceso 3
                                                         proceso 1
          when off 1 = >
                                                                                           Circuito
                                                   Circuito combinacional
                                                                           Memoria
               if (b = '0') then
                                                                                         combinacional
                                                                                                      \vdash m
                                                   estado siguiente (cces)
                                                                              (D)
                   Q_S \leq on1;
                                                                                          salida (ccs)
               else
                                                                                 clk
                                                                          reset
                   Os \leq off1;
               end if;
```

```
when on 1 = >
                                                                     a = 0
                                                                                             b=1
               if (a = 1) then
                                                                                 a = 1
                   Qs \le off1; -- Qs : estado siguiente
                                                                                                 reset
                                                                        on1
               else
                                                                       m=1
                                                                                           m=0
                   Q_S \leq on1;
                                                                                 b = 0
               end if:
        end case;
     end process;
process (reset, clk) -- este proceso implementa el bloque de memoria
 begin
                      -- actualiza el estado interno del sistema
                                                                             esta señal indica el siguiente
                                                                             estado interno del sistema
   if(reset = '1') then
                                                                          proceso 2
                                                                                         proceso 3
                                                        proceso 1
       Qa \leq off1;
                                                                                          Circuito
    elsif (rising edge(clk)) then
                                                   Circuito combinacional
                                                                          Memoria
                                                                                        combinacional \vdash m
       Qa \leq Qs;
                                                   estado siguiente (cces)
                                                                             (D)
                                                                                         salida (ccs)
    end if;
                                                                                clk
                                                                         reset
 end process;
process (Qa) -- este proceso implementa el circuito combinacional de salida (ccs)
 begin
                -- determina la salida (m) del sistema a partir del valor del estado interno (Qa)
    if (Qa = off1) then
       m \le '0';
    else
        m \le '1';
   end if;
 end process;
                                                                                                   130
end control;
```

```
Ejemplo (estilo de diseño con 2 procesos): otra descripción en vhdl del sistema
secuencial síncrono anterior (modelo de Moore).
                                                              a = 0
                                                                         a = 1
library ieee;
                                                                (on1
use ieee.std_logic_1164.all;
                                                               m = 1
                                                                                 m = 0
                                                                         b = 0
entity control is
                                                             proceso 1
                                                                                  proceso 2
       port (a, b, clk, reset : in std logic;
                                                                                  Circuito
                                                        Circuito combinacional
             m : out std logic);
                                                                               combinacional
                                                                                           -m
                                                      estado siguiente + memoria
                                                reset
end control;
                                                                                salida (ccs)
                                                 clk
                                                          (cces + memoria)
                                                 Q
architecture control of control is
type estado is (off1, on1); -- declaración de un tipo de dato enumerated
signal Q : estado; -- sólo se actualiza 1 vez en cada ejecución del proceso
begin
  process (reset, clk) -- este proceso calcula Q (cces + memoria)
  begin
    if (reset = '1') then Q \le off1;
    elsif (rising edge(clk)) then -- continúa en la siguiente página
```

```
case Q is -- se define la evolución del estado interno
        when off 1 =>
                                                                a = 0
                                                                           a = 1
            if (b = 0) then Q \leq on1;
                                                                                          reset
                                                                  (on1
            else Q \leq off1;
                                                                                    m = 0
             end if;
                                                                           b = 0
        when on1 =>
                                                               proceso 1
                                                                                    proceso 2
             if (a = '1') then Q \leq off1;
                                                                                    Circuito
                                                         Circuito combinacional
             else Q \leq on1;
                                                                                  combinacional
                                                        estado siguiente + memoria
                                                 reset
             end if:
                                                   clk
                                                                                   salida (ccs)
                                                           (cces + memoria)
                                                   Q
        end case;
    end if;
end process;
process (Q) -- calcula m a partir del estado interno Q(ccs) (no es necesario utilizar un
             -- proceso para determinar la salida a partir del estado interno)
begin
 if (Q = off1) then m \le 0;
  else m \le 1';
  end if;
end process;
end control;
```


Ejemplo (estilo de diseño con 2 procesos): otra descripción del sistema secuencial síncrono anterior, pero ahora con la salida sincronizada con la señal de reloj.

```
a = 0
library ieee;
                                                                             a = 1
use ieee.std_logic_1164.all;
                                                                                             reset
                                                                    on1
                                                                    m = 1
                                                                                       m = 0
                                                                              b = 0
entity control is
                                                         proceso 1
                                                                                    proceso 2
 port (a, b, clk, reset : in std logic;
                                           reset -
                                                                         reset -
                                                                                     Circuito
       m, ms : out std logic);
                                                    Circuito combinacional
                                                                                  combinacional
                                                                          clk
end control;
                                                                                                  -m_{s}
                                                                                   salida (ccs)
                                                  estado siguiente + memoria
                                                                           Q
                                             clk
                                                                                (sincronizada con clk)
                                                      (cces + memoria)
                                             0
architecture control of control is
 type estado is (off1, on1); -- declaración de un tipo de dato enumerated
 signal Q: estado; -- declaración de una señal de tipo estado
begin
  process (reset,clk) – este proceso calcula el valor del estado interno (Q)
  begin
    if (reset = '1') then
       Q \le \text{off1}; -- sólo Q puede tomar los valores off1 y on1
       m <= '0'; -- para ver el estado interno en la simulación
```

```
a = 1
 elsif (rising edge(clk)) then
                                                                                              reset
                                                                      on1
      case Q is -- se define la evolución del estado interno
                                                                     m = 1
                                                                                        m = 0
                                                                               b = 0
        when off1 =>
             if (b = '0') then Q \le on1; m \le '1';
             else Q \leq off1; m \leq 0;
             end if:
        when on 1 = >
             if (a = '1') then Q \le off1; m \le '0';
             else Q \leq on1; m \leq '1';
                                                        proceso 1
                                                                                   proceso 2
             end if:
                                           reset -
                                                                       reset.
                                                                                   Circuito
                                                   Circuito combinacional
      end case;
                                                                                 combinacional
                                                                         clk
                                                                                                -m_{s}
                                                                                  salida (ccs)
                                                 estado siguiente + memoria
    end if;
                                            clk -
                                                                              (sincronizada con clk)
                                                     (cces + memoria)
end process;
process (reset, clk) -- este proceso calcula la salida sincronizada con clk (ccs)
 begin
    if (reset = '1') then ms <= '0'; -- reset asíncrono
    elsif (rising edge(clk)) then -- continúa en la siguiente página
```

a = 0


```
case Q is -- se define el valor de la salida
  when off1 => ms <= '0';
  when on1 => ms <= '1';
  end case;
  end if;
end process;
end control;</pre>
```



Importante: con el código anterior, la salida m actualiza su valor con un periodo (de clk) de retraso con respecto a la actualización del estado interno Q. Esto es debido a que el proceso que determina el estado interno (Q) y el proceso que determina la salida (m_s) se ejecutan al mismo tiempo. Lo que hace que el proceso que calcula el valor de la salida (m_s) utilice el valor de Q previo al que se está calculando al mismo tiempo en el otro proceso.

Nota: la salida *m* sólo se utiliza para la simulación (para ver el valor del estado interno)

Ejemplo: sistema de control de un pulsador. Cada vez que se presione el pulsador α cambia de estado (encendido / apagado) de la bombilla.



Se establecen las siguientes definiciones:

Nota: pulsador ≠ interruptor

$$\alpha = \begin{cases} 1 & (5v) \text{ si el pulsador está presionado} \\ 0 & (0v) \text{ si el pulsador no está presionado} \end{cases}$$

$$\beta = \begin{cases} 1 & \text{la bombilla está encendida} \\ 0 & \text{la bombilla está apagada} \end{cases}$$

(modelo de Moore)

 α : entrada

 β : salida


$$\alpha = 0$$
 $\beta = 0$
 $\alpha = 1$
 $\alpha = 0$
 $\alpha = 0$

Ejemplo (estilo de diseño con 3 procesos): descripción del sistema secuencial síncrono definido mediante el diagrama de flujo de la diapositiva anterior (modelo de *Moore*).

```
library ieee;
                                                                                    \alpha = 0
use ieee.std logic 1164.all;
                                                                                          \alpha = 1
entity control is
                                                                          reset
  port (alfa, clk, reset: in std logic;
                                                                                                    \alpha = 0
                                                                               \alpha = 0
         beta: out std logic);
                                                                                         \alpha = 1
                                                                                                        \alpha = 0
end control;
                                                                             \beta = 1
architecture control of control is
type estado is (cero, uno, dos, tres); -- declaración de un tipo de dato enumerated
  signal Qa, Qs : estado; -- declaración de dos señales de tipo estado
begin
 process (alfa, Qa) -- determina el siguiente estado interno del sistema (cces)
  begin
     case Qa is -- Qa es el estado actual
                                                                             estas señales indican el siguiente
                                                                             estado interno del sistema (Qs)
          when cero =>
                                                         proceso 1
                                                                            proceso 2
                                                                                             proceso 3
                if (alfa = '1') then
                                            alfa -
                                                                                             Circuito
                                                   Circuito combinacional
                                                                                          combinacional
                                                                                                          beta
                                                                             Memoria
                   Os \le uno:
                                                   estado siguiente (cces)
                                                                                           salida (ccs)
                else
                                                                                  clk
                                                                           reset
                   Os \leq cero;
                end if;
                                                                                                        138
```

```
when uno =>
              if (alfa = '0') then Qs \le dos;
              else Qs \le uno;
                                                                  reset
              end if;
         when dos =>
              if (alfa = '1') then Qs \le tres;
              else Qs \le dos;
              end if;
         when others =>
              if (alfa = '0') then Qs \le cero;
              else Qs \le tres;
              end if;
     end case;
 end process;
process (reset, clk) -- este proceso implementa el bloque de memoria
 begin
                    -- actualiza el estado interno del sistema
   if (reset = '1') then Qa \leq cero;
    elsif (rising edge(clk)) then Qa \le Qs;
   end if;
 end process;
```


```
process (Qa) -- este proceso implementa el circuito combinacional de salida (ccs)
begin -- determina la salida (m) del sistema a partir del valor del estado interno (Qa)
case Qa is
    when cero => beta <= '0';
    when uno => beta <= '0';
    when dos => beta <= '1';
    when others => beta <= '1'; -- para evitar la implementación de latches no deseados end case;
end process;
end control;</pre>
```



Ejemplo (estilo de diseño con 2 procesos): otra descripción del sistema secuencial anterior, pero ahora con la *salida sincronizada* con la señal de *reloj*


```
library ieee;
use ieee.std_logic_1164.all;
                                                           reset
entity control is
       port (reset, clk, alfa : in std_logic;
                                                               \alpha = 0
                                                                        \alpha = 1
             beta: out std logic);
end control;
architecture control of control is
type estado is (cero, uno, dos, tres); -- declaración de un tipo de dato enumerated
 signal Q: estado; -- sólo se actualiza 1 vez en cada ejecución del proceso
begin
 process (reset,clk) -- este proceso calcula Q (cces + memoria)
 begin
    if (reset = '1') then Q \le cero;
     elsif (rising edge(clk)) then -- continúa en la siguiente página
```

```
\alpha = 0
      case Q is -- se define la evolución del estado interno
        when cero =>
                                                                                    \alpha = 1
             if (alfa = '1') then Q \leq uno;
                                                                     reset
                                                                                              \alpha = 0
             else Q \leq cero;
                                                                          \alpha = 0
             end if;
         when uno =>
             if (alfa = '0') then Q \le dos;
             else Q \le uno;
             end if:
         when dos =>
             if (alfa = '1') then Q \le tres;
             else Q \leq dos;
             end if:
         when others =>
             if (alfa = `0`) then Q \le cero;
             else Q \leftarrow tres;
                                                                                   proceso 2
                                                       proceso 1
             end if:
                                         reset -
                                                                                   Circuito
                                                                       reset -
                                                  Circuito combinacional
                                          alfa
                                                                                 combinacional
                                                                         clk
      end case;
                                                estado siguiente + memoria
                                                                                                 _ beta
                                                                                  salida (ccs)
  end if;
                                           Q
                                                    (cces + memoria)
                                                                              (sincronizada con clk)
end process;
```



end control;

Importante: con el código anterior, la salida m actualiza su valor con un periodo de reloj de retraso con respecto a la actualización del estado interno Q. Esto es debido a que el proceso que determina el estado interno (Q) y el proceso que determina la salida (m_s) se ejecutan al mismo tiempo. Lo que hace que el proceso que calcula el valor de la salida (m_s) utilice el valor de Q previo al que se está calculando al mismo tiempo en el otro proceso




Ejemplo (de diseño con 3 procesos): descripción de un sistema secuencial síncrono definido mediante el diagrama de flujo de la derecha (modelo de *Moore*).

```
library ieee;
                                                                             z = 0
                                                                                               z = 0
use ieee.std logic 1164.all;
                                                                                     a=1
                                                                             cero
                                                                                                tres
                                                                     reset
entity control is
                                                                                   a = 0
                                                                                         a = 1
                                                                          a = 0
  port (a, clk, reset : in std logic;
         z : out std logic);
                                                                             dos
                                                                                                uno
                                                                                       a = 1
end control;
architecture control of control is
type estado is (cero, uno, dos, tres); -- declaración de un tipo de dato enumerated
  signal Qa, Qs: estado; -- declaración de dos señales de tipo estado
begin
 process (a, Qa) -- determina el siguiente estado interno del sistema (cces)
 begin
                                                                            estas señales indican el siguiente
   case Qa is -- Qa es el estado actual
                                                                            estado interno del sistema (Os)
                                                                           proceso 2
                                                         proceso 1
     when cero =>
                                                                                           proceso 3
                                                                                           Circuito
        if (a = '1') then Qs \le tres;
                                                   Circuito combinacional
                                                                           Memoria
                                                                                        combinacional
                                                                                         salida (ccs)
        else Qs \le dos;
                                                   estado siguiente (cces)
                                                                          reset
                                                                                clk
        end if;
```

```
z = 0
                                                                                                    z = 0
          when uno =>
                                                                                         a = 1
               if (a = '0') then Qs \le cero;
                                                                         reset .
                                                                                       a = 0 a = 1
               else Qs \le dos;
                                                                             a = 0
               end if;
                                                                                                    uno
          when dos =>
                                                                                           a = 1
                                                                                                    z = 1
               if (a = '1') then Qs \le tres;
               else Qs \le dos;
                                                                             estas señales indican el siguiente
               end if;
                                                                             estado interno del sistema (Os)
                                                                             proceso 2
                                                          proceso 1
                                                                                            proceso 3
          when others \Rightarrow Qs \leq uno;
                                                                                            Circuito
                                                    Circuito combinacional
                                                                             Memoria
                                                                                          combinacional
                                                                                                        _ Z
     end case;
                                                                                           salida (ccs)
                                                    estado siguiente (cces)
 end process;
                                                                           reset clk
process (reset, clk) -- implementa el bloque de memoria
                      -- actualiza el estado interno del sistema
 begin
    if (reset = '1') then Qa \le cero;
    elsif (rising edge(clk)) then Qa \le Qs;
    end if;
 end process;
```

```
process (Qa) -- este proceso implementa el circuito combinacional de salida (ccs)
begin -- determina la salida (m) del sistema a partir del valor del estado interno (Qa)
case Qa is
    when cero => z <= '0';
    when uno => z <= '1';
    when dos => z <= '1';
    when others => z <= '0'; -- para evitar la implementación de biestables no deseados end case;
end process;
end control;</pre>
```



Ejemplo (de diseño con 2 procesos): descripción del sistema secuencial síncrono anterior con la salida sincronizada con la señal de reloj (modelo de *Moore*).

```
library ieee;
                                                                         z = 0
                                                                                            z = 0
use ieee.std logic 1164.all;
                                                                                  a=1
                                                                         cero
                                                                 reset
entity control is
                                                                               a = 0
                                                                                      a=1
                                                                      a = 0
  port (a, clk, reset : in std logic;
         z: out std logic);
                                                                         dos
                                                                                            uno
                                                                                   a = 1
end control;
                                                                         z = 1
architecture control of control is
type estado is (cero, uno, dos, tres); -- declaración de un tipo de dato enumerated
  signal Q: estado; -- declaración de una señal de tipo estado
begin
 process (reset, clk) -- determina el estado interno del sistema (cces)
 begin
                                                           proceso 1
                                                                                       proceso 2
   if (reset = '1') then
                                             reset
                                                                           reset -
                                                                                        Circuito
                                                      Circuito combinacional
      Q \leq cero;
                                                                                     combinacional
                                                                             clk_
                                                    estado siguiente + memoria
    elsif (rising edge(clk)) then
                                                                                      salida (ccs)
                                               Q
                                                        (cces + memoria)
                                                                                   (sincronizada con clk)
 -- continúa en la página siguiente
```

case Q is -- se define la evolución del estado interno

```
when cero =>
                                                                        z = 0
                                                                                          z = 0
                                                                                a = 1
             if (a = '1') then Q \leq tres;
                                                                reset
             else Q \leq dos;
                                                                              a = 0 a = 1
                                                                     a = 0
             end if;
         when uno =>
             if (a = `0`) then Q \le cero;
             else Q \leq dos;
             end if;
         when dos =>
             if (a = '1') then Q \leq tres;
             else Q \leq dos;
             end if;
         when others \Rightarrow Q \ll uno;
                                                         proceso 1
                                                                                    proceso 2
      end case;
                                           reset -
                                                                                    Circuito
                                                                        reset -
                                                   Circuito combinacional
                                                                                  combinacional
  end if:
                                                                          clk_
                                                 estado siguiente + memoria
                                                                                   salida (ccs)
end process;
                                                     (cces + memoria)
                                                                               (sincronizada con clk)
```

-- continúa en la página siguiente

```
process (reset, clk) -- este proceso calcula la salida sincronizada con clk (ccs)
  begin
    if (reset = '1') then z \le '0'; -- reset asíncrono
     elsif (rising edge(clk)) then
          case Q is
          when cero \Rightarrow z \iff '0';
          when uno \Rightarrow z \Leftarrow '1';
          when dos \Rightarrow z \iff 1';
          when others \Rightarrow z \iff co'; -- para evitar latches no deseados
        end case;
     end if;
end process;
end control;
             z = 0
                                 z = 0
                                                             proceso 1
                                                                                          proceso 2
                      a = 1
                                              reset
                                                                                           Circuito
                                                                              reset -
                                                       Circuito combinacional
     reset
                                                                                        combinacional
                                                                                clk.
                    a = 0 a = 1
                                                     estado siguiente + memoria
          a = 0
                                                                                         salida (ccs)
```

uno

a = 1

(cces + memoria)

(sincronizada con clk)

Components (componentes)

- Un *componente* es un código que describe el comportamiento de un circuito en vhdl y que como tal está formado por la declaración de *bibliotecas* (*libraries*), *paquetes*, una *entidad* y una *arquitectura*.
- Un *componente* está pensado para ser utilizado en la descripción de otros circuitos (equivale a una función en un lenguaje de programación), permitiendo reutilizar código y crear diseños jerárquicos.
- Para utilizar un *componente* en la descripción de un circuito es necesario *declararlo* en la *arquitectura* de dicho circuito (antes de *begin*). En la declaración de un *componente* se indican las características de los terminales (PORT) del circuito que describe así como los parámetros (*generic*) utilizados en su descripción, en caso necesario. Su sintaxis es la siguiente (es muy parecida a la de una entidad):

```
component nombre is -- declaración de un componente
port (nombre_entradas : in tipo_señal;
    nombre_salidas : out tipo_señal);
end component;
```

• La sintaxis de la *llamada* o *uso* (*instantiation*) de un *componente*, a escribir en el cuerpo de una *arquitectura*, es la siguiente:

```
etiqueta : nombre_componente
    port map (relación entre terminales); -- separados por comas
```

- * Es obligatorio que la llamada al componente lleve una etiqueta
- * La expresión "relación entre terminales" se refiere a la relación entre los nombres de los terminales utilizados al definir el componente y los nombres de los terminales que se conectan a dicho componente en el circuito en el que se utiliza. La forma habitual de indicar dicha relación es la siguiente:


nombre terminal componente => nombre terminal del componente en el circuito

- * no importa el orden en el que se establezca la relación entre los terminales
- La definición de un *componente* puede estar guardada en una biblioteca (*library*). En tal caso, para poder utilizar el componente es necesario incluir la biblioteca en el archivo vhdl que lo utiliza, junto con las demás bibliotecas.


• En la descripción de un circuito se pueden utilizar *componentes* que no están guardados en una *biblioteca* (*library*), siempre que se incluyan los archivos en los que se definen dichos *componentes* en el proyecto del circuito .

(ver ejemplo a continuación)

Ejemplo diseño jerárquico 1: descripción del siguiente circuito utilizando componentes



A modo de ejemplo, el circuito anterior se puede considerar formado por las siguientes partes:



A continuación se definen los componentes 1 y 2 indicados en la diapositiva anterior así como el circuito. A la hora de describir el *circuito* se asume que los componentes 1 y 2 están definidos en archivos incluidos en el proyecto:

Definición del *componente* 1 indicado en la parte derecha y que se utilizará más adelante en la definición del *circuito*.

componente 1

```
library ieee;
use ieee.std_logic_1164.all;

entity componente_1 is -- entidad del componente
    port (a, b: in std_logic;
    f: out std_logic);

end componente_1;

architecture componente_1 of componente_1 is -- arquitectura del componente
begin
    f <= not a or b; -- la operación not es prioritaria
end componente_1;
```

Definición del *componente* 2 indicado en la parte derecha y que se utilizará más adelante en la definición del *circuito*.

componente 2

```
library ieee;
use ieee.std_logic_1164.all;
entity componente_2 is -- entidad del componente
    port (a, b, c : in std_logic;
        f : out std_logic);
end componente_1;

architecture componente_2 of componente_2 is -- arquitectura del componente
begin
    f <= (a and b) nand c; -- not(a and b and c)
end componente 2;
```

Nota: el que los nombres de los terminales del *componente* sea distintos a los que tiene en el circuito que se va a utilizar es algo que habrá que tener en cuenta al llamar (*instantiate*) al *componente*.

Definición del *circuito* indicado en la parte derecha, teniendo en cuenta que los *componentes* 1 y 2 ya están definidos.

```
library ieee;
                                                                          aux1
                                                            componente 1<sub>f</sub>
use ieee.std logic 1164.all;
                                                                               &
entity circuito 1 is -- entidad del circuito 1
                                                           b componente 2
       port (a, b, c, d: in std_logic;
            f: out std logic);
end circuito 1;
architecture circuito of circuito is -- arquitectura del circuito 1
 signal aux1, aux2 : std_logic;
 component Componente 1 -- declaración componente 1 (definido en otro archivo)
 port(a, b : in std logic;
     f: out std logic);
 end component;
 component Componente_2 -- declaración componente_2 (definido en otro archivo)
 port(a, b, c : in std logic;
     f: out std logic);
 end component;
                                                                                     157
```

begin -- arquitectura del circuito

```
port map (a => a, b => b, f => aux1); -- terminal\ componente => terminal\ circuito


U2 : componente_2 -- llamada\ al\ componente_2

port map (a => b, b => c, c => d, f => aux2);


f <= aux1\ and\ aux2;
end circuito_1;
```

U1 : componente_1 -- llamada (instantiation) al componente_1


Nota: $f(d,c,b,a) = \sum_{4} (0,2,3,4,6,7,8,10,11,12)$



Ejemplo diseño jerárquico: descripción del siguiente circuito utilizando componentes



el circuito anterior se puede considerar formado por las siguientes partes:



Definición del *componente* 1 indicado en la parte derecha y que se utilizará más adelante en la definición del *circuito*.

```
library ieee;
use ieee.std_logic_1164.all;

entity componente_1 is -- entidad del componente
    port (a, b, c : in std_logic;
        f : out std_logic);
end componente_1;

architecture componente_1 of componente_1 is -- arquitectura del componente
begin

f <= c and (a xnor b);
end componente_1;
```

componente 1

Definición del *componente* 2 indicado en la parte derecha y que se utilizará más adelante en la definición del *circuito*.

```
library ieee;

use ieee.std_logic_1164.all;

entity componente_2 is -- entidad del componente
    port (a : in std_logic;
        f : out std_logic);

end componente_2;

architecture componente_2 of componente_2 is -- arquitectura del componente
begin
    f <= not a;
end componente_2;
```

Definición del *componente* 3 indicado en la parte derecha y que se utilizará más adelante en la definición del *circuito*.

```
library ieee;

use ieee.std_logic_1164.all;

entity componente_3 is -- entidad del componente

port (a, b: in std_logic;

f: out std_logic);

end componente_3;

architecture componente_3 of componente_3 is -- arquitectura del componente
begin

f <= b or a;
end componente_3;
```

```
Definición del circuito indicado en la parte derecha, teniendo en cuenta que los
componentes 1 2 y 3 ya están definidos.
                                                   dcba
                                                             componente 1
library ieee;
                                                                      &
                                                                         aux1
use ieee.std_logic_1164.all;
                                                                            ≥1
entity circuito 1 is -- entidad del circuito 2
                                                                     &
       port (a, b, c, d: in std logic;
                                                                             componente 3
                                                                         aux3
            f: out std logic);
                                                                \overline{aux2}
end circuito_1;
                                                         componente 2
architecture circuito of circuito is -- arquitectura del circuito 2
 signal aux1, aux2, aux3 : std logic;
 component Componente 1 -- declaración componente 1 (definido en otro archivo)
 port(a, b, c : in std_logic;
     f: out std logic);
 end component;
 component Componente_2 -- declaración componente_2 (definido en otro archivo)
 port(a : in std_logic;
     f: out std logic);
 end component;
                                                                                     163
```

```
component Componente 3 -- declaración componente 3 (definido en otro archivo)
 port(a, b : in std logic;
                                                          dcba
     f: out std logic);
                                                                    componente 1
 end component;
                                                                           &
                                                                              f_{aux1}
begin -- arquitectura del circuito
                                                                                  a \ge 1
                                                                    = 1
U1 : componente_1 -- asignaciones de nombres
                                                                            &
                                                                                ____componente_3
aux3
port map (a, c, d, aux1);
                                                                             componente 1
-- equivale a port map (a \Rightarrow a, b \Rightarrow c, c \Rightarrow d, f \Rightarrow aux1);
                                                                componente 2
U2 : componente 1 -- llamada (instantiation) al componente 1
port map (a, b, aux2, aux3);
-- equivale a poner: port map (a => a, b => b, c => aux2, f => aux3);
U3 : componente_2 -- llamada al componente_2
port map (d, aux2); -- equivale a poner port map (a => d, f => aux2);
U4 : componente_3 -- llamada al componente_3
port map (aux1, aux3, f); -- port map (a => aux1, b => aux3, f => f);
end circuito 2;
Nota: f(d,c,b,a) = \sum_{a} (0,3,4,7,8,10,13,15)
```

Test bench (simulación funcional):

Para simular el comportamiento de un circuito es necesario definir los valores de sus entradas durante un cierto intervalo de tiempo, con el fin de comprobar si los valores de las salidas correspondientes a dichas entradas son los deseados o no. En vhdl, se denomina *test bench* a un código que describe el valor de las entradas de un circuito durante un cierto intervalo de tiempo.

El código correspondiente a un *test bench* debe incluir una *entidad* y una *arquitectura*, las cuales se caracterizan por lo siguiente:

Entity: normalmente no se indican ni entradas ni salidas, de modo que su sintaxis suele ser la siguiente:

entity nombre is
end nombre;

Nota: haz click con el botón derecho en la zona en blanco de Hierarchy y elige VHDL Module. Modifica el archivo generado, marca la opción Simulation y selecciona el archivo testbench

Architecture: aquí se realiza la llamada (instantiation) del circuito que se va a simular, considerado como un componente (el cual debe estar definido en otro archivo). Aquí también se incluye la definición de los valores de las entradas (ver siguiente ejemplo)

Ejemplo: definición de un *testbench* para simular el comportamiento del circuito indicado en la parte derecha (simulación funcional).

```
library ieee;
use ieee.std logic 1164.all;
entity Comparador 2 tb is -- en un test bench no hay PORT
end Comparador 2 tb;
architecture Comparador 2 of Comparador 2 tb is
  component Comparador 2 -- declaración del circuito a simular como un componente
  port(a, b: in std logic vector (1 downto 0);
        a mayor b, a menor b, a igual b : out std logic);
  end component;
  signal a, b : std_logic_vector (1 downto 0); -- declaración señales de interconexión
  signal a mayor b, signal a igual b, signal a menor b : std_logic;
begin -- architecture
uut: Comparador 2 -- llamada al componente denominado Comparador 2
port map (a => a, -- Se indica la relación entre los nombres de los terminales del
          b => b, -- component y los nombres de los terminales a los que se conectan
          a mayor b \Rightarrow a mayor b,
          a menor_b => a_menor_b,
          a igual \overline{b} => a igual \overline{b}); -- continúa en la siguiente página.
                                                                                   166
```

```
process -- genera las señales de entrada durante un tiempo dado
begin
 a <= "00":
 b \le "00";
 wait for 40ns; -- espera 40ns antes de continuar con la ejecución del código
 a \le "01";
 b \le "10";
 wait for 40ns;
 a \le "10";
 b \le "00";
 wait for 40ns:
 a \le "10";
 b \le "10";
 wait; -- mantiene los últimos valores establecidos hasta que finalice la simulación
end process;
end; -- architecture
```

Nota: el intervalo de tiempo especificado para las señales de entrada debe ser mayor que el tiempo de simulación indicado en el simulador (en *Process properties*: simulation run time). Esto se puede conseguir, por ejemplo, poniendo un wait como última instrucción.

Ejemplo: definición de un *testbench* para simular el circuito indicado en la parte derecha (simulación funcional). Se utilizan 2 procesos, uno para generar la señal periódica *clk* y otro para generar las señales *reset* y *d*.

```
library ieee;
use ieee.std_logic_1164.all;
entity flip flop d tb is
end flip flop d tb;
architecture behavior of flip_flop_d_tb is
  component flip flop d -- declaración del component cuyo funcionamiento se va a simular
  port (reset, d, clk: in std logic;
       q : out std logic);
  end component;
  signal reset : std logic := '0'; -- declaración de señales de conexión con el componente
  signal clk: std logic := '0'; -- a simular
  signal d: std logic := '0';
  signal q : std logic;
  constant clk period: time:= 20 ns; -- se define la contante clk period con el valor 20 ns
```

```
begin -- architecture
  uut: flip flop d -- instantiate the unit under test (llamada al process a simular)
      port map (reset => reset,
                  clk => clk.
                  d \Rightarrow d
                  q \Rightarrow q;
 clk process : process -- con este process se genera una señal periódica denominada clk
 begin
                         -- con un ciclo de trabajo 0.5 y periodo el valor de la constante clk period
   clk <= '0':
                         -- este process se ejecuta cada vez que se cumple la condición de un wait
   wait for clk_period/2; -- se esperan 10ns antes de ejecutar la siguiente instrucción
   clk <= '1';
   wait for clk_period/2; -- se esperan 10ns antes de ejecutar la primera instrucción del process
end process;
stim proc: process -- con este process se generan los valores de las señales de entrada
  begin
    wait for 30 ns; -- se mantiene activo el reset durante los primeros 30 ns.
    reset <= '1'; -- se desactiva el reset (activo a nivel bajo)
    wait for clk period;
    d \le '1':
    wait for clk period;
    d \le 0':
                                                                                             169
```

```
wait for clk_period;
d <= '1';
wait for 2*clk_period;
d <= '0';
wait;
end process;
end;</pre>
```

Otra versión del testbench anterior con un solo process (simulación funcional).

```
library ieee;
                                                                      reset – R
use ieee.std logic 1164.all;
entity flip flop d tb is
end flip flop d tb;
architecture behavior of flip flop d tb is
  component flip_flop_d -- declaración del component cuyo funcionamiento se va a simular
  port (reset, d, clk: in std logic;
        q: out std logic);
  end component;
  signal reset, clk, d, q : std_logic; -- declaración de señales de conexión con el componente
                                     -- a simular.
begin -- architecture
 uut: flip_flop_d -- llamada al component a simular
  port map (reset => reset,
             clk => clk,
             d \Rightarrow d,
             q \Rightarrow q;
```

```
stim_proc: process -- con este process se generan los valores de las señales de entrada
begin
 reset <= '0'; -- valores iniciales (se activa el reset)
 clk <= '0';
 d \le '0';
 wait for 30 ns;
 reset <= '1'; -- se desactiva el reset (activo a nivel bajo)
 wait for 10ns; -- 40ns
 clk <= '1';
 wait for 10ns; -- 50ns
 clk <= '0';
 wait for 10ns; -- 60ns
 clk <= '1';
 d \le '1';
 wait for 10ns; -- 70ns
 clk <= '0';
 wait for 10ns; -- 80ns
 clk <= '1';
 d \le '0';
 wait for 10ns; -- 90ns
```

```
clk <= '0';
 wait for 10ns; -- 100ns
 clk <= '1';
 wait for 10ns; -- 120ns
 clk <= '0';
 wait for 10ns; -- 130ns
 clk <= '1';
 d \le '1';
 wait for 10ns; -- 140ns
 clk <= '0';
 wait for 10ns; -- 150ns
 clk <= '1';
 wait for 10ns; -- 160ns
 clk <= '0';
 wait;
 end process;
end;
```

Ejemplo: definición de un *testbench* para simular el comportamiento del circuito indicado en la parte derecha (simulación funcional).

```
CTR 4
library ieee;
                                                                       reset -0
                                                                      mode \longrightarrow M1
use ieee.std logic 1164.all;
                                                                     enable — G2
entity tb is
                                                                      input \longrightarrow \overline{1}, 2-/1, 2+
end tb;
                                                                                   [1]
architecture behavior of th is
                                                                                   [2]
component contador 4 reversible
                                                                                   [4]
port (reset, mode, enable, input: in std logic;
                                                                                   [8]
      q: inout std logic vector(3 downto 0));
end component;
signal reset, mode, enable, clk : std logic; -- se podrían asignar valores iniciales
signal q : std logic vector(3 downto 0);
constant clk period : time := 20 ns;
begin
uut: contador 4 reversible -- llamada al component que se va a simular
 port map (reset => reset,
            mode => mode,
             enable => enable,
            input => clk,
            q \Rightarrow q;
```

 $-Q_0$

 $-Q_2$

 $-Q_3$

```
clk_process : process -- process que genera una señal clk periódica
begin
 clk <= '0';
 wait for clk period/2;
 clk <= '1';
 wait for clk_period/2;
end process;
stim proc : process -- process que genera las señales de entrada
begin
 reset <= '0'; -- valores iniciales (reset activo a nivel bajo)
 mode <= '0';
 enable <= '0';
 wait for 40 ns;
 reset <= '1'; -- se desactiva el reset
 wait for clk period;
 enable <= '1';
 wait for clk period*3;
 mode <= '1';
 wait;
end process;
end;
```

Definición del circuito indicado en la parte derecha

```
library ieee;
                                                                              [1]
use ieee.std logic 1164.all;
                                                                             [2]
use ieee.numeric std.all;
                                                                             [4]
entity contador 4 bits reset is
                                                                              [8]
  port (reset, input : in std_logic;
        Q: out std logic vector (3 downto 0));
end contador 4 bits reset;
architecture behavioral of contador 4 bits reset is
begin
 process (reset, input)
  variable aux : unsigned (3 downto 0) := "1010"; -- en la simulación Q empieza en 10
 begin
  if(reset = '0') then aux := "0000";
  elsif (rising edge(input)) then aux := aux - 1;
  end if;
  Q <= std logic vector(aux);
 end process;
end behavioral;
```

Ejemplo: de un testbench para simular el comportamiento del circuito indicado en la parte derecha (simulación funcional).

```
library ieee;
use ieee.std_logic_1164.all;
entity tb is
end tb;
architecture behavior of th is
component contador_4_bits_reset – declaración componente
  port(reset, input : in std logic;
        q: out std logic vector(3 downto 0));
end component;
  signal reset : std_logic := '1'; -- reset no activo
  signal input : std logic := '0';
  signal q : std logic vector(3 downto 0);
begin
  uut: contador 4 bits reset -- instantiate the unit under test (uut)
  port map (reset \Rightarrow reset, input \Rightarrow input, q \Rightarrow q);
```

 Q_0

 Q_1

 Q_2

 Q_3

[1]

[2]

[4]

[8]

reset - a R

input

```
process -- este proceso genera la señal input (es un bucle infinito)
 begin
   wait for 10 ns;
   input <= '1';
   wait for 10 ns;
   input <= '0';
 end process;
 process -- este proceso genera las señal de reset
 begin
   wait for 400 ns;
   reset <= '0';
 end process;
end;
```

Ejemplo de un testbench para el circuito de la figura (simulación funcional)


```
library ieee;
use ieee.std_logic_1164.all;
entity th is
end tb;
architecture behavior of th is
component comparador_2bits -- declaración del componente a simular
port(a, b: in std logic vector(1 downto 0);
     c: out std logic);
end component;
signal a, b : std_logic_vector(1 downto 0);
signal c : std logic;
begin
uut: comparador 2bits -- llamada al circuito a simular
port map (a => a, b => b, c => c);
stim_proc: process -- process que genera las señales de entrada
-- continúa en la página siguiente
```

```
begin
wait for 10 ns;
a <= "01";
b <= "10";
wait for 10 ns;
a <= "00";
b <= "01";
wait for 10 ns;
a <= "11";
b <= "01";
wait for 10 ns;
a <= "11";
b <= "11";
wait;
end process;
end;
```

Notas para ISE:

- · A la hora de crear un *test bench*, en View hay que tener seleccionada la opción Simulation y a continuación hacer 1 click con el ratón en el nombre de la FPGA
- · Para realizar una *simulación funcional*, hay que hacer lo siguiente:
- _ en View hay que elegir Simulation
- _ en *Hierarchy* hay que seleccionar el *test bench*
- _ en *Processes* hay que hacer doble click en *Simulate Behavioral Model* o bien hacer click con el botón derecho en *Simulate Behavioral Model* y elegir *Rerun All*. (conviene que antes se haga doble click en *Behavioral check syntax*)
- · Para establecer el tiempo que se va a simular el funcionamiento del circuito, hay que hacer click con el botón derecho en *Simulate Behavioral Model* y seleccionar *Process Properties*. En la ventana que se abre se indica el tiempo en *Simulation Run Time*.

Para la Basys 2



ICF (Implementation Constraints File)... ejemplo para Basys 2

```
# Reloi
# Interruptores
                                                    net "clk" LOC = "B8";
net "a<7>" LOC = "N3"; # SW7
net "a<6>" LOC = "E2"; # SW6
net "a<5>" LOC = "F3"; # SW5
net "a<4>" LOC = "G3"; # SW4
net "a<3>" LOC = "B4"; # SW3
net "a<2>" LOC = "k3"; # SW2
net "a<1>" LOC = "L3"; # SW1
net "a<0>" LOC = "P11"; # SW0
# Leds
net "b<0>" LOC = "M5"; # Led 0
net "b<1>" LOC = "M11"; # Led 1
net "b<2>" LOC = "P7"; # Led 2
net "b<3>" LOC = "P6"; # Led 3
# Botones
net "c" LOC = "G12"; # BTN0
net "d" LOC = "C11"; # BTN 1
net "e" LOC = "M4"; # BTN 2
```

net "f" LOC = "A7"; # BTN 3

VHDL or VERILOG

To answer the question of VHDL vs Verilog, you should really keep in mind your goals and where you'll be using the language. In the United States, the commercial industries tend to use more Verilog, while the aerospace and defense industries more heavily favor VHDL; the language you learn should reflect which industry you're more interested in.

Also consider the depth and style you're comfortable working at. VHDL lends itself to describing hardware at more abstracted levels (like case statements, if/then, etc.), while Verilog is good at describing hardware down to the gate level (nand, xor, etc.). If you're not familiar with schematic layout or your background is heavy in computer programming, you might be better off using VHDL until you really get familiar with the physical FPGA constructs.