Un experto que resuelve problemas debe estar dotado con dos cualidades incompatibles, una inquieta imaginación y una paciencia tenaz.

Tema 5: Sistemas secuenciales.

Howard W. Eves

- 5.1: Introducción.
- 5.2: Sistemas secuenciales asíncronos.
  - 5.2.1: Biestables asíncronos.
- 5.3: Sistemas secuenciales síncronos.
  - 5.3.1: Biestables síncronos.
  - 5.3.2: Análisis y síntesis de sistemas secuenciales síncronos.

Modelos de Mealy y Moore.

- 5.3.3: Bloques funcionales síncronos
  - 5.3.3.1: Contadores.
  - 5.3.3.2: Registros.

• Los Sistemas Digitales se pueden clasificar en dos grupos, de acuerdo con su comportamiento:

$$Sistemas\ Digitales \begin{cases} \cdot\ Sistemas\ combinacionales. \\ \cdot\ Sistemas\ secuenciales \begin{cases} as\'incronos \\ s\'incronos \end{cases}$$

**DEF. 1**: Los sistemas combinacionales se caracterizan porque el valor lógico de sus salidas, en cualquier instante de tiempo t que se considere, s'olo depende del valor lógico de sus entradas en dicho instante de tiempo t.

**DEF. 2**: Los sistemas secuenciales (*sequential machine or state machine*) se caracterizan porque los estados lógicos de sus salidas, en cualquier instante de tiempo *t* que se considere, en general, dependen de:

- i) Las condiciones iniciales en las que ha comenzado a funcionar el sistema.
- *ii)* La secuencia de todas las entradas que se han aplicado al sistema (circuito) hasta dicho instante de tiempo *t*.
- *iii*) El estado lógico de las entradas en dicho instante *t*.

### *Ejemplos*:

- Circuito de control de un ascensor.
- Circuito de control del cambio de canal de una T.V.

Nota: los sistemas secuenciales necesitan guardar información, mientras que los sistemas combinacionales no lo hacen.

- **DEF. 3**: Los sistemas secuenciales se caracterizan porque el valor lógico de sus salidas, en cualquier instante de tiempo *t* que se considere, dependen de:
- \_ El *estado interno* del sistema [equivale a *i*) y *ii*) en la Def.1].
- \_ El *estado lógico* de sus entradas [equivale a *iii*) en la Def.1].

**DEF. 4:** Se define el *estado interno* de un sistema secuencial como un conjunto de variables lógicas, denominadas *variables de estado*, cuyos valores en cualquier instante de tiempo *t* que se considere contienen la información <u>necesaria</u> acerca del pasado del sistema para explicar su comportamiento futuro.

# Las variables de estado se caracterizan por lo siguiente:


- ✓ Son variables lógicas que crea el propio sistema secuencial.
- ✓ No representan necesariamente magnitudes físicas conocidas.
- ✓ En la mayoría de los sistemas secuenciales se pueden definir diferentes grupos de variables de estado para representar el *estado* del sistema.
- ✓ Un sistema secuencial con n variables de estado tiene como mucho  $2^n$  estados distintos.

número de estados finito ⇒ sistemas (o máquinas) de estados finitos.


Los sistemas secuenciales se diseñan (y se analizan) a partir de los conceptos anteriores siguiendo dos estructuras o modelos distintos, denominados modelos de *Mealy* y de *Moore*.

Nota 1: se puede demostrar que para todo sistema diseñado siguiendo el modelo de *Mealy* existe un modelo de *Moore* equivalente y viceversa. Ahora bien, aunque un diseño se pueda sustituir por otro, su funcionamiento no es exactamente el mismo.

Nota 2: Aunque en general el modelo de *Mealy* proporciona circuitos más sencillos, hay sistemas cuyo comportamiento se describe mucho mejor mediante un modelo de *Moore*.







 $E_t$ : entradas del sistema

 $S_t$ : salidas del sistema

 $Q_t$ : estado actual

clk : señal de sincronismo

$$S_{t} = f_{Moore}\left(Q_{t}\right)$$

### Dispositivos de memoria: Biestables.

# 

#### Características:

- Un *biestable* es un circuito digital muy sencillo que guarda (memoriza) 1 bit de información.
- Básicamente, un *biestable* posee: 1 salida (*Q*), 1 ó 2 entradas de información (según el tipo de *biestable* que se considere) y, en algunos casos, entradas auxiliares.
- Las entradas de información sirven para indicarle al *biestable* el valor lógico que debe memorizar (0 ó 1).
- La salida proporciona en todo momento el valor guardado por el *biestable*.
- Puede tener entradas auxiliares que permiten controlar su funcionamiento

• Un biestable constituye por si solo un sistema secuencial  $\Rightarrow$  los *biestables* se pueden clasificar en *asíncronos* y *síncronos*.

Una posible clasificación de los biestables es la siguiente:

- A nivel funcional, el comportamiento de un biestable se puede definir mediante:
- \_ Una *ecuación característica*: proporciona el nuevo valor a guardar  $(Q_{t+1})$  en función del valor de las entradas y del valor guardado actualmente.

$$Q_{t+1} \equiv Q_{t+\Delta t} \equiv Q_t^* = f(E_t, Q_t)$$


- Una tabla de transición de estados.
- \_ Un diagrama de flujo o diagrama de estados.
- \_ Un cronograma.

#### Biestables asíncronos: LATCHES

Se caracterizan porque obedecen en todo momento a sus entradas de información

#### Latch S-R:

- ✓ Es el más sencillo de <u>todos</u> los biestables
- ✓ Se utiliza como punto de partida para diseñar cualquier otro tipo de biestable



✓ Tiene dos entradas (de información):

 $S = set \rightarrow sirve \ para \ indicarle \ que \ guarde \ un \ 1$ 

 $R \equiv \text{reset} \rightarrow \text{sirve para indicarle que guarde un } 0$ 

### Nomenclatura para biestables

 $Q_t$ : representa el valor actual o presente de la salida Q de un biestable. Dicho de otra forma, representa el valor de la salida de un biestable <u>antes</u> de que ésta cambie de valor debido a un cambio de valor en una de sus entradas.

 $Q_{t+\Delta t}$ : representa el siguiente valor que tomará la salida Q de un biestable. Es decir, es el valor que pasará a tener la salida de un biestable como consecuencia de un cambio de valor de una entrada ( $\equiv$  es el siguiente valor que guardará el biestable)


#### Nomenclatura para variables de estado


 $Q_t$ : representa el valor actual o presente de una variable de estado. Dicho de otra forma, representa el valor de una variable de estado antes de que el sistema cambie de estado.


 $Q_{t+\Delta t}$ : representa el siguiente valor que tomará una variable de estado. Es decir, es el valor que tomará la variable de estado al cambiar el sistema a un nuevo estado.

*Nomenclatura*: 
$$Q_t \equiv Q$$
  $Q_{t+\Delta t} \equiv Q_{t+1} \equiv Q^*$ 

# • Definición de su comportamiento:










\* Esquema:

(grabado prioritario)







$$Q_{t+\Delta t}\left(S_{t},R_{t},Q_{t}\right) = \overline{R}_{t}Q_{t} + S_{t}$$



$$Q*(S,R,Q) = \overline{R}\cdot Q + S$$

(borrado prioritario)






$$S_{t}$$
 0 0 01 11 10  $S_{t}$  0 1 1 3 2 1 1 1 1 6

$$Q*(S,R,Q) = \overline{R}\cdot Q + S\cdot \overline{R} = \overline{R}(S+Q)$$

no


#### Latch *D* con entrada de habilitación:



#### Características:

- ✓ Tiene una entrada de información (*D*)
- ✓ Tiene una entrada auxiliar (*EN*) con la que se controla cuándo el *latch* obedece a la entrada de información y cuándo no.


• Definición de su comportamiento:




$EN_t$	$D_{t}$	$Q_{t}$	$Q_{t+\Delta t}$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	

no obedece a la entrada de información  $(Q_{t+\Delta t} = Q_t)$ .

guarda el valor que le indica la entrada de información  $(Q_{t+\Delta t} = D_t)$ .




# no



no


• Diagrama de bloques:

Latch D con entrada de habilitación



# • Esquema:

Latch D con entrada de habilitación



Biestables síncronos: Flip-Flops


Se caracterizan por lo siguiente:

- ✓ Básicamente, tienen dos tipos de entradas:
  - entradas de información (1 ó 2).
  - \_ entrada de sincronismo (1).
- ✓ La entrada de sincronismo es la encargada de habilitar las entradas de información
- ✓ Las entradas de información están habilitadas durante intervalos de tiempo muy pequeños (en torno a los flancos de sincronismo)
- ✓ Algunos *flip-flops* tienen entradas auxiliares (asíncronas). La acción de una entrada *asíncrona* siempre prevalece sobre la acción de una entrada *síncrona*.
- ✓ Los *flip-flops* se pueden clasificar en dos grupos:
  - Biestables *master-slave* (obsoletos!!!).
  - Biestables disparados por flanco (edge triggered).

# Biestables sincronizados por flanco (edge triggered)


Se caracterizan por lo siguiente:


✓ Se comportan como biestables asíncronos (*latches*) con una entrada de habilitación de las entradas de información.




✓ Las entradas de información están habilitadas durante intervalos de tiempo muy pequeños. Dichos intervalos están centrados en torno a los flancos de subida o bien de bajada que describe la señal de sincronismo ( $\equiv$  señal de reloj  $\equiv$  clk).


— entrada dinámica sensible a los flancos de subida









✓ El valor de las entradas de información debe permanecer *constante* durante el tiempo que están habilitadas  $(t_{set-up} + t_{hold})$ . Si no se cumple esta condición, el biestable entra en un estado *metaestable*.





# Flip-flop J-K disparado por flanco:




• Tiene 2 entradas de información (J y K) y una entrada de sincronismo (clk)

• Definición de su comportamiento:

clk	$J_{_t}$	$K_{t}$	$Q_{t}$	$Q_{t+\Delta t}$	no hagas nada, quédate como estás $(Q_{t+\Delta t}=Q_t)$ .	
<u>_</u>	0	0	0	0 )	no hagas nada avádata como estás (O = O)	
<b>-</b>	0	0	1	1	no nagas nada, quedate como estas $(Q_{t+\Delta t} = Q_t)$ .	
					ponte a memorizar un cero $(Q_{t+\Delta t}=0)$ .	
<b>-</b>	0	1	1	0		
<b>-</b>	1	0	0	1 )	ponte a memorizar un uno $(Q_{t+\Delta t}=1)$ .	
<b>_</b>	1	0	1	1		
<b>-</b>	1	1	0	1 )	agmbig alvalor grandado	
<b>-</b>	1	1	1	0	cambia el valor guardado	
ogto toble góle og gjerte durente leg fleneng de gybide de le geñel de gjeren						


esta tabla sólo es cierta durante los flancos de subida de la señal de sincronismo *clk* 


# $\begin{array}{ccc} & & & & & & & \\ J - IJ & & - Q \\ K - IK & & - K \end{array}$ $\begin{array}{cccc} & & & & & & - \overline{Q} \end{array}$




### Flip-flop *D* disparado por flanco:


- Tiene 1 entrada de información (D) y 1 entrada de sincronismo (clk)
- Definición de su comportamiento:







• Flip-flop D sincronizado con los flancos de bajada de clk





• Flip-flop D sincronizado con los flancos de subida de clk






#### Circuito 74xxx74

	, 100000	., .				$S \rightarrow S$
						$clk \longrightarrow C1$
clk	$\overline{S}$	$\overline{R}$	D	Q	$Q_{t+\Delta t}$	$\begin{array}{c c} D - 1D \\ \overline{R} -   R \end{array} \qquad \begin{array}{c} \overline{Q} \\ \overline{Q} \\$
X	0	0	X	X	prohibida	
$\boldsymbol{\mathcal{X}}$	0	1	X	X	1	funcionamiento asíncrono
X	1	0	X	х	0	
<b> √</b>	1	1	0	X	0	} funcionamiento síncrono
<b> √</b>	1	1	1	X	1	

- ✓ Las entradas asíncronas <u>siempre</u> prevalecen sobre las entradas síncronas.
- \_ Entradas de información asíncronas:  $\overline{S}$ ,  $\overline{R}$
- \_ Entadas de información síncronas: D


#### Circuito 74xxx112



<sup>✓</sup> Las entradas asíncronas prevalecen siempre sobre las entradas síncronas.

no


# Flip-flop *T* disparado por flanco (de bajada):



- T 1T• Tiene 1 entrada de información (T) y 1 entrada de sincronismo (clk) clk C1
- Definición de su comportamiento:

clk	$T_t$	$Q_{t}$	$Q_{t+\Delta t}$				
Ł	0	0	0				
Ł	0	1	$\left\{ egin{array}{c} Q_{t+\Delta t} \ \hline 0 \ 1 \end{array}  ight\}$ permanece en el estado en el que se encuentre $\left(Q_{t+\Delta t}=Q_{t} ight)$ .				
Ł	1	1	$\left. egin{aligned} 1 \ 0 \end{aligned}  ight\} \;\; cambia  de  estado  ig( Q_{t+\Delta t} = \overline{Q}_t  ig). \end{aligned}$				
esta tabla sólo es cierta durante los flancos de bajada de la señal de sincronismo							





Q = 1

#### Notas:

En el diagrama de flujo anterior, las transiciones sólo pueden tener lugar durante los flancos de bajada de la señal de sincronismo (clk)

T = 1

Q = 0

Los flip flops de tipo T aparecen en las librerías de los programas de configuración de las FPGAs y de las CPLDs

• Procedimiento general de diseño de un sistema secuencial síncrono.

Descripción del funcionamiento del circuito a diseñar

\_ Se determina el número de entradas del circuito a diseñar y se le asigna una variable lógica (distinta) a cada una de ellas.

\_ Se determina el número de salidas del circuito a diseñar y se le asigna una función lógica (distinta) a cada una de ellas.

(1) Se dibuja un diagrama de flujo que describa el comportamiento del circuito a diseñar.

Se determina la tabla de funcionamiento del sistema. Dicha tabla está formada por la tabla de transición de estados y por la tabla de verdad del circuito combinacional de salida (ccs).

Se minimiza el número de estados del modelo planteado (opcional)

Se codifican los estados del modelo propuesto, asignándole un número binario distinto a cada uno. El número de dígitos de los 'nombres (≡ números)' asignados a los distintos estados establece el número de variables de estado que se necesitan para representar el estado (interno) del sistema.


Cada vez que el sistema se encuentre en un determinado estado, las variables de estado (interno) tomarán el valor (número) asignado a dicho estado (interno).

Se elige el tipo de flip-flops que se van a utilizar en el bloque de memoria para guardar el valor de las variables de estado  $\equiv$  valor del estado interno. El valor de cada variable de estado se guardará en 1 flip-flop.

Se determina la tabla de excitación de los flip-flops elegidos.

Se determina la tabla de verdad del circuito combinacional del estado siguiente (cces)


Se determinan las expresiones más sencillas de las funciones que describen el comportamiento a nivel lógico de los circuitos combinacionales del estado siguiente y de salida.



Simular el funcionamiento del circuito diseñado (opcional). Si el circuito diseñado no funciona de acuerdo con las especificaciones se vuelve al punto (1)

Construcción de un prototipo. Si su funcionamiento no cumple las especificaciones se vuelve al punto (1)

## Ejemplo de obtención de un diagrama de flujo (modelo de Moore) I :




 $a = \begin{cases} 1 & \text{si el nivel del agua supera la posición del sensor (a)} \\ 0 & \text{si el nivel del agua es inferior a la posición del sensor (a)} \end{cases}$ 

 $b = \begin{cases} 1 & \text{si el nivel del agua supera la posición del sensor (b)} \\ 0 & \text{si el nivel del agua es inferior a la posición del sensor (b)} \end{cases}$ 

 $m = \begin{cases} 1 & \text{el motor bombea agua al depósito} \\ 0 & \text{el motor está parado} \end{cases}$ 


El sistema secuencial que controla el funcionamiento del motor debe garantizar en todo momento que el nivel del agua en el interior del depósito esté siempre comprendido entre los niveles que establecen los sensores *a* y *b*.

Diagrama de flujo (modelo de Moore):




En el estado 0, el motor está parado (m = 0) y el depósito se está vaciando. El sistema se mantiene en este estado mientras el nivel del agua sea superior al marcado por el sensor b. Cuando el nivel descienda por debajo de la posición del sensor b (b = 0), el motor se pondrá en funcionamiento (el sistema pasa al estado 1) hasta que se llene el deposito de agua (a = 1). En cuyo momento se deberá detener el motor (el sistema pasa al estado 0).

En este caso se trata de diseñar un sistema de control que haga que cada vez que se presione un pulsador  $\alpha$  se encienda una bombilla, en el caso de que esté apagada, o se apague en el caso de que esté encendida.




$$\beta = \begin{cases} 1 & \text{la bombilla está encendida} \\ 0 & \text{la bombilla está apagada} \end{cases}$$

Nota: pulsador ≠ interruptor




En el *estado* 0, la bombilla está apagada ( $\beta = 0$ ) y el pulsador no está presionado ( $\alpha = 0$ ). Estando en este estado, si se presiona el pulsador ( $\alpha = 1$ ), el sistema pasa al *estado* 1, en el que permanece hasta que se deja de presionar el pulsador ( $\alpha = 0$ ), en cuyo momento el sistema pasa al *estado* 2. En dicho estado la bombilla está encendida ( $\beta = 1$ ) y el pulsador no está presionado ( $\alpha = 0$ ). Estando en el estado 2, si se presiona el pulsador el sistema pasa al estado 3, en el que permanece hasta que se deja de presionar el pulsador. En cuyo momento el sistema pasa al estado 0, en el que la bombilla permanece apagada.

Ejemplo de implementación de un diagrama de flujo (modelo de Moore)




Del diagrama de flujo se deduce lo siguiente:




- tiene una única entrada: A
- tiene una única salida: Z
- tiene 4 estados. El estado más alto es  $3_{10} = 11_2 \implies$  el sistema tendrá 2 variables de estado  $Q(Q_1, Q_0)$  y, por lo tanto, el bloque de memoria estará formado por 2 flip-flops (en este caso se van a utilizar flip-flops de tipo D).

El diagrama de bloques del sistema secuencial a diseñar es el siguiente:




Nota: el sistema sólo puede cambiar de estado durante los flancos de subida de la señal *clk*. ¿por qué?

Para poder diseñar los *circuitos combinacionales del estado siguiente* (cces) y de salida (ccs) hay que determinar la tabla de transición de estados y la tabla del circuito combinacional de salida a partir del diagrama de flujo o de estados:








Siempre que el sistema esté en el estado  $Q_{1t}$   $Q_{0t}$  = 01, se cumple que:


- $_{\rm la}$  la salida es Z=1
- $_{\rm si}\,A$  = 1, a partir del próximo flanco de subida de clk, el estado del sistema será el 10
- $\_$  si A = 0, a partir del próximo flanco de subida de clk, el estado del sistema será el 00



$Q_{1t}$	$Q_{0t}$	$A_t$	$Q_{1t+1}$	$Q_{0t+1}$
0	0	0	1	0
0	0	1	1	1
0	1	0	0	0
0	1	1	1	0
1	0	0	1	0
1	0	1	1	1
1	1	0	0	1
1	1	1	0	1


$Q_{1t}$	$Q_{0t}$	Z
0	0	0
0	1	1
1	0	1
1	1	0

La tabla de transición de estados indica el nuevo valor  $(Q_{t+1})$  que tendrá el estado interno después del próximo flanco de sincronismo, en función de los valores actuales del estado  $(Q_t)$  y de la entrada  $(A_t)$ . Para que se produzca el cambio de estado correcto durante los flancos de sincronismo de la señal clk es necesario que los valores  $D_{1t}$  y  $D_{0t}$  presentes en las entradas de los flip-flops, tanto antes como durante un flanco de sincronismo, correspondan a los valores  $Q_{1t}$  y  $Q_{0t}$  que deberá tener el estado interno del sistema después de que ocurra dicho flanco de sincronismo (y que en la tabla de transición de estados se representan por  $Q_{1t+1}$  y  $Q_{0t+1}$ ). Los valores de  $D_{1t}$  y de  $D_{0t}$  los genera el circuito combinacional del estado siguiente a partir del estado actual  $(Q_{1t}$  y  $Q_{0t})$  del sistema y del valor actual de la entrada  $(A_t)$ .



Nota: para cada combinación de valores de  $Q_t$  y  $A_t$ , en la tabla de transición de estados se indica el nuevo valor  $(Q_{t+1})$  que tendrá el estado interno  $Q_t$  del sistema después del próximo flanco de sincronismo.

Para determinar el valor  $D_{\rm t}(D_{\rm 1t},D_{\rm 0t})$  que debe haber en las entradas de información de los *flip flops* resulta útil determinar previamente la *tabla de excitación* de los biestables que se vayan a utilizar en el bloque de memoria.




De la tabla de excitación de un *flip flop* de tipo D se deduce que el valor que debe de haber en la entrada de información  $(D_t)$  antes de cada flanco de sincronismo debe ser igual al valor  $(Q_{t+1})$  que debe de guardar el correspondiente *flip flop después de* cada flanco de sincronismo.

A partir de la tabla de transición de estados y de la tabla de excitación de un *flip flop* D se deduce la siguiente tabla de verdad de las funciones  $D_1(Q_{1t},Q_{0t},A)$  y  $D_0(Q_{1t},Q_{0t},A)$  a implementar por el circuito combinacional de entrada (cce):

$Q_{1t}$	$Q_{0t}$	$\boldsymbol{A}$	$Q_{1t+1}$	$Q_{0t+1}$	$D_1$	$D_0$
0	0	0	1	0	1	0
0	0	1	1	1	1	1
0	1	0	0	0	0	0
0	1	1	1	0	1	0
1	0	0	1	0	1	0
1	0	1	1	1	1	1
1	1	0	0	1	0	1
1	1	1	0	1	0	1

$Q_t \rightarrow Q_{t+1}$	$D_t$
$0 \rightarrow 0$	0
$0 \rightarrow 1$	1
$1 \rightarrow 0$	0
$1 \rightarrow 1$	1



Nota: en el caso de utilizar flip flops D para guardar el estado interno del sistema, se cumple que:  $D_1(Q_{1t}, Q_{0t}, A) = Q_{1t+1}$  y  $D_0(Q_{1t}, Q_{0t}, A) = Q_{0t+1}$ 

A partir de las tablas de verdad de los circuitos combinacionales del *estado siguiente* (*cces*) y de *salida* (*ccs*), se deducen las siguientes expresiones lógicas:

$$D_{1t}(Q_{1t}, Q_{0t}, A_t) = \sum_{3} (0,1,3,4,5)$$

$$D_{0t}(Q_{1t}, Q_{0t}, A_t) = \sum_{3} (1, 5, 6, 7)$$

$$Z(Q_{1t}, Q_{0t}) = \sum_{2} (1, 2)$$


Simplificando por *Karnaugh-Veitch* las funciones anteriores se obtiene lo siguiente:


$$D_{1t}(Q_{1t}, Q_{0t}, A_t) = \overline{Q}_{1t}A_t + \overline{Q}_{0t}$$

$$D_{0t}(Q_{1t}, Q_{0t}, A_t) = \overline{Q}_{0t}A_t + Q_{1t}Q_{0t}$$

$$Z(Q_{1t}, Q_{0t}) = \overline{Q}_{1t}Q_{0t} + Q_{1t}\overline{Q}_{0t} = Q_{1t} \oplus Q_{0t}$$

## A partir de las expresiones anteriores se deduce el siguiente circuito:





<sup>\*</sup> clk es una señal auxiliar que sincroniza el funcionamiento de los flip - flops

## El circuito anterior, indicando las realimentaciones de las variables de estado:

