Tema 4: Circuitos combinacionales II.

- 4.1: Introducción a los bloques funcionales combinacionales (comerciales).
- 4.2: Circuitos combinacionales MSI.
 - 4.2.1: Decodificadores y demultiplexores.
 - 4.2.2: Codificadores.
 - 4.2.3: Multiplexores.
 - 4.2.4: Comparadores.
 - 4.2.5: Generadores / detectores de paridad.
 - 4.2.6: Convertidores de código.
 - 4.2.7: Circuitos aritméticos.
- 4.3: Análisis y síntesis de circuitos combinacionales utilizando circuitos integrados SSI y MSI.

[&]quot;La libertad es el derecho a decirle a la gente lo que no quieren escuchar"

[&]quot;If you hate violence and don't believe in politics, the only major remedy remaining is education".

4.1: Introducción.

- Escala SSI ⇔ funciones sencillas (pocas).
- Escala MSI (hasta 100 puertas/chip) ⇒ realización de una o varias funciones (complejas) de aplicación general.
- Ventajas de la utilización de ICs MSI:
- _ Se reduce el número de ICs a utilizar.
- _ Se reduce el coste del circuito.
- _ Se simplifica el diseño (teórico).
- _ Se simplifica el cableado del circuito y su construcción.
- Lograr que el circuito no presente fenómenos aleatorios y problemas de EMC resulta más fácil.


- La filosofía de diseño cambió con la aparición de los ICs de la escala MSI:
- _ Objetivo *principal*: minimizar el número de ICs a utilizar.
- _ Objetivo *secundario*: minimizar el número de puertas lógicas a utilizar.
- En este tema se estudian los principales bloques funcionales combinacionales pertenecientes a la escala de integración media (MSI). Dichos bloques se utilizan habitualmente en la descripción de la arquitectura interna de circuitos digitales complejos como son, por ejemplo, procesadores, microcontroladores, DSPs-DSCs, etc.

Comentario: desde hace años los circuitos digitales no se diseñan siguiendo la filosofía que aquí se explica... la existencia de los lenguajes de descripción de hardware, de las FPGAs y de las CPLDs ha cambiado el procedimiento de diseño e implementación de los circuitos digitales. Ahora bien, el conocimiento de los bloques funcionales que se estudian en este tema y, en general, en esta asignatura son <u>esenciales</u> para poder diseñar circuitos digitales y para poder entender la arquitectura interna tanto de circuitos programables (procesadores, µC, DSPs) como de circuitos no programables (ASICs)

Decodificadores de n líneas de entrada a m líneas de salida
 de 1 línea de salida activa entre m líneas de salida

DEF. 1: Un decodificador es un circuito combinacional que decodifica información codificada en un código dado.

Un decodificador X/Y indica para cada palabra código de un código X el símbolo del código fuente Y que le corresponde.




Alfabeto Fuente	Palabras código $BCD_{natural}$	Alfabeto código
0	0 0 0 0	0
1	0001	1
2	0 0 1 0	
3	0 0 1 1	
4	0100	
5	0 1 0 1	
6	0 1 1 0	
7	0 1 1 1	
8	1000	
9	1001	

DEF. 2: Un decodificador es un circuito combinacional con n entradas y m salidas. Para cada combinación (<u>válida</u>) de las n variables de entrada sólo se activa una de las m salidas.


Nota: todos los decodificadores que se estudian en esta asignatura cumplen la definición anterior. Ahora bien, existen decodificadores, que no se estudian en esta asignatura por falta de tiempo, que no cumplen la definición anterior como, por ejemplo, un decodificador de *BCD* a *7 segmentos*.


Decodificador de 2 a 4 ó de 1 entre 4





Las entradas tienen asignados pesos (la entrada *b* tiene asignado el peso 2 y la entrada *a* tiene asignado el peso 1). Las salidas están numeradas empezando desde 0. Se pone a 1 la salida que tiene asignado un número igual a la suma de los pesos de las entradas que están a 1.

b	a	Q_3	Q_2	$Q_{\rm l}$	Q_0
0	0	0	0 0 1	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0











Implementación de un decodificador de 2 a 4 utilizando puertas NOR de 2 entradas






Decodificador de 3 a 8 o de 1 entre $8 \equiv Decodificador octal$

Γ	Bin/Oct	С	b	a	P_7	P_6	P_5	P_4	P_3	P_2	P_1	P_0
	$0 - P_0$	0	0	0	0	0	0	0	0	0	0	1
	$1 - P_1$	0	0	1	0	0	0	0	0	0	1	0
a —	$_1$ $_2$ P_2	0	1	0	0	0	0	0	0	1	0	0
<i>b</i> —	$\frac{1}{2}$ $3 - P_3$	0	1	1	0	0	0	0	1	0	0	0
<i>c</i> _	$\frac{1}{4}$ $4 - P_4$	1	0	0	0	0	0	1	0	0	0	0
	$5 - P_5$	1	0	1	0	0	1	0	0	0	0	0
	$_{6}$ $ P_{6}$	1	1	0	0	1	0	0	0	0	0	0
	$7 - P_7$	1	1	1	1	0	0	0	0	0	0	0

Se pone a 1 la salida que tiene asignado un número igual a la suma de los pesos de las entradas que están a 1. Los pesos asociados a las entradas c, b y a son 4, 2 y 1 respectivamente.




Decodificador decimal

		_
	BCD/DEC	
	0	$-P_0$
	1	$-P_1$
a —	$\begin{vmatrix} 1 & 2 \end{vmatrix}$	$-P_2$
<i>b</i> —	$\frac{1}{2}$ 3	$-P_3$
<i>c</i> —	$ _{\Lambda}$ 4	P_4
<i>d</i> _	$\begin{vmatrix} 4 \\ 8 \end{vmatrix}$ 5	P_5
<i>a</i> –	6	P_6
	7	P_7
	8	P_8
	9	P_9
/ I		_

d	С	b	a	P_9	P_8	P_7	P_6	P_5	P_4	P_3	P_2	P_1	P_0
0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	1	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	0	0	0	0	0	0
1	1	0	1	0	0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0	0	0	0


Se pone a 1 la salida que tiene asignado un número igual a la suma de los pesos de las entradas que están a 1. Los pesos asociados a las entradas d, c, b y a son 8, 4, 2 y 1 respectivamente. El mayor valor que se puede decodificar es el 1001_2

Decodificador decimal



Se pone a 0 la salida que tienen asignado un número igual a la suma de los pesos de las entradas que están a 1. Los pesos asociados a las entradas *d*, *c*, *b* y *a* son 8, 4, 2 y 1 respectivamente. El mayor valor que se puede decodificar es el 1001₂

74*xxx*154




I_2	I_1	d	С	b	a	\bar{Q}_{15}	\bar{Q}_{14}	\bar{Q}_{13}	\bar{Q}_{12}	\bar{Q}_{11}	$ar{Q}_{10}$	$ar{Q}_{9}$	$ar{Q}_{8}$	$ar{Q}_7$	\bar{Q}_6	$ar{Q}_5$	$ar{Q}_4$	\bar{Q}_3	$ar{Q}_2$	$ar{Q}_1$	\bar{Q}_0
1	1	\boldsymbol{x}	х	x	x	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	x	\boldsymbol{x}	\boldsymbol{x}	\boldsymbol{x}	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	1	\boldsymbol{x}	\boldsymbol{x}	\boldsymbol{x}	\boldsymbol{x}	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0
0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
0	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
0	0	0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
0	0	0	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
0	0	1	0	0	0	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	0	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
0	0	1	0	1	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1
0	0	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
0	0	1	1	0	0	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	1	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Aplicaciones:

1^a: Decodificar palabras código (ver diapositivas anteriores).

2^a: Control del funcionamiento no simultáneo de varios dispositivos. *Ejemplo*:




con dos señales binarias (a y b) se puede controlar el funcionamiento de hasta 4 dispositivos

3^a: Construir decodificadores de otros tipos de códigos: por ejemplo, utilizando decodificadores decimales se puede construir:

_ Un decodificador de cualquier código BCD (Aiken, exceso 3, etc)

_ Un decodificador hexadecimal

_ etc.



4ª: Implementar funciones lógicas (en algunos casos se consigue reducir el número de ICs a utilizar).

Ejemplo 1: Diseñar un circuito que implemente las siguientes funciones, utilizando un decodificador <u>adecuado</u> y puertas NAND

$$f_1(c,b,a) = \sum_{3} (0,1,3,5)$$

$$f_2(c,b,a) = \sum_{3} (5,6,7) + \sum_{\phi} (1,4)$$


Ejemplo 2: Diseñar un circuito que implemente la siguiente función, utilizando un decodificador <u>decimal</u> y puertas NAND

$$g(b,a) = \sum_{2} (0,1,2)$$

Ejemplo 3: Diseñar un circuito que implemente la siguiente función, utilizando un decodificador adecuado y el menor número posible de puertas NAND de 2 entradas.

$$h(d,c,b,a) = \overline{\overline{\overline{d} \cdot c \cdot \overline{a}} \cdot (c+b+\overline{a})}$$

5^a: Decodificar las direcciones presentes en el bus de direcciones de una memoria




La memoria tiene 2^m posiciones. Cada posición tiene asociada una dirección. La posición en la que se lee o se escribe se determina decodificando la dirección presente en los terminales de dirección (bus de direcciones).

Cada posición o dirección de memoria guarda n bits ($\equiv 1$ palabra $\equiv 1$ word)

• Codificadores de *n* líneas de entrada a *m* líneas de salida

DEF.: Un codificador es un circuito combinacional que proporciona para cada símbolo de un alfabeto fuente dado la palabra código que le corresponde según el código que se considere.




Hay dos tipos de codificadores: *con prioridad* y *sin prioridad*. Su funcionamiento es el mismo excepto en el caso de que se activen simultáneamente dos o más entradas. Los codificadores *sin prioridad* no se utilizan.

Alfabeto Fuente	Palabras código BCD _{natural}	Alfabeto código
0	0 0 0 0	0
1	0001	1
2	0 0 1 0	
3	0 0 1 1	
4	0100	
5	0 1 0 1	
6	0 1 1 0	
7	0 1 1 1	
8	1000	
9	1 0 0 1	

Los codificadores que se estudian en esta asignatura proporcionan la palabra código correspondiente a la entrada activa que tiene el mayor valor asociado (*codificadores con prioridad*).

Nota: un codificador realiza la función inversa de la que realiza un decodificador

Codificadores sin prioridad: cuando dos o más entradas están activas simultáneamente, en la salida se muestra la *suma lógica* de las codificaciones correspondientes a cada una de las entradas activas.



A_3	A_2	$A_{\rm l}$	A_{0}	$Q_{\rm l}$	Q_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0_	0_	1	1
	1	1		1	1
0	1	1	0	1	1 !
0	0	0	0	0	0

Ejemplo: si se cumple que $A_3 A_2 A_1 A_0 = 0110$, en la salida aparece el valor $Q_1 Q_0 = 11$, ya que:

$$A_1 \equiv 01$$
 $A_2 \equiv 10$
 $\longrightarrow 01+10=11$
 $\searrow \text{suma lógica (bit a bit)}$

$$01 \\ + 10 \\ \hline 11$$

Problemas:


- ✓ Si se activan simultáneamente dos o más entradas, en la salida aparece una codificación errónea.
- ✓ Observando únicamente las salidas (Q_1 y Q_0) no se puede distinguir entre las siguientes condiciones:

A_3	A_2	A_{l}	A_{0}	$Q_{\rm l}$	Q_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0_	0_	1	_1_
0	1	1	0	1	1
0	0	0	0	0	0


$$(A_3 A_2 A_1 A_0) = 0000 \rightarrow (Q_1 Q_0) = 00$$

$$(A_3 A_2 A_1 A_0) = 0001 \rightarrow (Q_1 Q_0) = 00$$

Codificadores con prioridad (o de alta prioridad ≡ high priority): cuando se activan simultáneamente dos o más entradas, en la salida aparece la codificación correspondiente a la entrada activa que tenga asignado el valor más alto.




Problema: observando las salidas no se puede distinguir entre la situación en la que sólo está activa la entrada que tiene asignado el valor 0 y la situación en la que no hay ninguna entrada activa.




A_3	A_2	A_{l}	A_0	$Q_{\rm l}$	Q_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
_ 1	0	0_	0_	1	1
0	1	1	0	1	0
0	0	0	0	0	0

1ª solución: Omitir la entrada de menor peso/prioridad

Ejemplo: Codificador con prioridad de Decimal a BCD_{natural}



Las *entradas* están numeradas consecutivamente, en este caso, empezando en 1. Las *salidas* tienen asignados *pesos*. Los *estados lógicos internos* de las salidas toman, de acuerdo con los pesos que tienen asignados, el valor correspondiente al número más alto de todas las entradas que estén activas (entradas cuyo estado lógico interno sea igual a 1)



Ejemplo: Codificador con prioridad de Octal a Binario

	74 <i>x</i>	xx148			_								_				
	HPR	RI/BIN]	\overline{EN}	\overline{A}_7	\overline{A}_6	\overline{A}_5	\overline{A}_4	\overline{A}_3	\overline{A}_2	\overline{A}_{1}	\overline{A}_0	$ar{Q}_2$	$ar{Q}_{ extsf{l}}$	$ar{Q}_0$	\overline{EO}	\overline{GS}
\overline{A}_0 —O	$0/Z_{10}$	1α	$\mathbf{p}_{\mathbf{Q}_0}$	1	X	X	X	X	X	X	X	X	1	1	1	1	1
\overline{A}_1 —O	$1/Z_{11}$	2α	o - \bar{Q}_1	0	0	X	X	X	X	X	X	X	0	0	0	1	0
\overline{A}_2 –O	11	4α	Q_2	0	1	0	X	X	X	X	X	X	0	0	1	1	0
$\frac{1}{4}$	$2/Z_{12}$			0	1	1	0	X	X	X	X	X	0	1	0	1	0
A_3 –O	$3/Z_{13}$	$10 \longrightarrow 21$		0	1	1	1	0	X	X	X	X	0	1	1	1	0
A_4 –O	$4/Z_{14}$	11 —		0	1	1	1	1	0	X	X	X	1	0	0	1	0
A_5 –O	$5/Z_{15}$	$12 - \overline{18}$	\overline{EO}	0	1	1	1	1	1	0	X	X	1	0	1	1	0
\bar{A}_6 –O		13 — 14 —		0	1	1	1	1	1	1	0	X	1	1	0	1	0
\overline{A}_7 –O	$7/Z_{17}$	15	 _()	0	1	1	1	1	1	1	1	0	1	1	1	1	0
, 0	77 2 17	$\begin{bmatrix} 15 \\ 16 \end{bmatrix}$ α	[b-GS]/	0	1	1	1	1	1	1	1	1	1	1	1	0	1
<i>EN</i> − O	$EN\alpha/V_{18}$	17 _															

salidas auxiliares: observando estas salidas se puede distinguir entre el caso en el que no hay ninguna entrada activa del caso en el que la sólo está activa la entrada 0

$$\overline{EO} = A_0 + A_1 + A_2 + A_3 + A_4 + A_5 + A_6 + A_7 + \overline{EN}$$


$$\overline{GS} = \overline{\left(A_0 + A_1 + A_2 + A_3 + A_4 + A_5 + A_6 + A_7\right) \cdot EN} = \overline{A}_0 \cdot \overline{A}_1 \cdot \overline{A}_2 \cdot \overline{A}_3 \cdot \overline{A}_4 \cdot \overline{A}_5 \cdot \overline{A}_6 \cdot \overline{A}_7 + \overline{EN}$$

• Multiplexores de *n* canales (de entrada)


DEF.: Un multiplexor es un circuito combinacional que tiene:

- _ 1 salida (canal) de información.
- _ m entradas de control o de selección (de uno de los canales de entrada).
- $\underline{\hspace{0.5cm}}$ n entradas (canales) de información, cumpliéndose que: $2^{m} = n$


Su funcionamiento se caracteriza por lo siguiente: "La combinación binaria aplicada a las m entradas de control selecciona el canal de entrada cuya información lógica (1 ó 0) aparece en el canal de salida"



Multiplexor de 2 canales





Cuádruple multiplexor de 2 canales: los cuatro multiplexores comparten la entrada de selección y la entrada de inhibición (*En*: *enable*)





Nota: cuando una entrada *EN* no tiene un subíndice, se cumple lo siguiente:


- · si el estado lógico interno de dicha entrada (*EN*) es igual a 1, entonces el circuito funciona normalmente.
- · si el estado lógico interno de dicha entrada (*EN*) es igual a 0, entonces los estados lógicos internos de todas las salidas del circuito se ponen a 0, con independencia de los valores que tomen las demás entradas.

















Multiplexor de 4 canales



Doble multiplexor de 4 canales: los dos multiplexores comparten las entradas de selección







$$\begin{array}{c}
1 - 0 \\
0 - 1
\end{array}$$


$$\begin{array}{c}
0 \frac{0}{3} \\
0 - 0 \\
1 - 1 \\
1 - 2 \\
0 - 3
\end{array}$$


$$\begin{array}{c}
0 - 0 \\
0 \\
1 - 1
\end{array}$$

$$\begin{array}{c}
0 \frac{0}{3} \\
0 - 0 \\
1 - 1 \\
1 - 2 \\
0 - 3
\end{array}$$














Multiplexores de 8 canales




























Multiplexor de 16 canales




Construcción de multiplexores utilizando multiplexores más sencillos

Construcción de un multiplexor de 8 canales utilizando 2 multiplexores de 4 canales y 1 multiplexor de 2 canales



C	b	a	f
0	0	0	c_0
0	0	1	c_1
0	1	0	c_2
0	1	1	c_3
1	0	0	c_4
1	0	1	c_5
1	1	0	c_6
1	1	1	c_7




C	b	a	f
0	0	0	c_0
0	0	1	c_1
0	1	0	c_2
0	1	1	c_3
1	0	0	c_4
1	0	1	c_5
1	1	0	c_6
1	1	1	c_7

Aplicación: Implementación de funciones lógicas con multiplexores


- <u>Cualquier</u> función dependiente de *n* variables, <u>siempre</u> se puede implementar utilizando:
- opción 1: Un multiplexor de n entradas de selección (\equiv un multiplexor de 2^n canales)
- opción 2: Un multiplexor de *n*–1 entradas de selección y 1 puerta NOT.
- Algunas funciones dependientes de n variables se pueden implementar utilizando únicamente un multiplexor de n-1 variables de selección (\equiv un multiplexor de 2^{n-1} canales)
- Nota 1: el objetivo es implementar funciones utilizando el menor número posible circuitos integrados (ICs).
- Nota 2: *Xilinx* utiliza memorias para implementar funciones en sus *FPGAs* (ver tema 6), mientras que *Actel* utiliza multiplexores (ver las siguientes diapositivas)
- Nota 3: las *LUT* (*look-up table*) de las *logic cells* son las que implementan las funciones lógicas (circuitos combinacionales).
- Nota 4: FPGA: field programmable gate array

Ejemplo 1: no se dispone de ninguna de las variables de las que depende la función tanto en su forma directa como negada.

$$f(c,b,a) = \sum_{3} (0,3,5,6)$$




Lo que hay dentro del rectángulo rojo es un circuito combinacional con 3 entradas $(c, b \ y \ a)$ y 1 salida (f), que implementa la función: $f(c,b,a) = \sum_{3} (0,3,5,6)$



Ejemplo 2: se dispone de al menos una de las variables de las que depende la función tanto en su forma directa como en su forma negada.


Nota: en este ejemplo se determinan los valores que hay que poner en los canales de entrada utilizando la *tabla de verdad* de la función.

$$f(d,c,b,a) = \sum_{4} (0,1,6,9,12,15)$$



d	С	b	a	f
0	0	0	0	1 1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	$0 \int_{0}^{0}$
0	1	0	1	0
0	1	1	0	$\left 1 \right _{\overline{a}}$
0	1	1	1	0
1	0	0	0	$\left 0 \right\rangle_a$
1	0	0	1	1
1	0	1	0	$0 \int_{0}^{0}$
1	0	1	1	0
1	1	0	0	$\left 1 \right\rangle_{\overline{a}}$
1	1	0	1	\int_{0}^{a}
1	1	1	0	0
1	1	1	1	$\left 1 \right ^a$


Lo que hay dentro del rectángulo rojo es un circuito combinacional con 4 entradas $(d, c, b \ y \ a)$ y 1 salida (f), que implementa la función: $f(d, c, b, a) = \sum_{4} (0,1,6,9,12,15)$



Ejemplo 3: en este caso, los valores que hay que poner en los canales de entrada del multiplexor se determinan utilizando una tabla de *Karnaugh-Veitch*.


Solución 1:

$$f(d,c,b,a) = \sum_{4} (0,1,7,9,13,15)$$



<u>Solución 2</u>: en las entradas de selección del multiplexor se pone un conjunto de variables distinto al de la solución anterior.

$$f(d,c,b,a) = \sum_{4} (0,1,7,9,13,15)$$



Ejemplo 3: la función no está totalmente definida: $f(c,b,a) = \sum_{3} (0,7) + \sum_{\phi} (1,3,4)$


Pregunta: En la práctica, ¿qué valores-señales se ponen en los canales de entrada?

• Demultiplexores de *n* canales (de salida)


DEF.: Un demultiplexor es un circuito combinacional que tiene:

- _ 1 entrada (canal) de *información*.
- _ *m* entradas de *control* o de *selección*.
- $\underline{\hspace{0.5cm}}$ n salidas (canales) de información, cumpliéndose que: $2^{m} = n$


Su funcionamiento se caracteriza por lo siguiente: "La combinación binaria aplicada a las m entradas de control selecciona el canal de salida en el que aparece el valor (1 ó 0) presente en el canal de entrada"




Demultiplexor de 4 canales (de salida)



Se fabrican circuitos que pueden funcionar como demultiplexores y como decodificadores



D	b	а	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0	0	0
1	0	0	0	0	0	1
0	0	1	0	0	0	0
1	0	1	0	0	1	0
0	1	0	0	0	0	0
1	1	0	0	1	0	0
0	. 1	1	0	0	0	0
1	1	1	1	0	0	0



D	b	a	Q_3	Q_2	$Q_{\rm l}$	Q_0
0	0	0	0	0	0	0
0	0	1	0	0	0	0
0	1	0	0	0	0	0
0	1	1	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Ejemplos:

$$\begin{bmatrix}
 1 - 0 \\
 0 - 1
 \end{bmatrix}
 \begin{bmatrix}
 DX \\
 0 - 0 \\
 -1
 \end{bmatrix}
 = 0$$

$$\begin{bmatrix}
 0 \\
 \hline
 3
 \end{bmatrix}
 = 1$$

$$\begin{bmatrix}
 2 \\
 -0 \\
 3
 \end{bmatrix}
 = 0$$


$$\begin{array}{c}
DMUX \\
1 - 0 \\
1 - 1
\end{array}$$


$$\begin{array}{c}
0 & 0 & 0 \\
0 & 1 & 0 \\
0 & 1 & 0
\end{array}$$

$$\begin{array}{c}
0 & 2 & 0 \\
0 & 1 & 0
\end{array}$$

$$\begin{array}{c}
0 & 2 & 0 \\
1 & 0 & 0
\end{array}$$

Demultiplexor de 8 canales (de salida)





Ejemplos:


$$\begin{vmatrix}
0 & -0 & 0 & 0 & -0 \\
1 & -0 & 1 & -0 & -0 \\
0 & -1 & 2 & -1 & -0 & -1 \\
0 & -2 & 3 & -0 & -0 & -0 \\
1 & -0 & 5 & -0 & -0 & -0 \\
6 & -0 & 7 & -0 & -0
\end{vmatrix}$$


	DMUX		
0		0	- 0
0 —	$\begin{bmatrix} 0 \\ 1 \end{bmatrix}$	1	- 0
1 —	$\begin{bmatrix} 1\\2 \end{bmatrix} G \frac{0}{7}$	2	-0
1 —	2)	3	0
		4	- 0
1 -		5	- 0
		6	0
0—	EN	7	0
'			•

$$\begin{vmatrix}
1 - 0 \\
1 - 1 \\
1 - 2
\end{vmatrix}
G \frac{0}{7}$$


$$0 0 0 0 - 1
0 - 1
0 - 1
0 3 0 - 1
0 3 0 - 1
0 5 0 - 1
0 6 0 - 1
0 7 0 - 1
53$$


Demultiplexor de 8 canales (comercial)







Demultiplexor de 8 canales (comercial)











Ejemplos:




• Comparadores de magnitud de *n* bits


DEF.: Un comparador de magnitud es un circuito combinacional que indica si dos magnitudes de *n* bits, representadas en binario natural, son iguales o, en el caso de que no sean iguales, cual de ellas es la mayor.




Nota: se comparan magnitudes sin signo (números binarios)

Ejemplos: 74*xxx*85 COMPP < Q P = Q P > Q74*xxx*85








Diseño de un comparador de magnitud de 8 bits utilizando dos comparadores de magnitud de 4 bits.

Los números a comparar son: $A(a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0)$ y $B(b_7 b_6 b_5 b_4 b_3 b_2 b_1 b_0)$



Nota: para determinar cuál de los dos números es el mayor se comparan los *nibbles* altos. En el caso de que sean iguales se comparan los *nibbles* bajos.

Detectores / Generadores de paridad

DEF.: Un detector de paridad es un circuito combinacional que detecta/indica si en un grupo de n bits el número de bits que están a 1 es un número par (\rightarrow detector de paridad par) o impar (\rightarrow detector de paridad impar).


Se cumple que:

$$PP(a_8 \, a_7 \, a_6 \, a_5 \, a_4 \, a_3 \, a_2 \, a_1 \, a_0) = \overline{a_8 \oplus a_7 \oplus a_6 \oplus a_5 \oplus a_4 \oplus a_3 \oplus a_2 \oplus a_1 \oplus a_0}$$

$$PI(a_8 a_7 a_6 a_5 a_4 a_3 a_2 a_1 a_0) = \overline{PP} = a_8 \oplus a_7 \oplus a_6 \oplus a_5 \oplus a_4 \oplus a_3 \oplus a_2 \oplus a_1 \oplus a_0$$


Nota:

$$x_1 \oplus x_2 \oplus \cdots \oplus x_n = \begin{cases} 1 & \text{si el número de variables que están a 1 es un número impar.} \\ 0 & \text{en caso contrario.} \end{cases}$$




Nota: los estados lógicos internos de las salidas siempre valen lo mismo, sin embargo los estados lógicos externos de las salidas son siempre distintos (uno es el negado del otro)

Ejemplos:



Ejemplo de aplicación:



<u>Curiosidad</u>: los microprocesadores Pentium comprueban la paridad de la información enviada tanto por el bus de datos como por el bus de direcciones.

- Circuitos sumadores: son circuitos combinacionales que realizan sumas aritméticas
- _ Semisumador de 1 bit: realiza la suma *aritmética* de dos dígitos binarios (b, a)

$$\begin{array}{c|c}
 & \Sigma \\
 & -s(b,a) = b \oplus a \\
 & b - co(b,a) = ba
\end{array}$$

$$\begin{array}{c|c}
 & b \\
 & + a \\
\hline
 & co s
\end{array}$$

_ Sumador total (o completo) de 1 bit (full-adder): los circuitos indicados a continuación realizan la suma aritm'etica de tres dígitos binarios (ci, b, a)

_ Sumador total de 4 bits: el circuito indicado a continuación realiza la suma aritmética indicada en la parte derecha

Nota: los nombres asignados a los terminales de *entrada* y de *salida* no forman parte del símbolo (sólo se han puesto para poder explicar fácilmente la relación que hay entre los valores de las entradas y los valores de las salidas... ver suma indicada en la parte derecha).

Ejemplo:

$$\begin{array}{c}
 a_{0} - 0 \\
 a_{1} - 1 \\
 a_{2} - 2 \\
 a_{3} - 3
\end{array}$$

$$\begin{array}{c}
 P \\
 \sum \begin{cases}
 0 - S_{0} \\
 1 - S_{1} \\
 - S_{2} \\
 3 - S_{3}
\end{array}$$

$$\begin{array}{c}
 b_{0} - 0 \\
 b_{1} - 1 \\
 b_{2} - S_{2} \\
 3 - S_{3}
\end{array}$$

$$\begin{array}{c}
 ci - ci - co - co
\end{array}$$

$$\begin{bmatrix}
1 & -0 \\
1 & -1 \\
0 & -2 \\
1 & -3
\end{bmatrix} P \sum_{\substack{1 & -0 \\
1 & -0 \\
0 & -1 \\
0 & -2 \\
1 & -3
\end{bmatrix}} Q \sum_{\substack{1 & -0 \\
2 \\
3 & -0 \\
0 & -1 \\
0 & -1
\end{bmatrix}}$$

Ejemplo de utilidad de la entrada ci (carry input): realización de una suma por partes (el $co \equiv carry$ output de una suma pasa a ser el $ci \equiv carry$ input de la siguiente suma)

Ejemplo de implementación de un sumador total de 4 bits con sumadores totales de 1 bit:

$$s_{0} = ci \oplus b_{0} \oplus a_{0}$$

$$c_{1} = c_{0} \cdot b_{0} + c_{0} \cdot a_{0} + b_{0} a_{0}$$

$$s_{1} = c_{1} \oplus b_{1} \oplus a_{1}$$

$$c_{2} = c_{1} \cdot b_{1} + c_{1} \cdot a_{1} + b_{1} a_{1}$$

$$s_{2} = c_{2} \oplus b_{2} \oplus a_{2}$$


$$c_{3} = c_{2} \cdot b_{2} + c_{2} \cdot a_{2} + b_{2} a_{2}$$

$$s_{3} = c_{3} \oplus b_{3} \oplus a_{3}$$


 $c_4 = co = c_3 \cdot b_3 + c_3 \cdot a_3 + b_3 a_3$

ci

Circuito sumador/restador de números de 4 bits codificados en el *cca*2.



Circuito detector de desbordamiento (overflow).



Recordatorio: puede ocurrir un desbordamiento cuando se suman dos números positivos o bien dos números negativos.

	1	•	•	1	1	•	• ,	1
Λ 1	nl	1000	1010	da		CITC	111tAC	cumadarac.
	ונו	ivav		uc	105		uiws	sumadores:
	_				-0.0			2 4722244 67 67 6 2 6 8 6


_ Sumar números binarios
_ Restar/sumar números representados en el *cca*2.
_ Diseño de convertidores de código.
_ Implementación de comparadores de magnitud.
_ Implementación de detectores/generadores de paridad.
_ Implementación de algunas funciones lógicas.
_ etc.

Unidad aritmético-lógica

Es un circuito *combinacional* que puede realizar tanto operaciones *aritméticas* como *lógicas*. Las ALUs tienen dos tipos de entradas:

_ Entradas de selección: sirven para indicarle a la ALU la operación (aritmética o lógica) a realizar. El repertorio de instrucciones que puede realizar una ALU se indica en una tabla (ver siguiente diapositiva)

_ Entradas de datos: sirven para proporcionarle a la ALU los datos con los que debe operar (hay operaciones en las que sólo se utiliza un operando).



 $+ \equiv suma \ l\'ogica \qquad plus / minus \equiv suma / resta \ aritm\'etica$

En las operaciones aritméticas, minus Q representa la operación ca2(Q)

Ejemplo:

m_4	m_3	m_2	m_1	m_0	Operación realizada
0	0	0	0	0	P plus ci
1	0	0	0	0	\overline{P}

 $P: P_3P_2P_1P_0$

(operación aritmética: $m_4 = 0$)

$$\begin{array}{c}
P:1101 \\
ci:1
\end{array} \Rightarrow P plus ci: 1110$$

(operación *lógica*: $m_4 = 1$)

$$P:1101 \Rightarrow \bar{P}:0010$$

Notas:

- + ≡ suma lógica
- $plus/minus \equiv suma/resta \ aritmética$
- las operaciones lógicas se realizan 'bit a bit'

Ejercicio 1: Dados 2 números binarios de 4 bits (sin signo), diseñar un circuito que proporcione el mayor de ambos o bien el valor cero en el caso de que sean iguales.

Nota: no se pueden utilizar puertas lógicas

Ejercicio 2: Diseñar un circuito al que llegan 3 números binarios *A*, *B* y *C* de 4 bits y una señal de control *d*. El circuito funciona de la siguiente manera:

_ Si d = 1, entonces el circuito debe indicar la relación entre $B y C (B > C, B < C \circ B = C)$

_ Si d = 0, entonces el circuito debe indicar la relación entre B y A (B > A, B < A o B = A) Nota: no se pueden utilizar puertas lógicas

Ejercicio 3: Diseñar un circuito que calcule la suma de 3 números binarios $A = 1011_2$, $B = 010_2$ y $C = 100_2$. Nota: no se pueden utilizar puertas lógicas.

Ejercicio 4: Diseñar un convertidor de palabras código que en función del valor de una entrada auxiliar α realice las siguientes conversiones:

_ para $\alpha = 0$ se debe realizar la conversión de $BCD_{exceso 3} \rightarrow BCD_{natural}$

_ para $\alpha = 1$ se debe realizar la conversión de $BCD_{natural} \rightarrow BCD_{exceso\ 3}$

Nota: se pueden utilizar bloques funcionales combinacionales y 1 puerta lógica!!!.

Ejercicio 5: Diseñar un convertidor de palabras código que en función del valor de una entrada auxiliar α realice las siguientes conversiones:

_ para $\alpha = 0$ se debe realizar la conversión de $BCD_{exceso 3} \rightarrow BCD_{Aiken}$

_ para $\alpha = 1$ se debe realizar la conversión de $BCD_{Aiken} \rightarrow BCD_{exceso 3}$

Nota: se pueden utilizar bloques funcionales combinacionales y el menor número posible de puertas XOR.