Εισαγωγή σε VLSI


Εργαστηριακή ασκηση 4

Ομάδα Χρηστών 7

Στεργίου Γεώργιος 1072503

Λαμπρινουδάκη Μαρία 1072510

Ερώτημα 1



(a)

Για να υπολογίσουμε τον συνολικό φόρτο του μονοπατιού στο κύκλωμα ά την καθυστέρηση και την χωρητικότητα χ ξεκινάμε από τον τύπο **F=GBH**.

G=g(Nand-2)*g(inv)=4/3*1=4/3

Β = 1 διότι δεν έχει διακλάδωση άρα είναι ίσο με το 1

H=Cout/Cin =12/4=3

=>

F=4/3*1*3 => F=4.

Έπειτα για να υπολογίσουμε την καθυστέρηση ακολουθούμε αυτόν τον τύπο: Delay = DF + P

Df= N*f^(1/N) =2*2=4


P = P(nand-2) + P(inv) = 2+1 = 3

Delay= 4+3=7

Για την χωρητικότητα εισόδου X ακολουθούμε τον τύπο **x=g*Cout/f** (f = F^(1/N))

X = g(inv)*Cout/f = 1*12/2 = 6C

αφού γνωρίζουμε ότι εδώ έχουμε ένα Inverter και πρέπει να υπάρχει αναλογία 2 του pmos προς 1 του nmos, προκύπτει 4C στο pmos και 2C στο nmos.




Το κύκλωμα το οποίο προκύπτει για το (α) είναι το παραπάνω καθώς η χωρητικότητα C αντιστοιχεί στην χωρητικότητα της πύλης του nmos, του ελάχιστου αναστροφέα, Όπου αυτό αντιστοιχεί σε 4λ.

Έτσι αφού η NAND 2 εισόδων έχει αναλογία Wp=2m·Wmin, Wn=2m·Wmin άρα αφού είναι 4C θα είναι 2C στο pmos και 2C στο nmos όπου όπως είπαμε **C=4λ**. Αντίστοιχα βγαίνουν και οι αναλογίες στον αναστροφέα καθώς όπως προείπαμε θα έχει πλάτος 4C στο pmos και 2C στο nmos. Έτσι το pmos θα έχει πλάτος 16λ και το nmos θα έχει πλάτος 8λ.

Τέλος ο πυκνωτής όπου τοποθετήσαμε στην έξοδο του κυκλώματος έχει χωρητικότητα 0.00045pF διότι μετρώντας την χωρητικότητα του transistor A παρατηρήσαμε ότι είναι 0.15fF άρα επειδή το transistor A έχει χωρητικότητα 4C και η έξοδος 12C ο πυκνωτής έχει χωρητικότητα 0,15fF*3= 0.00045pF.



Οι κυμματομορφές του κυκλώματος είναι :



Όπου βλέπουμε ότι η καθυστέρηση είναι η αναμενόμενη .

(β)

Για να υπολογίσουμε τον συνολικό φόρτο του μονοπατιού στο κύκλωμα β την καθυστέρηση και την χωρητικότητα y ξεκινάμε από τον τύπο **F=GBH**.

G = g(inv)*g(nor-2) = 1*5/3 = 5/3

Β = 1 διότι δεν έχει διακλάδωση άρα είναι ίσο με το 1

H=Cout/Cin =12/3=4

=>

F=5/3*1*4 => F=20/3.

Έπειτα για να υπολογίσουμε την καθυστέρηση ακολουθούμε αυτόν τον τύπο : **Delay = DF + P**

Df= N*F^(1/N) =2*2,5=5 (περίπου) => f=2.5

P = P(nor-2) + P(inv) = 2+1 = 3

Delay= 5+3 =8


Άρα θεωρητικά το κύκλωμα β είναι πιο αργό από το α.

Για την χωρητικότητα εισόδου Χ ακολουθούμε τον τύπο **x=g*Cout/f** -- (f = F^(1/N))

Y= g(nor-2)*Cout/f = (5/3)*12/2.5 = 20/2.5 = 8C

Η αναλογία για την Nor 2 εισόδων είναι Wp=4q·Wmin, Wn=q·Wmin Έτσι αφού είναι Y=8C θα στογγυλοποιήσουμε στο πλάτος pmos=7C και πλάτος nmos=2C όπου όπως αναφέραμε και παραπάνω C=4 λ . Έπειτα αφού οι αναστροφείς του κυκλώματος έχουν χωρητικότητα 3C και ισχύει ότι έχουν αναλογία 2C στο pmos 1C στο nmos άρα θα έχουν πλάτος στο pmos 8 λ και στο nmos 4 λ .


Έτσι έχοντας αυτά τα δεδομένα υλοποιήσαμε το παρακάτω κύκλωμα.



Η χωρητικότητα του πυκνωτή διαμορφώνεται έτσι καθώς ελέγχοντας την χωρητικότητα του τρανζίστορ Α παρατηρούμε ότι είναι 0.11 fF έτσι γνωρίζοντας ότι η έξοδος είναι 4 φορές μεγαλύτερη από το τρανζίστορ Α καταλήξαμε στο ότι η χωρητικότητα του πυκνωτή είναι 4*0.11fF= 0.00044pF.




• Οι κυμματομορφές του κυκλώματος β



Παρατηρούμε ότι και πειραματικά το κύκλωμα β είναι πιο αργό από το α , αυτό δηλαδή που περιμέναμε.

Ερώτημα 2



(i)

Για να αναπτύξουμε μία έκφραση για κάθε μονοπάτι αν η ηλεκτρική προσπάθεια μονοπατιού είναι Η θα πρέπει να χρησιμοποιήσουμε τον τύπο **F=GBH**.

Για κάθε κύκλωμα Β=1 καθώς δεν υπάρχουν διακλαδώσεις.

(a)

G=g(nand-6)*g(inv)=8/3*1=8/3

F=8/3*H

Delay= Df + P

$$Df=N*F^{(1/N)} = 2*(8/3*H)^{(1/2)}$$

$$P = P(inv) + P(nand - 6) = 1 + 6 = 7$$

Delay = $2*(8/3*H)^{(1/2)+7}$

(β)

G=g(nand-3)*g(nor-2)=5/3*5/3=25/9

F=25/9*H

Delay= Df + P

$$Df=N*F^{(1/N)} = 2*5/3*(H^{(1/2)}) = 10/3*(H^{(1/2)})$$

$$P = P(nor-2) + P(nand-3) = 3 + 2 = 5$$

Delay = $10/3*(H^{(1/2)})+5$

(γ)

G=g(nand-2)*g(nor-3)=4/3*7/3=28/9

F=28/9*H

Delay= Df + P

$$Df=N*F^{(1/N)} = 2*((28/9*H)^{(1/2)})$$

$$P=P(nor-3)+P(nand-2) = 3+2=5$$

$$Delay = 2*((28/9*H)^{(1/2)}) +5$$

(δ)

G=g(nand-3)*g(inv)*g(nand-2)*g(inv)=5/3*1*4/3*1=20/9

F=20/9*H

Delay= Df + P

 $Df=N*F^{(1/N)} = 4*((20/9*H)^{(1/4)})$

P = P(nand-3) + P(inv) + P(nand-2) + P(inv) = 3+1+2+1=7

Delay= 4*((20/9*H)^(1/4))+7

(ii)

Για να βρούμε τον ταχύτερο σχεδιασμό για H = 5 και για H = 18 αντίστοιχα αρκεί να αντικαταστήσουμε στις σχέσεις που βρήκαμε στο ερώτημα (i) το εκάστοτε Η και να βρούμε την μικρότερη καθυστέρηση για κάθε περίπτωση.

Κύκλωμα	Delay= Df + P	H=5	H=18
(a)	Delay=2*(8/3*H)^(1/2)+7	14.3	21
(β)	Delay= 10/3*(H^(1/2))+5	12.3	19
(γ)	Delay =2*((28/9*H)^(1/2))	13	20
	+5		
(δ)	Delay= 4*((20/9*H)^(1/4))+	14.2	17
	7		

^{*}Οι τιμές του πίνακα δεν είναι ακριβής έχουν γίνει ευνοϊκές απλοποίησης στις πράξεις προς τον πλησιέστερο δεκαδικό αριθμό με ένα δεκαδικό νούμερο ή προς τον πλησιέστερο ακέραιο.

Από τον πίνακα παρατηρούμε ότι για H=5 ο ταχύτερος σχεδιασμός είναι το κύκλωμα β και για H=18 ο ταχύτερος σχεδιασμός είναι το κύκλωμα δ.

Για να σχεδιάσουμε το layout στην περίπτωση β πρέπει να γνωρίζουμε την χωρητικότητα εισόδου των πυλών του κυκλώματος. Επειδή μας δίνεται από την εκφώνηση ότι οι πύλες του 1ου σταδίου σε όλες τις περιπτώσεις είναι οι ελάχιστες δυνατές οι πύλες nand 3 εισόδων θα έχουν χωρητικότητα Cin=5C διότι η ελάχιστη πύλη nand 3 εισόδων έχει χωρητικότητα στα pmos 2C και στα nmos 3C.

Έτσι από την εξίσωση ηλεκτρικού φόρτου έχουμε


H= Cout/Cin => 18= Cout/5 => Cout =90C

Έτσι εφόσον γνωρίζουμε την χωρητικότητα εξόδου της πύλης nor μπορούμε να βρούμε και την χωρητικότητα εισόδου.

Cin=g(nor-2)*Cout/f => $5/3*90/50^{(1/2)}$ = 21.42 (περίπου)


Όπου θα το θεωρήσουμε ως 20 C έτσι διότι ισχύει Wp=4q·Wmin, Wn=q·Wmin για τη NOR 2-εισόδων, το πλάτος των pmos θα είναι 16C και το πλάτος των nmos θα είναι 4C. Άρα επειδή για τους λόγους όπου έχουμε αναφέρει και στην πρώτη άσκηση $1C=4\lambda$, το πλάτος των pmos θα είναι 64λ και το πλάτος των nmos θα είναι 16λ . Ακόμα γνωρίζοντας όπως είπαμε και παραπάνω ότι η χωρητικότητα εισόδου της nand 3 εισόδων είναι 5C με pmos 2C και στα nmos 3C, το πλάτος των pmos στην nand 3 εισόδων θα είναι 8λ και το πλάτος των nmos θα είναι 12λ .

Έτσι καταλήγουμε στο παρακάτω κύκλωμα.



Ο πυκνωτής στην έξοδο του κυκλώματος έχει αυτή την χωρητικότητα διότι η χωρητικότητα στην έξοδο στου κυκλώματος είναι 90C και μετρώντας την χωρητικότητα του τρανζιστορ Α για τεχνολογία 32nm όπου είναι 5C την βρήκαμε 0.19fF έτσι πολλαπλασιάσαμε αυτή την τιμή με 18 (18*5=90) και βρήκαμε την χωρητικότητα 0.0342pF.





Παρατηρούμε ότι λειτουργεί σωστά σαν nand-6 εισόδων και τις καθυστερήσεις της.

Για να σχεδιάσουμε το layout στην περίπτωση δ πρέπει να γνωρίζουμε την χωρητικότητα εισόδου των πυλών του κυκλώματος. Επειδή μας δίνεται από την εκφώνηση ότι οι πύλες του 1ου σταδίου σε όλες τις περιπτώσεις είναι οι ελάχιστες δυνατές οι πύλες nand 3 εισόδων θα έχουν χωρητικότητα Cin=5C διότι η ελάχιστη πύλη nand 3 εισόδων έχει χωρητικότητα στα pmos 2C και στα nmos 3C.

Έτσι από την εξίσωση ηλεκτρικού φόρτου έχουμε

H= Cout/Cin => 18= Cout/5 => Cout =90C

Έτσι έχοντας αυτές τις πληροφορίες πηγαίνουμε από μπροστά προς τα πίσω να βρούμε την χωρητικότητα εισόδων σε όλες τις πύλες .

Cin4 = g(inv)*Cout/f = 90/2.5 = 36C

Cin3=g(nand-2)*Cin4/f = 48/2.5 = 20C (περίπου)

Cin2= g(inv)*Cin3/f = 20/2.5= 8C

Από αυτά που αναφέραμε πιο πάνω γνωρίζουμε ότι Cin=5C.


Άρα γνωρίζοντας ότι η χωρητικότητα εισόδου του τελευταίου inverter είναι 36C και γνωρίζοντας ότι ισχύει Wp=2k·Wmin, Wn=k·Wmin για τον αναστροφέα θα έχουμε πλάτος 24C => 24*4λ =96λ στα pmos και 12C πλάτος =>12*4λ=48λ στα nmos.

Ακόμα γνωρίζοντας ότι η χωρητικότητα εισόδου στην nand 2 εισόδων είναι 20C και διότι ισχύει Wp=2m·Wmin, Wn=2m·Wmin για τη NAND 2-εισόδων θα έχουμε πλάτος 10C => 40λ στα pmos και στα nmos.

Έπειτα ο πρώτος αναστροφέας γνωρίζοντας ότι η χωρητικότητα εισόδου του είναι 8C και γνωρίζοντας ότι ισχύει Wp=2k·Wmin, Wn=k·Wmin για τον αναστροφέα θα έχουμε πλάτος περίπου $5C => 5*4\lambda = 20\lambda$ στα pmos και 3C πλάτος $=> 3*4\lambda = 12\lambda$ στα nmos.

Τέλος το πλάτος της nand 3 εισόδων θα είναι σαν του κυκλώματος β που υλοποιήσαμε πιο πάνω.

Έτσι καταλήγουμε στο παρακάτω κύκλωμα.



Ο πυκνωτής στην έξοδο του κυκλώματος έχει αυτή την χωρητικότητα διότι η χωρητικότητα στην έξοδο στου κυκλώματος είναι 90C και μετρώντας την χωρητικότητα του τρανζιστορ Α για τεχνολογία 32nm όπου είναι 5C την βρήκαμε 0.19fF έτσι πολλαπλασιάσαμε αυτή την τιμή με 18 (18*5=90) και βρήκαμε την χωρητικότητα 0.0342pF.


• Οι κυμματομορφές του κυκλώματος.



Παρατηρούμε ότι λειτουργεί σωστά σαν nand-6 εισόδων και τις καθυστερήσεις της.

Επίσης καθυστερούμε ότι είναι όντως πιο γρήγορη η υλοποίηση δ από ότι η υλοποίηση β για H=18.

Ερώτημα 3



Διαστάσεις Κ1:

Wn=4λ, Ln=2λ και Wp=8λ, Lp=2λ

Για να υπολογίσουμε τον συνολικό φόρτο :

 $F=GBH . G=\Pi g(inv)=1$

Β = 1 διότι δεν έχει διακλάδωση άρα είναι ίσο με το 1

H=Cout/Cin =256

=>

F= 1*256=256

Έπειτα για να υπολογίσουμε την καθυστέρηση ακολουθούμε αυτόν τον τύπο:

D= N*F^(1/N)+ p =
$$4*256^{(1/4)}+4=20$$

=>

 $f=F^{(1/4)}=4$

άρα μέσω του τύπου


Cin4= g(inv4)*Cout/f = 64Cinv

Cin3=g(inv3)*Cin4/f =16Cinv

Cin2= g(inv2)*Cin3/f = 4Cinv

Cin1= g(inv)*Cin2/f = Cinv

Κάνουμε αναδίπλωση τους αναστροφείς ώστε να μην καταλαμβάνουν μεγάλη έκταση κατακόρυφα όπως ζητείται στην άσκηση και να έχουν πλάτος οι τρεις τελευταίοι 32λ =6C στο pmos και 16λ = 4C στο nmos και προκύπτει το εξής κύκλωμα:



Βάζουμε πυκνωτή 0.0128pF καθώς το φορτίο εισόδου του μοναδιαίου αντιστροφέα είναι 0.51.

