
# Entrées/sorties du HBC-2 avec des puces standard

Schéma bloc simplifié : le CPU garde IN/OUT et l'échange INT/INR, l'IOD est remplacé par un décodeur d'adresses, deux périphériques du commerce et un encodeur d'interruptions. La RAM et la ROM ne sont pas dessinées.



## Carte des ports

| PORTS | PUCE | REGISTRES |
|---|---|---|
| `0x00–0x0F` | W65C22N (VIA) | 16, choisis par A0–A3 |
| `0x10–0x17` | 16C550 (UART) | 8, choisis par A0–A2 |
| `0x20–0x7F` | libres (/CS2–/CS7) | à attribuer |
| `0x80–0xFF` | copies de 0x00–0x7F | si A7 n'est pas décodé |

> Les numéros sont un exemple. Les 256 ports sont un espace d'adresses : seuls les registres internes des puces existent, une trentaine en tout.

## Déroulement d'une interruption

1. Une puce baisse sa ligne IRQ, par exemple l'UART qui a reçu un octet.
2. Le 74HCT148 voit une IRQ active et monte `INT`.
3. Si le drapeau I est à 1, le CPU termine son instruction et monte `INR` un cycle.
4. Pendant `INR`, le 74HCT244 met `0xF0 + n` sur le bus d'adresse. Le CPU saute au vecteur `0xFE00 + 2 × (0xF0 + n)`, comme aujourd'hui.
5. Le gestionnaire lit le registre d'état de la puce, ce qui relâche son IRQ, puis fait `IRT`.

> Pas de FIFO : tant qu'une puce n'est pas servie, son IRQ reste active et attend son tour.

## Liste des puces

| PUCE | RÔLE |
|---|---|
| 74HCT138 | Décodage des ports (A4–A6, validé par IE) |
| 74HCT00 | Fabrique /RD et /WR à partir de RW, IE et de l'horloge |
| W65C22N | Ports parallèles, timers, registre à décalage (version N : IRQ à drain ouvert) |
| 16C550 | UART vers le PC (ou 6850 ACIA en stock ancien) |
| CH340 / FTDI | Module USB-série, côté PC |
| 74HCT148 | Encodeur de priorité des 8 lignes IRQ, et production d'INT |
| 74HCT244 | Place le numéro d'interruption sur le bus pendant INR |
| 74HCT04 | Inverseurs : INTR de l'UART, sortie /GS et sorties du 148 (actives bas) |