

中山大学大学生创新训练项目申请书

项目编号			
项目名称	面向手势识别的 RISC-V NPU 设计		
项目负责人	郭俊扬	联系电话	19521176208
所在学院	微电子科学与技术学院		
学号	24348025	专业班级	微电子科学与工程（微电子科学与技术学院）
指导教师	王明羽		
E-mail	guojy227@mail2.sysu.edu.cn		
申请日期	2025 年 12 月 27 日		
项目期限	一年期		
中山大学 教务部			

一、基本情况

项目名称	面向手势识别的 RISC-V NPU 设计						
所属学科	学科一级类： 工学 学科二级类： 电子信息类						
项目来源	☒ A、学生自主选题，来源于自己对课题的长期积累与兴趣 ☐ B、来源于教师科研项目选题 ☐ C、学生承担社会、企业委托项目选题 ☐ D、学科竞赛（未申请立项大创项目） ☐ E、参加教师科研项目（未申请立项大创项目）						
申请金额	6000.00 元	项目期限	一年期	拟申报项目级别		校级	
负责人	郭俊扬	性别	男	民族	汉族	出生年月	年 月
学号	24348025	联系电话	手机： 19521176208				
指导教师	王明羽	联系电话	手机： 13611079189				
项目简介	本项目聚焦嵌入式智能场景中手势识别的实时性与低功耗需求，以谷歌 2025 年 10 月开源的 Coral NPU RISC-V 架构为基础，针对现有 NPU 在手势识别任务中 3×3 卷积并行度不足、LSTM 时序处理延迟较高、内存访问效率偏低等核心问题，开展定制化优化设计。项目通过软硬件协同路径推进：硬件层面扩展参数化并行 MAC 阵列，并新增 LSTM 专用处理子模块，以提升核心运算并行度与时序处理效率；软件层面基于 TensorFlow Lite Micro 框架，采用 INT8 量化与结构化剪枝技术优化 CNN、CNN-LSTM 手势识别模型。最终目标是完成改进架构的 FPGA 部署与验证，打造一款适配嵌入式场景的领域专用 RISC-V NPU，使其在手势识别任务中达到较高的准确率、帧率与能效表现。						
负责人曾经参与科研的情况	曾获全国大学生数学建模竞赛省级一等奖，具备优秀的数据建模与算法						

	设计能力；在电子设计相关竞赛中，该同学曾基于 K230 平台开发以 OpenMV 为基础的移动物体识别程序，并获得校级电子设计大赛三等奖，在学院“芯动”大赛中取得优异成绩，展现了硬件系统设计的综合能力。参与学院“TTL”科研计划，目前正系统学习“一生一芯”开源芯片设计教程。
指导教师承担科研课题情况	王明羽老师的研究方向为多核/众核处理器、存算一体、异构互连、编译优化。 在 IEEE TPDS、IEEE TVLSI、IEEE TCAS、ASP-DAC、ISCAS、ISVLSI 等发表学术论文 20 余篇，申请/授权中国发明专利 10 余项，美国发明专利 1 项，软件著作权 2 项，出版学术专著 1 部，主持国家自然科学基金、科技委等各类科研项目 7 项，科研经费充足，主要参与完成十一五和十二五“核高基”国家科技重大专项，以及十三五科技部重点研发计划、科技委创新特区课题等项目，项目成果获得高等学校科学研究优秀成果奖技术发明一等奖（2019 年），中国电子学会技术发明一等奖（2017 年），为解决我国某高端国产处理器研发难题做出重要贡献，成果已部署重要工程。 具体研究成果包括：

	1、在众核处理器设计方面，提出了多种面向 VLIW 多核流架构的高运算单元利用率编译优化技术和运算单元利用率感知的核心映射调度方法，优化了核心运算单元的利用率，显著提升了处理器性能，降低了处理器功耗，解决了基于片上网络的众核处理器高性能低功耗编译优化的技术难题。 2、在异构多核处理器架构方面，提出了一种面向多模复合信息处理的异构多核处理器架构，首次实现了一款领域功能优化与计算资源重构融合的处理器器件，解决了单芯片实现多模信息实时处理与计算密集型算法动态优化的技术难题。 3、在并行编程与编译优化方面，提出了一种基于超微内核和计算阵列引擎的多任务协同开发方法，首次实现了一个面向异构多核架构的可配置软件开发工具，解决了异构多核通信、分布式内存管理、跨核任务调度等技术难题。 4、在智能处理器架构方面，提出了一种新型基于 SRAM 存算一体的异构众核处理器架构，设计并实现了面向延时和吞吐量优化的互连网络流控机制和路由算法，通过采用非规则稀疏性优化的向量计算，从软硬件协同优化角度充分利用 SRAM 存内计算的优势，极大提高了系统架构的能量效率，相比传统 CPU/GPU 具有明显优势。
--	---



	目前已指导本科生超过 10 人次获得全国大学生电子设计竞赛和全国集成电路创新创业大赛国家级奖励，超过 20 人次获得省赛区级奖励。指导首届本科毕业生 10 名，其中 2 人获得中山大学校级优秀毕业论文，分别前往北京大学、中科院微电子所、复旦大学、中山大学、美国宾夕法尼亚大学、康奈尔大学、加州大学圣迭戈分校等院校深造。指导首届硕士生获得中山大学校级优秀毕业生。课题组与清华大学计算机系/集成电路学院、国家新能源汽车技术创新中心、航天航空某研究院等单位具有良好合作，部分学生在校期间可选派至相关单位进行联合培养。
指导教师对本项目的支持情况	在本项目的前期准备与方案设计阶段，指导教师王明羽老师 在关键环节给予了重要指导，为项目的顺利立项与后续开展规划了清晰路径。 在项目选题与方向确立过程中，王明羽老师凭借其在视觉神经网络与嵌入式 AI 领域的专业视野，协助我们明确了“面向手势识别的 RISC-V NPU 硬件优化”这一核心研究方向。老师就项目的技术可操作性、资源需求合理性等维度与我们进行了探讨，帮助我们梳理并完善了初步实施方案。 在资源协调与前期保障方面，王明羽老师积极协调，为项目提供了必需的经费支持与高性能计算设备，确保了模型训练与硬件仿真等计算密集型任

务的顺利开展。同时，老师积极联络并创造了良好的实验室科研环境，对接了相关的硬件开发平台与技术支持渠道，为项目的工程实现提供了关键支撑。 在研究方法与学术规范层面，王明羽老师为我们推荐了相关领域的关键文献与研究案例，帮助我们构建起基本的理论知识框架。老师强调了研究过程的规范性，并表示将在项目启动后，通过定期交流跟进研究进度，在技术路线选择、算法模型选型等关键节点提供咨询，并引导我们适时总结阶段性成果。 综上所述，王明羽老师从方向把握、资源对接、方法指导等多个方面为本项目提供了切实支持，为项目的顺利启动与后续推进奠定了重要基础。						
项目 组主 要成 员	姓名	学号	学院	专业班 级	联系电话	项目分工
	郭俊扬	24348025	微电子科学与技术学院	微电子科学与工程（微电子科学与技术学院）	19521176208	查找论文、算法优化、代码编写
	王翔宇	24348101	微电子科学与技术学院	微电子科学与工程（微电子科学与技术学院）	17638837799	查找论文、算法优化

				学院)		
	沈辰航	24348086	微电子科学与技术学院	微电子科学与工程 (微电子科学与技术学院)	13881872687	代码编写与测试
指导教师	姓名	工号	学院/单位	职称	联系电话	电子邮件
	王明羽	200276	微电子科学与技术学院	副教授	13611079189	wangmingyu@mail.sysu.edu.cn

二、 立项依据（可加页）

1. 研究目的

在“人工智能+物联网”融合发展的浪潮下，可穿戴设备、智能家居终端、工业协作机器人等嵌入式智能产品正加速普及。手势识别以其自然直观、非接触式交互的核心优势，一直以来都是智能场景中人机交互的关键技术之一。据 Markets and Markets 最新行业分析报告显示，全球手势识别市场规模预计在 2025 年突破 321 亿美元，年复合增长率保持在 20%以上，手势识别市场需求正在持续增长，这也对底层硬件的算力提出了更高要求。

然而，嵌入式的应用场景的资源受限（如有限功耗、紧凑空间、实时响应等），这对交互核心硬件形成了严峻挑战：要求单帧手势推理延迟需控制在 5ms 以内，典型工作功耗不得超过 100mW 等。在这些要求中，传统通用 CPU 或者 GPU 因能效比不足难以满足需求。而专用神经网络处理器

(NPU) 凭借其高度定制化架构设计，成为解决资源与算力之间矛盾的核心方案。但目前市场主流 NPU 产品仍存在明显短板：一方面，高通 Hexagon、华为 NPU 等商用闭源 NPU 架构固化，仅针对特定算法进行优化，难以灵活适配 MediaPipe Hands 关键点检测、CNN-LSTM 动态建模等多样化手势识别方案；另一方面，Coral NPU、Gap8 等开源边缘 AI 加速器虽具备架构构建的灵活性，但其原生设计未能充分匹配手势识别的计算特性——手势识别算法中 3×3 卷积占比超过 60%，动态手势识别需要时序建模支持，而现有开源 NPU 普遍存在张量计算并行度低、缺乏专用时序处理单元、内存访问效率不足等问题，导致模型部署后性能受限，静态手势识别准确率难以突破 92%，动态手势识别帧率多低于 30FPS，这些不足无法满足高精度实时交互的需求。

其中，Coral NPU 作为谷歌与 VeriSilicon 联合推出的开源 RISC-V NPU IP，采用“RISC-V 标量核心+张量处理单元”的混合架构，具备良好的定制化改进基础：其 RV32IMAC 标量核心提供通用计算能力，向量执行引擎支持 8/16/32 位多精度数据处理，矩阵计算引擎每周期可完成 256 次乘累加运算，且原生支持 TensorFlow Lite 模型部署，更以毫瓦级能效和全栈开源生态成为边缘 AI 部署的优选方案。但该架构主要面向通用视觉任务设计，在手势识别场景中仍存在以下三大短板：① 张量计算单元仅包含 16 个 MAC 引擎，对 3×3 卷积的并行支持不足，计算效率受限；② 缺少专用时序处理硬件，动态手势识别中的 LSTM/GRU 建模依赖软件模拟，延迟占比超过 50%；③ 内存层级仅配置 32KB 紧密耦合内存（TCM），特征图数据需频繁访问片外存储，数据搬运功耗占比超过 40%。

因此，基于 Coral NPU 进行定制化改进，设计面向手势识别的高性能 RISC-V NPU，具有重要

的研究价值与应用前景。本项目聚焦的核心问题是：如何基于 2025 年 10 月新发布的开源 Coral NPU RISC-V 架构，通过硬件微架构优化与软硬件协同设计，解决其在手势识别任务中存在的计算并行度不足、时序处理能力弱、内存访问效率低等“架构失配”问题，实现从“通用高效”到“领域专用”的性能跨越？

总体而言，本项目总体目标是：以开源 Coral NPU 为基础，以动态/静态手势识别的实时性、高精度与低功耗需求为导向，通过“算法特性分析—硬件架构改进—编译工具链适配—系统集成验证”的完整技术路径，构建专用计算单元、优化内存层次结构、完善软硬件协同机制，最终将其改进为一款在手势识别任务中具备良好性能、优异能效比与高效实时性的领域专用加速器，从而为嵌入式手势交互系统提供高效能、低成本的核心硬件解决方案，为探索开源领域手势识别专用 NPU 的技术作出贡献。


2. 研究内容

本项目以 Google 开源 Coral NPU (RV32IMF_Zve32x 架构) 为核心载体，聚焦手势识别在边缘设备中的实时性应用需求，围绕“NPU 加速单元优化（硬件）、手势识别模型部署与优化（软件）、上板与功能验证（仅验证）”三大核心任务展开研究，确保研究内容精准聚焦、深度充足以有所产出，具体如下：

2.1 手势识别模型部署与优化（软件）

①手势识别模型筛选与核心特征解析：系统收集 HandGesture Dataset、Dynamic Hand

Gesture Dataset 公开数据集，补充真实场景下不同光照、角度的静态（数字手势、指令手势）与动态（挥手、滑动、握拳）手势样本，构建适配边缘部署的训练与测试数据集[1]。重点解析 CNN 静态手势模型、CNN-LSTM 动态手势模型的核心结构，通过 Profiling 工具量化 3×3 卷积（占比超 60%）、LSTM 时序单元的运算占比与数据流向特征，明确模型的计算复杂度、数据精度需求及内存访问规律，建立“模型-硬件”映射关系，为硬件优化与部署适配提供量化依据[2]。



卷积神经网络-长短期记忆网络混合模型（CNN-LSTM）架构图

②轻量化模型优化与部署适配：基于 TensorFlow Lite Micro (TFLM) 框架，对筛选后的手势识别模型进行轻量化优化，核心采用 INT8 量化技术，在保证静态手势识别准确率 $\geq 95\%$ 、动态手势识别准确率 $\geq 92\%$ 且精度损失 $\leq 3\%$ 的前提下，将模型参数从 FP32 转换为 INT8，降低模型存储需求与硬件计算压力[3]。辅助采用结构化通道剪枝技术，移除冗余卷积通道（剪枝率控制在 30%-40%），进

一步压缩模型规模[2]。针对 Coral NPU 硬件架构特性，调整模型输入输出格式、特征图尺寸与数据对齐方式，优化数据流向，确保模型核心运算与硬件单元精准匹配，开发简易模型格式转换工具，实现优化后模型向 Coral NPU 部署环境的高效适配[4]。




FIGURE 1. A Long short-term memory (LSTM) unit architecture.

长短期记忆网络（LSTM）的单元架构图


2.2 NPU 加速单元优化（硬件）

①专用计算单元设计与集成：针对手势识别模型中 3×3 卷积占比高的核心特点，在 Coral NPU 原生矩阵执行单元基础上扩展并行 MAC 阵列[6]。采用参数化设计思路，MAC 阵列并行度可根据模型通道数动态适配（支持 16/32 路并行），兼顾不同轻量化模型的适配需求[5]。配套设计专用数据重组模块，集成并行加载单元、格式转换单元与缓冲单元，实现多输入通道数据的并行读取、规整重组与高效缓存，将不规则的 3×3 卷积窗口数据转换为适配 MAC 阵列的运算格式，解决原生架构 3×3

卷积并行度不足的问题，显著提升卷积运算并行度与吞吐量[6]。

The components with detail

Zoom in from previous overview



Coral NPU 硬件架构

②LSTM 专用处理子模块设计：依托 Coral NPU 兼容 RVV 1.0 的向量执行单元，新增 LSTM 专用处理子模块[7]。该子模块核心集成门控逻辑运算单元（优化乘加运算电路，支持多组门控参数并行计算）与时序状态缓存单元（采用双端口 SRAM 设计，专门存储 LSTM 细胞状态与隐藏状态，实现快速读写更新）[7]。将 LSTM 的输入门、遗忘门、输出门计算及状态更新全过程硬件化，替代原生架构中效率低下的软件模拟执行方式，支持 16-64 帧时序序列的自适应处理，大幅降低动态手势建模延迟，提升动态手势识别实时性[3]。所有硬件模块严格遵循 Coral NPU 指令集规范与硬件接口标准，通过原生架构预留接口无缝集成，确保与原生架构兼容性，不破坏开源生态[4]。（下图为 LSTM 的核心计算逻辑:输入门、遗忘门、细胞状态、输出门）



Input Gate

Input Gates

$$a_l^t = \sum_{i=1}^I w_{li} x_i^t + \sum_{h=1}^H w_{lh} b_h^{t-1} + \sum_{c=1}^C w_{lc} s_c^{t-1}$$

$$b_l^t = f(a_l^t)$$

Forget Gate

Forget Gates

$$a_\phi^t = \sum_{i=1}^I w_{i\phi} x_i^t + \sum_{h=1}^H w_{h\phi} b_h^{t-1} + \sum_{c=1}^C w_{c\phi} s_c^{t-1}$$

$$b_\phi^t = f(a_\phi^t)$$

Cells

Cells

$$a_c^t = \sum_{i=1}^I w_{ic} x_i^t + \sum_{h=1}^H w_{hc} b_h^{t-1}$$

$$s_c^t = b_\phi^t s_c^{t-1} + b_l^t g(a_c^t)$$

Output Gate

Output Gates

$$a_\omega^t = \sum_{i=1}^I w_{i\omega} x_i^t + \sum_{h=1}^H w_{h\omega} b_h^{t-1} + \sum_{c=1}^C w_{c\omega} s_c^t$$

$$b_\omega^t = f(a_\omega^t)$$

Cell Outputs

$$b_c^t = b_\omega^t h(s_c^t)$$

2.3 上板与功能验证（验证与测试）

①硬件实现与全流程仿真验证：基于 Verilog 语言完成改进后 NPU 架构的硬件实现，重点集成并行 MAC 阵列扩展模块与 LSTM 专用处理子模块[6]。利用 Coral NPU 开源模拟器开展功能仿真，验证新增模块的逻辑正确性、数据传输稳定性及与原生架构的兼容性[4]。通过逻辑综合工具完成 RTL 代码综合，分析时序、面积与功耗开销，优化核心运算路径的时序设计，确保满足 FPGA 部署的资源约束与性能要求[1]。开展模块级与系统级仿真测试，覆盖 3×3 卷积、LSTM 核心运算场景，验证硬件

设计的可靠性[6]。

②FPGA 上板部署与功能性能测试：搭建 Xilinx Zynq-7020 FPGA 验证平台，完成改进后 NPU 架构的布局布线、时序约束与上板调试，追求实现稳定运行[1]。部署优化后的静态与动态手势识别模型，构建大规模测试集（静态手势样本 5 万帧、动态手势序列 1000 组），开展核心功能与性能测试[2]。测试内容包括：核心功能验证（静态/动态手势识别功能正确性）、性能指标测试（单帧推理延迟、动态手势识别帧率、 3×3 卷积运算吞吐量）、稳定性测试（连续 72 小时运行无故障）[8]。通过对比原生 Coral NPU 与改进后 NPU 的测试数据，量化验证硬件优化的有效性；开展兼容性测试，验证不同参数手势模型的部署适配效果[4]。



静态手势识别数据集部分示例（供验证使用）

3. 国、内外研究现状和发展动态

3.1 手势识别研究现状

当前全球手势识别研究成果丰硕，高校与企业协同发力，在算法优化、硬件适配及多场景落地等方面形成诸多突破性进展，核心研究团队及成果呈现鲜明的技术特色与应用导向。国内研究以低功耗边缘适配与国产化硬件创新为核心，山东大学集成电路学院研究员联合复旦大学陈琳教授，基于忆阻-反铁电器件平台构建卷积-脉冲混合神经网络（CSNN），成功实现 26 个美国手语及典型动态手势的高精度识别，准确率达 97.9% 的同时展现出极致低功耗优势，为类脑智能交互芯片研发提供了新思路。北京大学团队通过 CNN 定点量化与软硬件协同优化，在 Xilinx Zynq-7000 FPGA 上实现亚毫秒级推理，适配智能家居场景的低延迟交互需求。企业与科研机构深度合作成果显著，华为海思基于昇腾 310 NPU，通过算子融合与模型压缩技术，将 YOLO-tiny 手势检测模型推理速度提升 5 倍，准确率保持 94%，广泛应用于智能座舱交互。

国外研究侧重前沿硬件架构创新与跨领域技术融合，MIT Media Lab 专注动态手势识别研究，通过惯性传感器与计算机视觉技术结合，实现手势动作的实时跟踪与识别，其将时空图卷积网络（ST-GCN）部署于 SpiNNaker2 神经形态芯片，采用事件驱动机制，F1 值达 89.4% 且功耗降低 60%，适配复杂语义交互场景；该校 Song Yin 团队还采用 GMM-HMM 算法，在基于数据手套的澳大利亚手语数据集上实现 99.65% 的超高识别率。企业层面，NVIDIA 依托 Jetson AGX Orin 平台的 GPU 与 DLA 引擎协同，将 3D 手势姿态估计模型推理速度大幅提升，支撑工业机器人实时控制需

求；谷歌 Coral 团队推出 USB Accelerator 搭配树莓派 4B 的边缘方案，在低于 5W 功耗下实现 30FPS 实时识别，推理速度较 CPU 提升 3.7 倍，为算法快速验证提供高效工具；微软则通过 Kinect 深度摄像头与骨骼追踪 DNN 模型结合，实现多人实时手势识别，赋能家庭娱乐交互场景。

3.2 卷积神经网络加速现状

①基于 FPGA 加速：

FPGA 平台以可重配置性与高能效比为核心优势，成为边缘场景 CNN 加速的主流选择，研究聚焦脉动阵列架构设计、混合精度量化与数据流优化。当前主流方案采用“脉动阵列 + 流水线 + 片上存储分层”架构，结合 INT8/INT4 定点量化、Winograd 卷积变换与模型稀疏剪枝技术，在保证精度损失可控的前提下最大化硬件利用率。清华大学将 RGB - 深度图像融合算法硬件化，依托 FPGA 流水线并行处理，将多模态手势识别的处理延迟控制在 8ms 内，准确率达 92.7%。工具链层面，Xilinx Vitis AI、Intel FPGA AI Suite 及 FINN 等开源框架的成熟，大幅降低了模型到硬件的映射门槛，支持动态重配置技术的 FPGA 方案更可实现多任务 CNN 模型的分时调度，进一步提升资源利用率。技术趋势上，FPGA 正朝着异构协同方向演进，如 Xilinx UltraScale+ MPSoC 集成 ARM CPU 与 FPGA 逻辑，支持 CNN 层间动态资源分配，INT4 量化方案可在保持 94% 以上识别精度的同时降低 30% 功耗。

②基于 GPU 加速：

目前，使用 GPU 对 CNN 进行加速的技术已经十分成熟并且可取得良好的效果。但随着模型复

杂度增加，数据集越来越庞大，单个 GPU 训练模型也存在性能不足，因此采用多个 GPU 并行技术训练技术，将模型拆分成小部分分配到多个 GPU 上存储和训练。在 Zhang 等人提出的模型使用随机梯度下降算法对参数进行，并用 4 块 GPU 对算法进行加速，最终达到的速度比使用一块 GPU 训练快 3.2 倍。为了进一步提高网络训练效率，研究人员采用 1-bit 量化法来减少 GPU 间数据传输量，降低通信消耗，从而进一步提高网络训练效率，该方法在使用 20 块 GPU 训练时达到的效率是 1 块 GPU 训练效率的 6-7 倍。兰州大学等人提出将 GPU 加速与云计算平台相结合的方法，充分利用云计算高效的分布式计算模型和 GPU 丰富的计算资源，并在此基础上提出一种新型使用大数据计算的并行计算模型

③基于 ASIC 加速：


与人工智能常用的几种处理器如 CPU（中央处理器）、GPU（图像处理器）相比，专用芯片（Application Specific Integrated Circuit,ASIC）就是针对一些特定应用场景而生，所以在工作效率，性能表现中都更加突出。ASIC 平台针对 CNN 计算特性进行硬件定制，以极致能效比与算力密度为核心目标，研究聚焦专用 MAC 阵列设计、近存计算与存算一体技术。主流 ASIC 方案采用“脉动阵列 + 专用乘加单元 + 高带宽片上存储”架构，深度定制卷积、池化等核心算子的硬件电路，支持 INT4 乃至二值化的极低比特量化。

④基于 TPU 加速：

TPU 的核心是 65535 个 8 位乘累加矩阵乘法单元和一个 28MiB 的软件管理的片上内存，矩阵

乘法单元的峰值计算能力可达到 92TOPS。TPU 是基于 TensorFlow 框架进行神经网络开发的，主要有 MLP、CNN 和 LSTM 网络模型。尽管某些应用利用率很低，但 TPU 平均运算速度比 GPU、CPU 组合快 15 到 30 倍，其 TOPS/Watt 要高出 30 到 80 倍。如果在 TPU 中使用 GPU 的 GDDR5 内存，其吞吐量提高近三倍，并将 TOPS/Watt 提高到 GPU 的近 70 倍和 CPU 的近 200 倍。TPU 的计算资源主要有矩阵乘法单元，静态存储器 SRAM 用作缓存，以及硬件连接的激活函数，为了控制这些资源之间的计算，Google 还专门为神经网络的推理设计了高级指令。

The ML Accelerator Landscape



机器学习（ML）在各类加速器下的性能与功耗对比图谱

3.3 Coral NPU 研究现状

3.3.1 研究背景：

生成式人工智能从根本上重塑了我们对技术的期待。我们已然见证了大规模云端模型在内容生成、逻辑推理和智能辅助等方面展现出的惊人能力。然而，下一次重大技术飞跃的关键，并非单纯地扩大云端模型的规模，而是要将智能直接嵌入到我们日常所处的个人环境中。人工智能若要真正实现辅助价值——无论是主动协助我们规划日程、实时翻译对话，还是感知物理环境——都必须运行在我们随身携带或穿戴的设备上。这就带来了一个核心挑战：如何在电池容量受限的边缘设备上部署情境感知人工智能，使其摆脱对云端的依赖，从而实现真正隐私安全、全天候不间断的智能辅助体验。

要实现人工智能从云端到个人设备的迁移，我们必须攻克三大核心难题：


①性能鸿沟：复杂的先进机器学习模型对算力需求极高，远超边缘设备有限的功耗、散热和内存预算。

②生态碎片化成本：为种类繁多的专有处理器编译和优化机器学习模型，过程繁琐且成本高昂，导致设备间的性能表现难以保持一致。

③用户信任赤字：个人人工智能若要发挥实效，必须将个人数据与场景信息的隐私安全置于首位。

于是，谷歌推出 Coral NPU。这一全栈平台以 Coral 系列的初代技术为基础，为硬件设计师和机器学习开发者提供构建下一代隐私安全、高效能边缘人工智能设备所需的全套工具。Coral NPU 由

谷歌研究院与谷歌深度思维联合设计，是一款人工智能优先的硬件架构，专为实现下一代超低功耗、全天候在线的边缘人工智能而打造。它提供统一的开发者体验，降低了情境感知等应用的部署难度；其设计初衷是在可穿戴设备上实现全天候人工智能运行，同时最大限度降低电池消耗，且可灵活配置以满足更高性能的应用需求。



Coral NPU 软件与硬件开发平台

3.3.2 项目简介：


为低功耗边缘设备开发应用的工程师，往往面临一个根本性的权衡取舍：在通用中央处理器（CPU）与专用加速器之间做选择。通用 CPU 具备灵活的可编程性和广泛的软件生态支持，但缺乏针对高负载机器学习任务的专用架构设计，因此性能表现欠佳且功耗效率低下。与之相反，专用加速器虽然机器学习处理效率出众，但灵活性不足、编程难度大，难以胜任通用计算任务。

这一硬件层面的难题，因软件生态的高度碎片化而进一步加剧。由于 CPU 与机器学习计算单元的编程模型截然不同，开发者往往被迫使用专有编译器和复杂的命令缓冲机制。这不仅大幅提升了学习门槛，也使得开发者难以充分结合不同计算单元的独特优势。最终导致行业内始终缺乏一种成熟的低功耗架构，能够便捷高效地支持多种机器学习开发框架。

Coral NPU 架构通过颠覆传统芯片设计理念，直接攻克了这一难题。它将机器学习矩阵引擎置于标量计算单元之上，从芯片底层开始对人工智能任务进行架构优化，打造出一个专为高效能端侧推理而设计的平台。

作为一套完整的神经网络处理器（NPU）参考架构，Coral NPU 为下一代高能效、机器学习优化的片上系统（SoC）提供了核心构建模块。该架构基于一系列符合 RISC-V 指令集架构（ISA）的 IP 模块构建，旨在实现最低功耗，是全天候情境感知应用的理想之选。其基础设计可提供 5120 亿次运算每秒（GOPS）的算力，功耗仅为数毫瓦，能够为边缘设备、可听穿戴设备、增强现实眼镜和智能手表等产品提供强大的端侧人工智能能力。

Inspiration of Coral NPU




Coral NPU 的设计思路

3.3.3 核心组件：

①标量核心：一款轻量化、支持 C 语言编程的 RISC-V 前端处理器，负责向后端计算核心分配数据流。它采用“运行至完成”的极简工作模式，在实现超低功耗的同时，承担传统 CPU 的各项功能。

②向量执行单元：一款高性能单指令多数据（SIMD）协处理器，全面兼容 RISC-V 向量指令集（RVV）1.0 版本，可对大规模数据集进行并行运算。

③矩阵执行单元：一款高效的量化外积乘累加（MAC）引擎，专为加速神经网络的核心运算而设计。



Coral NPU 用于集成 Soc 设计

3.3.4 目标应用场景：

Coral NPU 专为超低功耗、全天候在线的边缘人工智能应用而设计，尤其聚焦情境感知系统。其核心目标是在可穿戴设备、手机和物联网（IoT）设备上实现全天候人工智能体验，同时最大限度降低电池消耗。

潜在应用场景包括：

情境感知：检测用户活动状态（如行走、跑步）、物体距离或所处环境（如室内 / 室外、移动中），从而实现勿扰模式自动切换等情境感知功能。

音频处理：语音检测、关键词识别、实时翻译、语音转写，以及基于音频的无障碍辅助功能。

图像处理：人物与物体检测、人脸识别、手势识别，以及低功耗视觉搜

用户交互：支持通过手势、音频指令或其他传感器输入实现设备控制。

4. 创新点与项目特色

4.1 创新点

4.1.1 精准适配的专用计算单元设计

针对手势识别 3×3 卷积占比高、LSTM 时序建模延迟大的核心痛点，在 Coral NPU 原生架构内定向扩展并行 MAC 阵列与新增 LSTM 专用处理子模块，实现“硬件架构-手势识别任务”的精准适配[6]。并行 MAC 阵列的参数化设计可适配不同模型通道数，专用数据重组模块解决卷积数据并行运算的格式瓶颈；LSTM 子模块将核心运算完全硬件化，相比原生软件模拟方式，LSTM 处理延迟降低， 3×3 卷积吞吐量提升[4]。所有优化均遵循原生架构规范，不破坏开源生态兼容性，解决了通用 NPU 对特定手势识别任务适配性不足的问题[5]。

4.1.2 轻量化模型-硬件协同适配体系

构建“模型轻量化-硬件定向加速-部署精准匹配”的精简协同体系，通过 INT8 量化与结构化剪枝降低模型复杂度，针对性匹配硬件加速单元的运算特性[2]。优化模型数据格式与流向，开发简易适配工具实现模型高效部署，在保证识别精度的前提下，实现模型存储量降低 75%以上，同时充分发挥硬件加速性能，形成“轻模型+快硬件”的边缘部署优化范式[3]。

4.1.3 兼容开源生态的模块化扩展设计

采用模块化设计思路，所有新增硬件模块均通过原生接口与 Coral NPU 架构集成，严格遵循

RV32IMF_Zve32x 指令集规范，确保与开源模拟器、FPGA 开发环境及工具链的高度兼容[4]。新增模块可灵活拆卸替换，不仅适配当前手势识别任务，还为后续其他依赖卷积与时序建模的边缘 AI 任务预留扩展空间，解决了专用加速器适配性差、扩展性不足的行业难题[5]。

4.2 项目特色

4.2.1 聚焦核心的精准化开发模式

严格锁定“硬件加速、软件优化、上板验证”三大核心任务，剔除所有无关研究环节，硬件设计仅聚焦 3×3 卷积并行 MAC 阵列与 LSTM 专用子模块，软件优化聚焦模型轻量化与部署适配，验证环节仅围绕功能与性能验证展开，形成“目标精准、路径清晰、效率突出”的开发体系，确保所有工作均直接服务于核心需求[1]。

4.2.2 开源架构赋能的低门槛创新

完全基于 Google Coral NPU 开源 IP 进行二次开发，充分利用其成熟的开源生态（模拟器、工具链、技术文档）与硬件基础，大幅降低从零设计 NPU 的技术门槛与开发周期[4]。所有改进成果均基于原生架构扩展，具备高度可复现性，硬件设计代码与技术文档可融入开源生态，为同类边缘 AI 加速器开发提供可复用的参考方案[6]。

4.2.3 理论支撑与工程落地深度融合

研究内容均依托扎实的学术理论基础，如并行 MAC 阵列设计参考卷积加速器并行计算规范[6]，LSTM 硬件化借鉴向量处理器专用单元扩展理论[7]，模型轻量化采用边缘 AI 优化的经典技术[2]，确

保成果的科学性与可靠性[1]。项目以工程化落地为核心导向，所有设计均充分考虑 FPGA 资源约束与边缘设备应用需求，成果向可部署于可穿戴设备、智能家居终端等场景的目标靠近，具备明确的产业应用价值[4]。

5. 技术路线、拟解决的问题及预期成果

5.1 技术路线

本项目严格遵循 “需求解析 - 设计优化 - 仿真验证 - 上板测试 - 成果凝练” 的闭环技术路径，分阶段聚焦核心任务推进，确保各环节紧密衔接、高效落地，符合国家级大创项目的系统性要求，具体如下：

需求解析与准备阶段（1-2 个月）：系统梳理 Coral NPU 开源架构文档、RV32IMF_Zve32x 指令集规范及 FPGA 部署流程 [4]。收集并扩充手势识别数据集，完成数据预处理、标注与划分；通过 Profiling 工具解析 CNN、CNN-LSTM 模型的核心运算特征，建立 “模型 - 硬件” 映射关系；搭建包含仿真工具、综合工具、FPGA 开发环境及模型优化环境的全流程开发平台 [1]。

软硬件设计与优化阶段（3-6 个月）：基于 Verilog 语言完成并行 MAC 阵列扩展模块、LSTM 专用处理子模块的详细设计，实现与原生 Coral NPU 架构的无缝集成 [6]。同步完成手势识别模型的 INT8 量化与结构化剪枝优化，验证模型精度与复杂度；开发简易模型格式转换工具，完成模型与硬件的初步适配 [3]。编写模块级测试激励，开展初步功能仿真，验证各硬件模块逻辑正确性 [4]。

仿真验证与迭代阶段（7-8 个月）：利用 Coral NPU 开源模拟器开展系统级功能仿真，验证新

增模块与原生架构的兼容性、数据传输稳定性及时序一致性 [4]。通过逻辑综合工具完成 RTL 代码综合，分析时序、面积与功耗开销，优化核心运算路径的时序设计 [1]。开展模块级与系统级仿真测试，覆盖 3×3 卷积、LSTM 核心运算场景，针对仿真中发现的问题迭代优化硬件设计与模型适配方案 [6]。

上板测试与验证阶段（9-10 个月）：搭建 Xilinx Zynq-7020 FPGA 验证平台，完成 NPU 架构的布局布线、时序约束与上板调试，实现稳定运行 [1]。部署优化后的手势识别模型，构建大规模测试集（静态手势 5 万帧、动态手势 1000 组），开展功能验证、性能测试（精度、延迟、吞吐量）、兼容性测试与 72 小时稳定性测试 [2]。对比原生 Coral NPU 与改进后 NPU 的测试数据，量化验证硬件优化效果 [8]。

成果凝练与总结阶段（11-12 个月）：整理硬件设计代码、模型优化文件、测试数据与技术文档，形成完整成果体系 [6]。总结项目创新设计与工程实践经验，撰写学术论文与项目总结报告 [5]。未来可以申请发明专利与软件著作权，开展成果应用示范，将改进后的 NPU 部署于可穿戴设备原型，验证工程应用价值 [4]。

5.2 拟解决的问题

5.2.1 3×3 卷积并行度不足瓶颈

Coral NPU 原生矩阵单元仅配备 16 个 MAC 引擎，对 3×3 卷积（占比超 60%）的并行支持有限，导致运算效率低下 [6]。通过参数化扩展并行 MAC 阵列至 32 路，配套设计硬件级数据重组模

块，实现多通道数据并行加载与运算，提升卷积吞吐量 [5]。

5.2.2 LSTM 时序建模延迟高

原生架构依赖软件模拟 LSTM 运算，门控计算与状态更新延迟占比超 50%，影响动态手势识别实时性 [7]。通过新增 LSTM 专用处理子模块，将门控逻辑与状态缓存完全硬件化，替代软件模拟，大幅降低动态手势建模延迟 [3]。

5.2.3 模型与硬件适配不兼容

手势识别模型的数据格式、计算特性与 Coral NPU 硬件资源存在差异，直接部署易出现性能浪费或格式冲突 [2]。通过模型轻量化优化调整特性，开发适配工具优化数据格式与流向，实现模型与硬件的高效匹配 [3]。

5.2.4 硬件兼容性与稳定性问题

新增模块可能与原生架构存在接口不兼容、数据传输不同步等问题，上板后易出现时序违规 [4]。设计时将严格遵循原生架构规范设计接口与控制逻辑，通过全流程仿真测试与时序优化，确保硬件兼容性与运行稳定性 [1]。

5.2.5 边缘部署资源平衡问题

硬件模块扩展可能导致 FPGA 资源占用过高、功耗上升，与边缘设备低功耗需求冲突 [8]。采用参数化设计与资源复用技术，在提升性能的同时控制资源占用与功耗，实现性能与功耗的平衡 [6]。

5.3 预期成果

5.3.1 硬件设计成果

完成面向手势识别的 Coral NPU 定制化架构核心模块设计，输出 Verilog 硬件描述代码一套，包含并行 MAC 阵列扩展模块、LSTM 专用处理子模块及与原生架构的集成逻辑 [6]。形成架构设计说明书一份，详细阐述模块设计思路、接口定义及时序约束。完成 FPGA 部署文件一套，支持在目标 FPGA 平台上烧录与基础功能验证 [1]。

5.3.2 软件与部署成果

输出轻量化手势识别模型一套，确保识别精度满足边缘应用基础需求 [2]。形成模型优化与部署手册各一份，清晰说明优化流程与部署步骤 [3]。

5.3.3 验证与测试成果

搭建基础 FPGA 验证平台，实现改进后 NPU 架构的稳定运行 [1]。形成功能仿真报告与时序分析报告各一份，验证硬件模块逻辑正确性与时序可行性 [6]。完成性能测试报告一份，量化对比改进后 NPU 与原生 Coral NPU 在 3×3 卷积吞吐量、LSTM 处理延迟等核心指标上的优化效果 [8]。

5.3.4 学术与实践成果

撰写项目研究报告一份，系统梳理研究过程、技术难点与解决方法 [3]。形成学术论文初稿，总结项目设计思路与实践经验 [6]。完成项目后，团队成员熟练掌握 RISC-V NPU 基础设计、边缘 AI 模型优化及 FPGA 验证核心流程，显著提升硬件开发与算法优化的工程实践能力 [1]。

6. 项目研究进度安排

阶段	时间节点	核心任务
----	------	------



准备阶段	2026 年 2 月前	梳理 Coral NPU 架构规范；收集并预处理数据集；解析模型特征；搭建开发环境
设计优化阶段	2026 年 6 月前	硬件模块 Verilog 代码编写；模型轻量化优化
仿真验证阶段	2026 年 8 月前	系统级功能仿真；逻辑综合与时序优化；模型与硬件适配调试
上板测试阶段	2026 年 10 月前	FPGA 上板测试；大规模性能测试；兼容性与稳定性验证
成果总结阶段	2026 年 11 月前	整理技术文档；撰写学术论文与报告总结

7. 已有基础

(1) 与本项目有关的研究积累和已取得的成绩

7.1 技术基础

在硬件开发方面，成员能熟练运用 Verilog 硬件描述语言，在数字电路实验课程中成功使用

Vivado 设计并实现了一款五级流水线的 RISC-V 处理器核，对 CPU 微架构有深入理解。在嵌入式开发方面，成员具有丰富的 STM32、ESP32 等平台开发经验，并曾基于 K230 平台实现 OpenMV 视觉识别应用。在算法与编程方面，团队成员精通 C、Python、MATLAB 等语言，曾学习并实现过 ResNet 等深度学习模型。团队所有成员目前正系统学习“一生一芯”开源芯片设计教程，为开展 RISC-V NPU 设计奠定了坚实基础。全体成员具备良好的英文文献阅读与学术写作能力，为跟踪国际前沿技术提供了语言保障。

7.2 相关研究积累

围绕“面向手势识别的 RISC-V NPU 设计”这一课题，团队已开展了系统的前期调研与技术储备：

在手势识别算法方面，团队深入研究了当前主流的技术路线，包括基于 MediaPipe Hands 的关键点检测方案、基于 CNN-LSTM 的时序建模方法，以及轻量级 Transformer 在手势识别中的应用。团队已对静态手势分类与动态手势序列识别的算法特性、计算瓶颈和精度-效率权衡进行了系统分析。

在硬件架构方面，团队重点研究了 Google 于 2025 年 10 月发布的开源 Coral NPU RISC-V 架构，深入分析了其“标量核心+向量单元+张量单元”的混合设计。针对手势识别任务，团队已初步识别出该架构在 3×3 卷积并行度、时序处理单元缺失、内存访问效率等方面的优化空间，为本项目的定制化改进指明了方向。

在开发流程方面，团队通过参与学院“TTL”科研计划及“一生一芯”教程学习，已熟悉基于 FPGA 的芯片前端设计流程。成员在前期通过《数字电路实验》课程已成功完成 RISC-V 五级流水线 CPU 的设计实践，为开展 NPU 硬件实现与系统集成积累了直接经验。

7.3 已取得的成绩

团队成员具备扎实的嵌入式系统开发与算法实现能力，深入学习 RISC-V 架构设计，并在多项专业竞赛中取得优异成绩。其中，郭俊扬同学曾获全国大学生数学建模竞赛省级一等奖，具备优秀的数学建模与算法设计能力；在电子设计相关竞赛中，该同学曾基于 K230 平台开发以 OpenMV 为基础的移动物体识别程序，并获得校级电子设计大赛三等奖，在学院“芯动”大赛中取得优异成绩，展现

了硬件系统设计的综合能力。全体成员均已参与学院“TTL”本科生科研计划，接受科研训练。

(2) 已具备的条件，尚缺少的条件及解决方法

已具备的条件：硬件方面，实验室配备 Xilinx Zynq-7020 FPGA 开发板、Vivado 逻辑综合工具及 Coral NPU 开源模拟器，满足硬件实现与测试需求；软件方面，已搭建 TensorFlow Lite Micro 开发环境，具备模型量化、剪枝与部署的基础工具链。团队成员熟练掌握 Verilog、C、Python 等开发语言，具备 RISC-V 处理器设计、嵌入式开发及深度学习模型优化经验，指导教师长期从事多核处理器与智能加速器研究，可提供全程技术指导。

尚缺少的条件：缺少针对手势识别场景的定制化测试数据集；FPGA 开发板的高速存储扩展模块不足，可能影响大规模模型部署测试；团队对 Coral NPU 矩阵单元与向量单元的协同调度细节经验有限。

解决方法：基于公开数据集补充真实场景手势样本，构建定制化测试数据集；利用项目经费购置 FPGA 高速存储扩展模块，提升模型部署测试能力；通过研读 Coral NPU 开源技术文档、参与社区交流，结合指导教师处理器调度领域的研究成果，攻克协同调度技术难点 [4]。

参考文献：

[1] 陈子荷. 基于 RISC-V 扩展指令集的卷积神经网络加速器的研究与设计[D]. 湘潭大学, 2021.

[2] Federico Nicolás Peccia; Frederik Haxel; Oliver Bringmann. Tensor Program Optimization for the RISC-V Vector Extension Using Probabilistic Programs[C]. 2025

IEEE/ACM International Conference On Computer Aided Design (ICCAD).

[3] 蔡成欢, 王一品, 许嘉滨, 等. 基于 RISC-V 指令扩展的神经网络计算加速架构[J]. 计算机科学, 2025, 52(12):1-8.

[4] Chuanning Wang; Chao Fang; Xiao Wu; Zhongfeng Wang; Jun Lin. SPEED: A Scalable RISC-V Vector Processor Enabling Efficient Multiprecision DNN Inference[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems.

[5] 毛旻凯, 顾雨晨, 郜晨, 等. 自适应的申威 SIMD 指令优化内存连续读写方法[J]. 信息技术与信息化, 2025, (08):145-151.

[6] 邵宴萍, 黄立波. RISC-V 指令集扩展研究: 设计、实现与应用[J]. 小型微型计算机系统, 2025, 46(10):2548-2560.

[7] 王宇木. RISC-V 向量处理器的验证设计及量化方法研究[D]. 深圳大学, 2022.

[8] Willian Analdo Nunes; Antônio Vinicius Corrêa Dos Santos; Fernando Gehm Moraes. Accelerating Machine Learning with RISC-V Vector Extension and Auto-Vectorization Techniques[C]. 2025 IEEE International Symposium on Circuits and Systems (ISCAS).

三、 经费预算

开支科目	预算经费 (元)	主要用途	阶段下达经费计划 (元)
------	-------------	------	-----------------

			前半阶段	后半阶段
预算经费总额	6000.00	无	3000.00	3000.00
1. 业务费	2000.00	无	1000.00	1000.00
（1）计算、分析、测试费	0.00	无	0.00	0.00
（2）能源动力费	0.00	无	0.00	0.00
（3）会议、差旅费	1000.00	前往广州、深圳等地开展学术交流	500.00	500.00
（4）文献检索费	1000.00	购买图书资料、打印文件等	500.00	500.00
（5）论文出版费	0.00	无	0.00	0.00
2. 仪器设备购置费	4000.00	购买一定资源规模的 FPGA 开发板、GPU 加速卡等	2000.00	2000.00
3. 实验装置试制费	0.00	无	0.00	0.00
4. 材料费	0.00	无	0.00	0.00
学校拨款				
财政拨款				

四、 指导教师意见

本项目针对面向手势识别的 RISC-V NPU 设计研究，项目背景依据合理，方案基本可行，项目成员具有一定学习基础，同意立项。

导师：王明羽

2025 年 12 月 28 日

五、 院系推荐意见

盖章:
年 月 日