浙江大学课程设计报告

课程名称：信息与电子工程导论　　任课老师：回晓楠
课程设计名称：4bit 加法器　　完成日期：2025-12-18
第 2 小组
成员及分工：

姓名	专业	学号	分工	贡献比
	信息工程		负责人，加法器电路搭建调试并验证功能	34%
	信息工程		Multisim 仿真工作，加法器辅助搭建 debug	33%
	微电子科学与工程		理论化简，报告撰写	33%

1 目的和要求

1.1 课程设计目的

（1）掌握基本电路原理知识，深化理解三极管的开关特性和其构成的逻辑门。
（2）掌握半加器、全加器、4bit 加法器的原理知识，设计一个 4bit 加法器。
（3）对设计的电路进行仿真测试。
（4）根据仿真结果，在面包板上用晶体管搭建 4 位加法器，用 LED 灯的亮灭表示结果。亮表示 1，灭表示 0。
（5）对搭建的电路进行测试。

1.2 课程设计要求

（1）由小组合作完成。明确分工：负责人、电路设计、仿真测试、实验制作与调试、报告撰写、报告审核、报告提交等。明确贡献：要求给出贡献的占比（若报告中不给出个人贡献占比，则按均分计算成绩）。
（2）报告要求：设计，程序，分析，结论。包括电路设计原理、电路图、实验图、实验结果与分析、总结等。
（3）提交课程设计报告（按课程设计报告模板要求撰写，提供 word 文档），上传至“学在浙大”课程网站，文件命名规则：课程设计+组号。

2 原理


（一）晶体管的特性

晶体管是实现数字逻辑的最基本物理单元,利用其在饱和区与截止区之间的切换特性可以模拟理想开关。当输入电压为高电平时，三极管处于饱和区，负载电流被导通，此时相当于开关的闭合；输入电压为低电平时，三极管工作与截止区，负载电流被阻断，此时相当于开关的断开。

然而，晶体管在实际工作中存在非理想特性，特别是发射结约 0.7V 的电压降，在多级逻辑门级联（如 4bit 加法器）的过程中，这种压降的累积效应会导致信号电平发生偏移或衰减，这是实物搭建中影响电路稳定性的关键物理因素。

（二）基本逻辑门

1.非门（NOT）




输入A	输出Y
0	1
1	0

非门的逻辑符号与真值表

执行“非”运运算的基本逻辑门电路。输入端为低电平时，输出端为高电平；输入端为高电平时，输出端为低电平，即输入端和输出端的电平反相。

2.与门（AND）




输入A	输入B	输出Y
0	0	0
0	1	0
1	0	0
1	1	1

与门的逻辑符号与真值表

执行“与”运算的基本逻辑门电路。只有所有的输入端同时为高电平时，输出才为高电平，其他情况为低电平。

3.或门(OR)








输入A	输入B	输出F
0	0	0
0	1	1
1	0	1
1	1	1

或门的逻辑符号与真值表

执行“或”运算的基本逻辑门电路。只要有一个输入端为高电平时，输出即为高电平；只有当所有的输入端全为低电平时，输出才为低电平。

4.其他逻辑门电路

除了上述三种基本逻辑门外，数字逻辑系统中还广泛使用由它们组合衍生的复合逻辑门，包括与非门（NAND）、或非门（NOR）、异或门（XOR）和同或门（XNOR）等。它们的逻辑表达式、逻辑符号和真值表如下图所示。


名　称	逻辑表达式	逻辑符号	真值表
与非门	$F=\overline{AB}$		A 0 0 1 1 B 0 1 0 1 F 1 1 1 0
或非门	$F=\overline{A+B}$		A 0 0 1 1 B 0 1 0 1 F 1 0 0 0
与或非门	$F=\overline{AB+CD}$		A 0 0 … 1 B 0 0 … 1 C 0 0 … 1 D 0 1 … 1 F 1 1 0
异或门	$F=A\oplus B$ $=\overline{A}B+A\overline{B}$		A 0 0 1 1 B 0 1 0 1 F 0 1 1 0
同或门	$F=A\odot B$ $=\overline{A}\overline{B}+AB$		A 0 0 1 1 B 0 1 0 1 F 1 0 0 1

（三）半加器与全加器

半加器和全加器是算术运算电路中的基本单元，它们是完成 1 位二进制相加的一种组合逻辑电路。他们的逻辑表达式如下：

半加器：$\begin{matrix} S & =A\oplus B \\ C & =A\cdot B \end{matrix}$　　全加器：$\begin{matrix} & S=A\oplus B\oplus C_{in} \\ C_{out} & =(A\cdot B)+(A\oplus B)\cdot C_{in} \end{matrix}$


1. 半加器：对两个输入数据位相加，输出一个结果位和进位，没有来自低位的进位输出的加法器电路，用以实现两个一位二进制数的加法运算电路。



可输出结果位和进位结果，其中结果位结果由异或门得到，进位结果由与门得到。

被加数 A	被加数 B	和数 S	进位数 C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

2. 全加器：加数、被加数与低位的进位数为输入，和数与进位为输出



Cin	输入 A	输入 B	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

用门电路实现两个二进制数相加并求和的组合线路成为一位全加器，一位全加器可以处

理地位进位并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。全加器在半加器的基础上，需要接受上一次计算得到的进位结果参与运算，因此较为复杂。

虽然全加器较半加器来说比较复杂，但和半加器有很多相似的地方，全加器相比于半加器，输入端多了一个输入的上次进位结果。

可以发现，本位结果由本位输入 A 和 B 异或的结果再与 Cin 进行异或，进位结果则由本位输入异或的结果与 Cin 进行与门运算，得到的结果再与本位输入的与门结果进行或门运算，推断如下：

①当本位输入均为 1 时，需要进位，进位为 1

②当本位异或结果为 1 时，进位与否由 Cin 决定，当 Cin 也为 1 时，进位为 1

③当本位输入均为 0 时，不进位

④设本位异或结果为 a，则 $C_{out} = xy + aC_{in}$，即上述结论

（四）4bit 加法器

4bit 加法器是一种基于串行进位架构的组合逻辑电路，可以实现两个 4 位二进制数的并行相加并输出结果与进位。该电路采用级联方式构建，由处理最低位的 1 个半加器和处理其余高位的 3 个全加器依次串联而成，其中低位的进位输出直接作为高位的进位输入，从而形成完整的运算链条。

4bit 加法器的设计逻辑：首先利用晶体管与电阻搭建与门、或门、非门等基本逻辑单元，再将其组合成半加器与全加器模块，最终通过模块间的级联实现 4bit 加法功能，能够接收 8 位输入信号并产生 5 位输出信号（4 位和与 1 位进位）。

3 内容

（一）设计步骤

1.学习逻辑运算，深入学习使用布尔方程描述逻辑运算和进行基本推断；

2.搭建基本逻辑门并测试，进行评估和改进；

3.学习和搭建常用逻辑门，利用两变量或三变量定理推断其实现方式；

4.利用基本逻辑门和常用逻辑门，搭建一位半加器，并进行仿真测试；

5.在一位半加器的基础上，搭建全加器，并进行仿真测试；

6.将多个全加器串联，实现多位加法器，进行仿真测试；

7.根据逻辑门——半加器——全加器——4bit 加法器的顺序依次搭建实物电路并测试；


8.验收实物，提交实验报告。

（二）原理化简

1.简化与门的构建

设计思路：传统的与门通常需要两个三极管串联或复杂的二极管逻辑，布线繁琐且压降较大。为此，我们提出了一种简化方案：根据三极管的开关特性，可将两个输入分别接入三极管的 B 极和 C 极，即可用一个三极管实现与门效果。


简化与门的电路如下图所示。



当然，这样的设计也存在一定缺陷，0.7V 的发射结压降使得输出电压会产生损失，但是在前级驱动能力足够的情况下，能够有效简化电路结构。在第四部分的仿真中，我们也将验证该缺陷不会对电路功能产生影响。

2. 简化或非门的构建

结合或门与非门的结构及数字系统知识，我们设计了如下图所示的单管或非门电路。



该电路的工作原理依赖于三极管的饱和与截止特性。当输入端中任一输入为高电平时，控制信号经由基极限流电阻 R4 或 R5 进入三极管 B 极，使三极管进入饱和导通状态。此时集电极与发射极之间近似短路（虚短现象），将输出端电压拉低，输出逻辑 0。同时，由于基极限流电阻阻值足够大，有效隔离了各输入端，使得一个端口的信号不会对另一端口产生显著影响。反之，仅当两输入均为低电平时，基极无驱动电流，三极管处于截止状态（虚断状态）。集电极与发射极断开，输出端则处于几乎接近电源电压的高电平，输出逻辑 1。

相比于传统分立元件堆叠，该设计大幅减少了三极管和电阻的使用数量，简化了电路结构。更重要的是，利用三极管的有源开关特性，输出端电平分立度高，有效规避了多级逻辑门级联时的电压损失问题。

同样地，简化或非门的仿真测试结果也将在第四部分中呈现。

3. 加法器逻辑推导与算式化简

本设计中的 4bit 加法器采用串行进位架构，由处理最低位的 1 个半加器和处理高位的 3 个全加器级联而成 1。为了实现电路设计的模块化与最优化，我们在逻辑推导中将全加器拆解为双级半加器结构，具体推导过程如下：

（1）最低位（Bit 0）：半加器逻辑推导

最低位（A_0, B_0）无需接收来自低位的进位信号，因此仅需半加器逻辑。根据半加器真值表 2，当输入相异时和位S_0为 1，当输入均为 1 时进位 C_1 为 1。逻辑表达式推导如下：

$$S_0 = \overline{A_0}B_0 + A_0\overline{B_0} = A_0 \oplus B_0$$
$$C_1 = A_0 \cdot B_0$$

该逻辑算式与本设计中采用的晶体管半加器电路（见原理图 2.3.1）完全一致，通过异或逻辑实现求和，与逻辑实现进位。

（2）高位（Bit 1 - 3）：基于双半加器合成的全加器推导

第 1 至第 3 位需处理本位输入（A_i, B_i）及低位进位（C_i）。为了简化电路搭建复杂度并复用半加器模块，我们将全加器逻辑分解为两级半加器级联的形式。

推导步骤：

第一级运算（计算本位半加）：

首先利用第一个半加器结构处理本位输入 A_i 和 B_i，得到中间和 S' 与第一级进位 C'：

$$S' = A_i \oplus B_i$$
$$C' = A_i \cdot B_i$$

第二级运算（引入低位进位）：

利用第二个半加器结构，将中间和 S' 与来自低位的进位 C_i 进行运算，得到最终的和 S_i 与第二级进位 C''：

$$S_i = S' \oplus C_i = (A_i \oplus B_i) \oplus C_i$$
$$C'' = S' \cdot C_i = (A_i \oplus B_i) \cdot C_i$$

进位输出逻辑合成：

最终的进位输出 C_{i+1} 由上述两级进位信号通过“或”逻辑（OR）决定。只要第一级运算产生进位（A_i, B_i 同为 1）或者第二级运算产生进位（中间和 S' 与 C_i 同为 1），都会导致向高位进位：

$$C_{i+1} = C' + C''$$

代入前两步的式子，得到全加器的最终进位逻辑式：

$$C_{i+1} = A_i \cdot B_i + (A_i \oplus B_i) \cdot C_i$$

电路验证：

上述推导式 $S_i = A_i \oplus B_i \oplus C_i$ 与 $C_{i+1} = A_iB_i + (A_i \oplus B_i)C_i$ 完美对应了本实验设计的全加器电路结构。从全加器仿真电路图（见图 4.2.2）可以看出，电路左右两部分分别对应了上述推导中的“第一级”和“第二级”半加运算，末端的逻辑组合实现了进位输出。

（3）4bit 加法器整体逻辑方程组

综上所述，本设计搭建的 4bit 加法器（输入 $A_3A_2A_1A_0$, $B_3B_2B_1B_0$ ）的完整逻辑运算方程组如下：

- 第 0 位（LSB）：

$$S_0 = A_0 \oplus B_0$$
$$C_1 = A_0 \cdot B_0$$

- 第 1 位：

$$S_1 = A_1 \oplus B_1 \oplus C_1$$
$$C_2 = A_1 \cdot B_1 + (A_1 \oplus B_1) \cdot C_1$$

- 第 2 位：

$$S_2 = A_2 \oplus B_2 \oplus C_2$$
$$C_3 = A_2 \cdot B_2 + (A_2 \oplus B_2) \cdot C_2$$

- 第 3 位：

$$S_3 = A_3 \oplus B_3 \oplus C_3$$
$$C_4 = A_3 \cdot B_3 + (A_3 \oplus B_3) \cdot C_3$$

- （C_4为溢出位）

该方程组验证了“1 个半加器 + 3 个全加器”级联方案的数学正确性。


4 结果和分析

（一）仿真测试


（1）基本逻辑门

1. 非门

非门的仿真电路如下



仿真结果如下




S3	输出
开(0)	4.976V（高电平，1）
闭(1)	12.824mV（低电平，0）


仿真结果与真值表一致


2. 与门

与门的仿真电路如下



仿真结果如下






S1	S2	输出
开(0)	开(0)	1.77mV（低电平，0）
闭(1)	开(0)	2.364mV（低电平，0）
开(0)	闭(1)	400.039mV（低电平，0）
闭(1)	闭(1)	3.861V（高电平，1）


仿真结果与真值表一致

3.或门

或门的仿真电路如下



仿真结果如下




S4	S5	输出
开(0)	开(0)	48.059mV（低电平，0）
闭(1)	开(0)	4.344V（高电平，1）
开(0)	闭(1)	4.248V（高电平，1）
闭(1)	闭(1)	4.384V（高电平，1）

仿真结果与真值表一致


（2）半加器与全加器

1.半加器

半加器仿真电路如下



仿真结果如下




S1	S2	结果位	进位位
开(0)	开(0)	71.123mV（0）	61.962mV（0）
开(0)	闭(1)	5V（1）	89.972mV（0）
闭(1)	开(0)	5V（1）	407.462mV（0）
闭(1)	闭(1)	78.549mV（0）	3.911V（1）

仿真结果与真值表一致

2. 全加器


全加器仿真电路如下





图中万用表 XMM5 表示上一级的进位电位，XMM3 表示结果位，XMM4 表示进位电位


仿真结果如下

①上一级进位电位为 0（S5 断开）时：










S3	S4	结果位	进位位
开(0)	开(0)	78.709mV（0）	15.633mV（0）
闭(1)	开(0)	3V（1）	15.633mV（0）
开(0)	闭(1)	3V（1）	15.633mV（0）
闭(1)	闭(1)	77.674mV（0）	3V（1）

仿真结果与真值表一致

②上一级进位电位为 1（S5 闭合）时：




S3	S4	结果位	进位位
开(0)	开(0)	3V（1）	15.633mV（0）
闭(1)	开(0)	114.407mV（0）	3V（1）
开(0)	闭(1)	114.407mV（0）	3V（1）
闭(1)	闭(1)	3V（1）	3V（1）

仿真结果与真值表一致


（3）简化与门和简化或非门


1. 简化与门

简化与门的仿真电路如下



仿真结果如下






S1	S2	输出
开(0)	开(0)	95.951μV（低电平，0）
闭(1)	开(0)	2.44mV（低电平，0）
开(0)	闭(1)	398.154mV（低电平，0）
闭(1)	闭(1)	4.003V（高电平，1）


仿真结果与真值表一致


3.简化或非门

简化或非门的仿真电路如下



仿真结果如下






S3	S4	输出
开(0)	开(0)	4.945V（高电平，1）
闭(1)	开(0)	12.822mV（低电平，0）
开(0)	闭(1)	12.822mV（低电平，0）
闭(1)	闭(1)	4.638mV（低电平，0）

仿真结果与真值表一致

（4）4bit 加法器

最终的仿真电路图如下



下面对仿真电路进行仿真测试（万用表 XMM1-XMM5 的输出依次表示第 1-5 位的值）

测试用例 1：0000+0000=00000


将图中 8 个开关全部断开，万用表输出如下



输出结果为 00000，符合理论预期。

测试用例 2：0011+0101=01000


开关开闭情况与万用表输出如下



输出结果为 01000，符合理论预期，进位正常。

测试用例 3：1001+0110=01111


开关开闭情况与万用表输出如下



输出结果为 01111，符合理论预期，加法正常。

测试用例 4：1111+0111=10110


开关开闭情况与万用表输出如下



输出结果为 10110，符合理论预期，最后一位进位正常。

测试用例 5：1100+0001=01101

开关开闭情况与万用表输出如下




输出结果为 01101，符合理论预期，随机加法测试通过。


经过以上仿真测试，可以验证搭建的 4bit 加法器仿真结果正确，设计无误，可以按照设计开展实物搭建。

（二）实物搭建


（1）半加器




（2）2bit 加法器



（3）3bit 加法器




（4）4bit 加法器（最终成果）




（三）实物电路运行测试

与仿真测试时类似，这里仅列出部分测试用例的情况。图片中 LED 从右到左依次为第 0 位，第 1 位，第 2 位，第 3 位，以及第 4 位（溢出进位）。


测试用例 1：0000+0000=00000



测试用例 2：1111+0111=10110



测试用例 3：1100+1110=11010



5 结论

（一）实验结论

在本次课程设计中，我们遵循“原理分析——方案优化——仿真验证——实物搭建”的思路，成功设计并搭建了一个由一个半加器和三个全加器构成的 4bit 加法器。在功能实现上，仿真电路和实物电路均能准确完成两个 4 位二进制数的加法运算，进位功能正常，LED 指示灯亮灭逻辑与理论预期和仿真结果完全一致。在电路优化方面，我们采用了简化与门和简化或非门的设计，在保证逻辑功能正确的前提下，大幅减少了晶体管的使用数量（共 27 个），不仅降低了布线的复杂度，也使得面包板布局更加整齐、美观。在设计、仿真和搭建等过程中，我们不断排查问题并进行优化，最终得到了一个较优的成果。

（二）学习体会

（1）实验中我们发现，电压损耗是级联电路中不可忽视的问题。通过仿真测试，我们意识到应当优化电路结构、减少不必要的元器件数量，这样不仅能简化布线，还可以减少电压损失，避免出现 LED 不亮的情况。

（2）在动手之前要先规划好策略，一开始就要估计每个电路模块需要占用的空间来合理布局，还可以规定一些连线的规则，如规定输入、输出、电源线的颜色，或者适时用标签纸进行标注，这可以在后续电路变得十分复杂的时候方便对各个模块进行逐一排查。

（3）搭建电路时，应该把复杂的整体拆分为几个基本的单元，比如半加器与全加器等，搭建好 2bit 加法器之后只需重复之前的步骤便可依次完成 3bit 加法器和 4bit 加法器的搭建。

（4）电阻的大小和器材的质量对实验结果有较大影响，经常会出现一根导线松动而导致整个器材瘫痪的现象，遇到问题时需要我们沉下心来，细致地进行排查。

（5）在开始搭建前，可以学习一些相关技巧的学习，在熟练运用面包板和万用表之后，搭建的难度会降低很多。

（三）意见与建议

（1）课程提供的面包板的质量存在一些问题，使用难度较大，建议采购质量更好的器材。

（2）课程提供的杜邦线数量有限，且没有提供备用的 LED，在 LED 烧坏或者发现其质量问题时无法进行更换，建议提供更多杜邦线和冗余的 LED。