

國立成功大學
電機工程研究所
碩士論文

可在低電壓模式下備份的儲存能量效益非揮發性
靜態隨機存取記憶體

**A Store-energy Efficient RRAM-based Nonvolatile
SRAM Capable of Backing up in Low-voltage
Mode**

研 究 生：杜唯宏

Student: Wei-Hong Du

指導教授：邱瀝毅 博士

Advisor: Lih-Yih Chiou, Ph.D.

Department of Electrical Engineering
National Cheng Kung University
Tainan, Taiwan, R.O.C.
Thesis for Master of Science

July 2020

中華民國 一百零九 年 七 月

國立成功大學

碩士論文

可在低電壓模式下備份的儲存能量效益非揮發性靜態
隨機存取記憶體

A Store-energy Efficient RRAM-based Nonvolatile SRAM
Capable of Backing up in Low-voltage Mode

研究生：杜唯宏

本論文業經審查及口試合格特此證明

論文考試委員：張順志

許明華

邱麗毅

指導教授：邱麗毅

系(所)主管：楊宏澤

中華民國 109 年 7 月 23 日

A Store-energy Efficient RRAM-based Nonvolatile
SRAM Capable of Backing up in Low-voltage Mode

By

Wei-Hong Du

A thesis submitted to the graduate division in partial
fulfillment of the requirement for the degree of
Master of Science

at

National Cheng Kung University
Tainan, Taiwan, Republic of China
July 2020

Approved by :

Shen-Iyh Chang Ming Hwa Shen
Sheng-De Chen _____

Advisor :

Sheng-De Chen

Chairman :

Hong-Izu Yang

可在低電壓模式下備份的儲存能量效益非揮發性靜態隨機存取記憶體

學生：杜唯宏

指導教授：邱瀝毅 博士

國立成功大學電機工程研究所 VLSI/CAD 組

摘要

隨著物聯網的發展愈來愈完善，其中所需要的可攜式裝置數量也愈來愈多，而為了增加其電池壽命，提高內部微處理器的能量效益成為相當重要的發展方向。而在先進製程中的電晶體消耗相當大的漏電流，使得一般的微處理器在待機狀態時仍會消耗較多能量，因此不較符合常關式物聯網的需求。能應用在物聯網中的裝置需要具有待機能量消耗低的特性，而且內部記憶體要能夠快速儲存和回復資料才能維持一定效能。為了滿足該裝置的需求，近年來提出使用非揮發電源閘控架構的微處理器，而該架構主要的概念是利用其非揮發記憶體的特性，可以滿足物聯網的需求。由一般的靜態隨機存取記憶體以及新興記憶體結合出的新型記憶體能夠符合其架構的記憶體需求，其為非揮發性靜態隨機存取記憶體。本論文以 180 奈米製程設計，且提出能藉由在低電壓模式下備份資料來提高儲存能量效益的非揮發性靜態隨機存取記憶體，藉由記憶體內部所設計的非揮發性記憶體寫入加強控制器以及內建的自動中斷充電機制來達到降低非必要能量消耗，進而達到增加儲存能量效益的目的，和相關文獻相比，在儲存時間以及降低儲存能量比例的部分，本論文所提出的非揮發性靜態隨機存取記憶體在各部分均有一定的優勢。

關鍵字：儲存能量效益、非揮發性靜態隨機存取記憶體、在低電壓模式下備份資料

A Store-energy Efficient RRAM-based Nonvolatile SRAM Capable of Backing up in Low-voltage Mode

Student: Wei-Hong Du

Advisor: Lih-Yih Chiou, Ph.D

Department of Electrical Engineering
National Cheng Kung University,
Tainan, Taiwan, R.O.C

SUMMARY

As the Internet of Things (IoT) has evolved, the portable devices used in IoT also become more popular. To increase the battery lifetime of portable devices, raising energy efficiency of embedded microprocessors becomes an important issue. Transistors in advanced process consume significant amount of leakage current. General microprocessors thus fabricated still consume large amount of energy in standby mode. Therefore, they are less suitable for needs of normally-off IoT devices. An acceptable device shall have the characteristics of low standby energy consumption, and the memory inside needs to store/restore data quickly to maintain performance. To satisfy the demand of the devices, the microprocessor using nonvolatile power-gating architecture emerges in recent years. The major concept is to utilization the characteristics of nonvolatile memory. A new type of memory named as nonvolatile static random access memory (NVSRAM), that combines SRAM and emerging memory together, can satisfy the demands of the architectures. In the thesis, we propose to further raise store-energy efficiency of NVSRAM when backing up data in low-voltage mode. With the proposed write enhancement controller along with charging path auto-cutoff mechanism, the NVSRAM can reduce unnecessary energy dissipation to achieve the objective of increasing store-energy efficiency. When compared with other related work, the proposed design using 180nm CMOS technology process has advantages in store time and store energy efficiency.

Key words: Store-energy Efficiency, Nonvolatile SRAM, Backing up in Low-voltage Mode

INTRODUCTION

As internet of things (IoT) has evolved in recent years, the portable devices used in IoT become more popular. It is required for portable devices to maintain long battery lifetime to ensure the long-term and stable operation of application. Therefore, the embedded microprocessor should have the characteristic of low power consumption for extended battery lifetime.

However, as CMOS process evolves, transistors in more advanced technology process may have larger leakage current. This makes the microprocessors fabricated in advanced technology still energy inefficient in standby mode. Moreover, SRAM occupies significant part of the microprocessor not only in dynamic power consumption, but also leakage power in standby mode. Therefore, general microprocessors are less suitable for IoT applications.

To satisfy the demand of the portable devices applied in IoT, the microprocessor using nonvolatile power-gating architecture emerges in recent years. The major concept is to utilization the characteristics of nonvolatile memory. These architectures can reduce leakage power by backing up and shutting down power supply, massively decreasing the energy dissipation caused by leakage current and preventing data from vanishing. However, the memory architecture usually adopts 2-macro style memory that is time consuming and energy inefficiency during backup. This will result in performance degradation of the microprocessor.

To solve the issue, a new memory architecture that combines SRAM and nonvolatile memory emerges to replace the 2-macro style memory. The new memory architecture is named as nonvolatile SRAM (NVSRAM). To realize the architecture of NVSRAM, nonvolatile memory should be placed on top of the CMOS circuit. It is difficult for flash memory, a most common nonvolatile memory, because of differences between two distinct processes.

Several emerging nonvolatile memories developed in recent years have advantages over Flash Memory on compatibility, such as resistive RAM, phase-change memory or magnetoresistive RAM.

In every cell of NVSRAM, a NV cell will be placed on top of the SRAM cell, and every access bit of data is obtained via the SRAM cell or NV memory cell, but not both. Therefore, the path of backup operation can be shortened and data can be backed up in one time, making the consumed time shorter and the energy consumption lower. When compared with the 2-macro style memory, the NVSRAM has shorter access time and consumes lower energy in backup operation than that of the 2-macro style memory.

PROPOSED DESIGN

In the design of NVSRAM, RRAM-based NVSRAM is one of promising choices. This type has high accuracy of data restore, making all of data restore to SRAM part with no error. We adopts RRAM-based NVSRAM, and proposed a new circuit architecture to achieve the intended objective, reducing the store energy.

In the design of this thesis, we propose a 1T2R NVSRAM cell capability of storing in low-voltage mode and a write-assist circuit for write, named as write enhancement controller (NVEC). The main function of NVEC is to offer additional current to the RRAM cell during store operation in low-voltage mode. With NVEC, RRAM still can finish the transformation with enough voltage though its resistance is quite low, and NVSRAM can finish store operation when it can not receive current from power supply in low-voltage mode, making it still backup data in the condition other than normal mode.

The proposed memory also has redundant-bit detection mechanism. When store is invoked, the data in the NV cell and SRAM cell will be checked if they are the same. If yes, it is in redundant bit condition. There will be unnecessary energy consumption to perform store operation under redundant bit condition. Therefore, the cell store operation will be canceled. However, there exists store leakage current caused by the kept-opened store path that will consume energy. In this situation, NVEC will activate internal charging path auto-cutoff mechanism to suspend current supply to the cell under operation. This can reduce store leakage current and help to save more store energy.

An NVSRAM test chip using 180nm CMOS technology is designed with the size of 8K bits. Its input/output data bit width is 8 bit, and the number of pin is 68. The RRAM process is provided by Taiwan Semiconductor Research Institute.

RESULTS AND DISCUSSION

The proposed memory macro is designed using 180nm technology process. HSPICE is used to perform simulation and analysis on the post-layout netlist. Process, voltage and temperature (PVT) variation are considered. Temperature variation ranges 0°C~70°C, and voltage variation ranges 3V~3.6V. Figure 1 is ratio of reducing store energy in all the PVT variation. Ratio of reducing store energy can be maintained beyond 87.5%, and the highest value is about 91%. Figure 2 shows store energy of cell in different mode. In the experiment, the cell in non-redundant bit and redundant bit conditions are all considered. For the cell in the redundant bit condition, store energy in low-voltage mode is less than that in normal mode by 46.8%. Figure 3 exhibits store energy of cells in ours and those of related work.

For the cell in redundant bit condition, store energy of the proposed design is less than that of related work by 47.1%.




Figure 1 Ratio of store energy reduction under various PVT variations




Figure 2 Store energy of cell in different mode




Figure 3 Store energy of cell in different architecture

CONCLUSION

We propose a store-energy efficient NVSRAM with a write-enhance mechanism that can be operated in low-voltage mode. The experiment results show that the store energy of cell in redundant bit condition is reduced by significant amount when compared with that of cell in non-redundant bit condition. The proposed design is competitive in store time and store energy efficiency.

致謝

首先感謝指導教授邱瀝毅教授，在我就讀碩士期間，除了教導我基本的專業知識，也培養我在研究上所需要的邏輯思考能力和問題解決能力，使我的研究能力能夠持續進步，而且也在我研究遇到瓶頸時，適時提出自己的經驗，讓我能夠參考並結合自己的想法讓研究順利進行。另外也感謝張順志教授和許明華教授對論文的建議，讓本篇論文內容能更完整和充實。

同時也感謝博士班學長啟睿在我晶片下線的時候提供自己的相關經驗，讓我能在製作品片時注意很容易忽略的重點，也使我的晶片下線經驗有所提升。感謝學長境昱、忠翰、柏丞在我電路研究和設計時提供相當多的經驗以及討論問題，讓我能在電路設計能力快速提升，也感謝學弟偉碩和鎮中平時的幫忙，除了電路的問題討論，還有幫助我能順利完成晶片下線相關事務。謝謝學長姊易溥、品修、宗翰、維軒、健棠、俊興、晉維、哲彬提供在系統層面的相關協助，也感謝學弟妹宗蕙、志展、錫峰、Tenzing、韻如、琬筠、心妤、中凱、晨哲、子毅平時在實驗室事務的部分提供相當多的協助，使我能心無旁騖的專心在研究上。

感謝同窗同伴昱宏、憲譚、峻豪、紀寬和育緯這三年來修課以及研究方面的幫助以及相互扶持，如果沒有你們的扶助，我也沒辦法完成這篇論文，其中更感謝紀寬和育緯在電路設計和晶片下線提供莫大的幫助，讓我能夠持續進步，並能夠順利下線。畢業之後會是更艱難的路，祝各位未來不論在工作或是生活上都能更加順遂。

最後我要由衷感謝我摯愛的父母、姊姊和在台南的親戚一直以來的幫助和支持，在我就讀碩士班時無怨無悔的付出，也在生活上提供足夠的支援，讓我無後顧之憂地專心完成碩士學位，在這邊與你們一同分享此刻地喜悅，謝謝。

目錄

摘要.....	i
致謝.....	vii
目錄.....	viii
表目錄.....	x
圖目錄.....	xi
第 1 章 緒論.....	1
1.1 研究概觀.....	1
1.1.1 發展背景.....	1
1.1.2 非揮發性靜態隨機存取記憶體.....	4
1.1.3 非揮發性靜態隨機存取記憶體發展.....	10
1.2 研究動機.....	13
1.3 論文貢獻.....	17
1.4 論文架構.....	18
第 2 章 相關研究文獻.....	19
2.1 8T2R 非揮發性靜態隨機存取記憶體.....	19
2.2 10T2R 非揮發性靜態隨機存取記憶體.....	21
2.3 7T1R 非揮發性靜態隨機存取記憶體.....	25
2.4 相關文獻總結.....	28
第 3 章 可在低電壓模式下備份的儲存能量效益電阻式非揮發性靜態隨機存取記 憶體.....	30
3.1 設計簡述.....	30
3.2 非揮發性靜態隨機存取記憶體架構.....	31
3.3 非揮發性靜態隨機存取記憶體單元.....	33

3.4 非揮發性記憶體寫入加強控制器	36
3.5 操作程序	40
3.5.1 儲存動作	41
3.5.2 回復資料動作	43
第 4 章 實驗結果與分析	45
4.1 電路操作模擬	45
4.1.1 實驗環境	45
4.1.2 Static Noise Margin 實驗	46
4.1.3 Reset 電壓數據實驗	47
4.1.4 低電壓模式下備份實驗	47
4.2 儲存能量模擬	50
4.2.1 不同 Cell 狀況下儲存能量比較	50
4.2.2 不同模式下備份所消耗儲存能量比較	51
4.2.3 不同架構下消耗儲存能量比較	52
4.3 晶片佈局	54
4.3.1 晶片總體面積	54
4.3.2 非揮發性記憶體寫入加強控制器額外面積	54
第 5 章 結論與未來研究方向	56
5.1 結論	56
5.2 未來工作	58
參考文獻	59

表目錄

表 1-1 新興記憶體與快閃記憶體的規格比較[11]	7
表 1-2 RRAM 與 MRAM 特性比較表	9
表 1-3 RRAM-based NVSRAM 與 MRAM-based NVSRAM 特性比較表	10
表 2-1 相關文獻比較表	29
表 4-1 SNM 實驗結果比較表	46
表 4-2 不同架構的實驗模擬環境比較表	53
表 5-1 相關文獻比較	57



圖目錄

圖 1-1 每年連結於物聯網的裝置數量統計和預測[1]	1
圖 1-2 物聯網示意圖[2]	2
圖 1-3 不同消耗功率與製程的關係[5]	2
圖 1-4 非揮發電源閘控架構[8]	3
圖 1-5 常關式記憶體架構[8]	3
圖 1-6 2-Macro 記憶體架構及備份圖	4
圖 1-7 置入 NVM 的 SRAM Cell 備份圖	5
圖 1-8 Nonvolatile SRAM Cell	5
圖 1-9 快閃記憶體圖[10]	6
圖 1-10 RRAM 與 MRAM 的寫入方式圖[13]	9
圖 1-11 NVSRAM 與 SRAM 的消耗電流比較[19]	11
圖 1-12 資料維持機制示意圖以及操作流程[7]	12
圖 1-13 加入資料維持機制後 NVSRAM 在待機狀態下的操作圖[9]	13
圖 1-14 在 8T2R NVSRAM Cell 中 RRAM 寫入路徑[24]	14
圖 1-15 防止冗位儲存行為圖[9]	15
圖 1-16 8T2R NVSRAMCell 中儲存漏電流圖[24]	16
圖 1-17 RRAM 在 HRS 阻抗值與儲存能量的關係圖[17]	16
圖 1-18 NVSRAM 在低電壓模式下儲存資料的限制	17
圖 2-1 Rnv8T NVSRAM 與其 Cell 架構[16]	19
圖 2-2 不同種記憶體的能源比較[16]	21
圖 2-3 10T2R NVSRAM 與其 Cell 架構	21
圖 2-4 10T2R NVSRAMCell 架構[17]	22
圖 2-5 儲存路徑等效路徑示意圖[17]	23

圖 2-6 防止冗位寫入控制器電路圖[17]	23
圖 2-7 儲存能量與冗位比例的關係圖[17]	24
圖 2-8 10T2R NVSRAMCell 內儲存漏電流示意圖[17]	25
圖 2-9 7T1R NVSRAM 與其 Cell 架構[14]	25
圖 2-10 7T1R NVSRAMCell 架構 [14]	26
圖 2-11 自我寫入中止電路架構[9]	27
圖 2-12 儲存能量與冗位比例的關係圖[9]	28
圖 3-1 本次設計 NVSRAM 架構圖	31
圖 3-2 Lowering-voltage Mechanism 架構圖	31
圖 3-3 NVSRAM 區塊(左)以及內部 Subarray(右) 架構圖	32
圖 3-4 NVSRAM 橫列架構圖	33
圖 3-5 10T2R LVT NVSRAMCell 架構(左)及其儲存動作示意圖(右)	34
圖 3-6 8T2R NVSRAMCell[24](左)和 10T2R LVT NVSRAMCell(右)在低電壓模式下的 儲存動作	35
圖 3-7 2 種 NVSRAMCell 在低電壓模式下儲存動作的模擬結果(PreSim).....	35
圖 3-8 NVM 寫入加強控制器架構圖	36
圖 3-9 NVM 寫入加強控制器內可控制性充電路徑分類示意圖	37
圖 3-10 NVSRAM Cell 中補償電流與資料翻轉間關係的模擬結果(PreSim).....	38
圖 3-11 CTRL 和 CTRL_PRE 波型示意圖(左)及自動中斷充電機制示意圖(右).....	39
圖 3-12 NVSRAM 在待機狀態下採取動作的流程圖	40
圖 3-13 取樣階段中 NVEC 內初始化動作(左)與資料取樣動作示意圖(右).....	41
圖 3-14 補償階段中 NVM 寫入加強控制器和 Cell 示意圖	42
圖 3-15 自動中斷充電機制開啟時 NVM 寫入加強控制器和冗位示意圖	42
圖 3-16 Reset 動作階段中 NVM 寫入加強控制器和 Cell 示意圖	43
圖 3-17 進行回復資料動作時 Cell 示意圖	44

圖 4-1 RRAM 在攝氏 250 度中的維持實驗結果(左)以及寫入次數實驗結果(右)[25]	45
圖 4-2 本次 NVSRAM 設計中 CellSNM (a).Hold SNM (b).Read SNM (c). Write SNM	46
圖 4-3 加入 NVM 寫入加強控制器後的 Reset 電壓實驗數據.....	47
圖 4-4 非冗位(左)和冗位(右)狀況 Cell 在低電壓模式下儲存動作實驗.....	48
圖 4-5 在非冗位狀況下進行儲存動作的實驗結果波型圖.....	49
圖 4-6 在冗位狀況下進行儲存動作的實驗結果波型圖.....	49
圖 4-7 非冗位和冗位狀況 Cell 進行儲存動作時所消耗儲存能量的實驗結果長條圖	50
圖 4-8 不同變異下降低儲存比例的實驗結果折線圖.....	51
圖 4-9 不同模式下冗位和非冗位進行儲存動作時消耗儲存能量的實驗結果長條圖	52
圖 4-10 不同架構下冗位和非冗位進行儲存動作時消耗儲存能量的實驗結果長條圖	53
圖 4-11 晶片佈局圖.....	54
圖 4-12 單一橫列中額外面積計算結果.....	55
圖 4-13 晶片中額外面積計算結果.....	55

第 1 章 緒論

1.1 研究概觀

1.1.1 發展背景

隨著物聯網(Internet of Things, IoT)的發展日趨完整，其中所使用的可攜式裝置(Portable devices)數量也日漸增加[1]，如同圖 1-1 所示，至今為止物聯網所能涵蓋到的範圍已經廣泛到健康、農業、工業、建築、交通、家庭等等與人類息息相關的發展層面，並將每個層面連接起來讓人類生活達到更高的便利性，也能在其中創造出龐大的獲益，如圖 1-2 所示[2]。然而為了使物聯網長久且穩定的運作，所使用的可攜式裝置就必須要在有限的能量下維持相當長的電池壽命(Battery Lifetime)[3][4]，為了增加裝置的電池壽命，內部的微處理器(Microprocessor)中就必須具備低功耗(Low Power)的特性。



圖 1-1 每年連結於物聯網的裝置數量統計和預測[1]




圖 1-2 物聯網示意圖[2]

然而隨著 CMOS 製程演進，在愈先進的製程中的電晶體本身會有愈大的漏電流 (leakage current)[5]，從圖 1-3 的趨勢圖可以看到隨著電晶體的通道長度縮減，其由漏電流造成的漏電功耗(leakage power)會劇烈上升，且上升幅度還比動態功耗還要高，以至於在較為先進製程中會有漏電功耗大於動態功耗的狀況。在這樣的趨勢下會導致微處理器即使在待機狀態下仍會因為較為大量的漏電流而消耗大量的能量，進而降低微處理器本身的能量效益。而在微處理器在待機狀態下消耗的漏電功耗中，隨機存取記憶體(Static Random Access Memory, SRAM)消耗的漏電功耗佔相當大的比例[6][7]。




圖 1-3 不同消耗功率與製程的關係[5]

為了讓應用在物聯網的可攜式裝置能維持相當長的電池壽命，其使用的微處理器就必須要有相當低的待機能量消耗，然而由於在先進製程中漏電流過大的問題，使得一般架構的微處理器在待機狀態時還是會有相當大的能量消耗。因此為了滿足上述可攜式裝置的需求，就要使用具有低待機能量消耗的微處理器架構，而近年來也針對這方面的需求提出相關的內容，主要為非揮發電源閘控架構(Nonvolatile Power-gating Architecture, NVPG)[8]及常關式記憶體架構(Normally-off Architecture, NOF)[8]。2 者都是藉由在待機狀態時關閉電源來大幅降低待機期間內部消耗的漏電流，進而大量減少微處理器消耗的能量，分別從圖 1-4 和圖 1-5 可以觀察到在待機狀態時當電源關閉後，由漏電流造成的漏電功耗會大幅下降，因次可以在待機期間避免消耗額外的能量。




圖 1-4 非揮發電源閘控架構[8]




圖 1-5 常關式記憶體架構[8]

然而在這架構下即使能藉由關閉電源降低能量消耗，為了完整資料(Data)的保全性，在關閉電源前必須先將所有資料從 SRAM 備份(Backup)至非揮發記憶體(Nonvolatile Memory, NVM)，並在離開待機狀態前回復電源後將資料從 NVM 回復(Restore)到 SRAM 中。一般而言，微處理器中的 SRAM 和 NVM 會分別設計成 2 個

不同的矩陣(Array)，並利用 BUS 在 2 者中傳輸資料，如同圖 1-6 所示。而在這樣的架構下，若要進行備份的動作，首先要把資料從 SRAM 讀出來，再經由 BUS 運輸，最後寫入到 NVM 的矩陣中，而且這樣一連串的動作還必須要分成數筆資料分開進行，如此不但會需要相當長的時間(Time)還會消耗額外的能量(Energy)，而且回復資料的步驟也類似於備份，故也會消耗相當長的時間和額外的能量。即使微處理器能藉由先備份資料再關閉電源的方式大量減少在待機狀態下的漏電流，但是備份時以及電源恢復後回復資料時所需要的長時間和額外能量對於微處理器來說是相當嚴重的缺點[9]。




圖 1-6 2-Macro 記憶體架構及備份圖

1.1.2 非揮發性靜態隨機存取記憶體

在前面的章節中提到微處理器在備份和回復資料時，會因為資料需要在 SRAM Array 和 NVM Array 間反覆的存取以及經由 BUS 的傳輸而造成相當長的儲存時間和額外的儲存能量。若要解決上述的問題，我們能試著省略 SRAM 的讀寫以及 BUS 的運輸步驟來省下大量的時間以及不必要的能量消耗，而為了達成前述的做法，我們可以将 NVM 的 Cell 作為一個元件放入 SRAM 的 Cell 中，示意圖如圖 1-7 所示，其中能看到若 NVM Cell 能放入 SRAM 的 Cell 中，則在進行備份和回復資料的動作時，SRAM 的 Cell 即能直接對 NVM Cell 中的資料直接存取資料，這麼一來不但能省略 SRAM 的讀寫和 BUS 運輸的步驟，且能讓所有位元的資料同時被儲存和回復，而不需要再分成數組分開進行，對於所需時間和消耗能量方面均能有相當大的改善，也因

此相較於原本的 2-Macro style Memory 架構來看，將 NVM Cell 置入於 SRAM Cell 的記憶體架構會有相當大的優勢。




圖 1-7 置入 NVM 的 SRAM Cell 備份圖

如圖 1-8 所示，藉由將 NVM Cell 置入於 SRAM Cell 來修改的記憶體架構不但能夠保有原本 SRAM 具有的快速讀寫能力，也因為每位元的資料能直接在 SRAM Cell 和 NVM Cell 間存取，而新增了能直接備份或回覆資料的非揮發特性，更重要的是能在進入待機狀態前快速儲存資料後關閉電源來大幅降低一般 SRAM 在待機狀態下需要消耗的漏電能量，直到待機狀態結束後再回復所有資料以保有資料的完整性，對於這種較為新型的記憶體架構被稱為非揮發性靜態隨機存取記憶體(Nonvolatile SRAM, NVSRAM)。雖然 NVSRAM 因為具有上述特點而有相當高的競爭力，然而為了能夠把 NVM Cell 做為一個元件置入 SRAM Cell 中，NVM 本身必須要能夠至入 CMOS 製程電路，對於實現 NVSRAM 來說，所使用的 NVM 條件相當嚴苛。




圖 1-8 Nonvolatile SRAM Cell

雖然 NVSRAM 和原本的 2-Macro style Memory 相比有較大的優勢，然而因其需要的 NVM 其條件相當嚴苛，使得在實現其架構相當困難。以圖 1-9 快閃記憶體 (Flash Memory) 為例[10]，快閃記憶體雖有非揮發特性可做為 NVM 使用，但在設計時需要特殊的製程而使其無法與 CMOS 製程兼容，導致快閃記憶體無法做為 NVSRAM 設計中的 NVM 使用。




圖 1-9 快閃記憶體圖[10]

隨著對於 NVM 在高儲存速度和低儲存能量的要求愈來愈高，近年來有較為新型的 NVM 研發出來，此類 NVM 稱為新興記憶體(Emerging Memory)[11][12]，新興記憶體的共同特點在於相較於快閃記憶體有較低寫入電壓、較短寫入時間以及較多次的寫入壽命，更重要的是新興記憶體能以後端製程(Back-end Process)的方式放入 CMOS 電路中，使其能夠以元件的形式置入 CMOS 的電路設計中作為 NVM 使用。電阻式隨機存取記憶體(Resistive RAM, RRAM)、磁阻式隨機存取記憶體(Magnetoresistive RAM, MRAM)、相變隨機存取記憶體(Phase Change RAM, PCRAM)以及導電橋接隨機存取記憶體(Conductive-bridging RAM, CBRAM)都是屬於新興記憶體中的其中一種，而相關規格能大致列成如同表 1-1 的表格，從表格中可以發現幾個重點，在寫入時間(Write Time)的部分，除了 PCRAM 略長於 Flash Memory，其他的記憶體都比 Flash Memory 還短；在寫入電壓(Write Voltage)的部分，所有記憶體所需的跨壓都比 Flash

Memory 還小；在阻抗比值(Resistance Ratio)的部分，除了 MRAM 的阻抗比值相當低之外，包含 Flash Memory 在內的記憶體其阻抗比值均高於 10；最後在寫入次數(Endurance)的部分，除了 CBRAM 的寫入次數和 Flash Memory 相當接近外，其他的記憶體的寫入次數都是 Flash Memory 的 10 倍以上。因此總結來說，新興記憶體在 NVM 規格方面，都是相當優於 Flash Memory，而且都能放入 CMOS 電路中作為設計中的 NVM。

表 1-1 新興記憶體與快閃記憶體的規格比較[11]

	RRAM	PCRAM	MRAM	CBRAM	eFlash
Cell area	Medium	Medium	Medium	Medium	Medium
Write time* (Set,Reset)	5ns, 5ns	50ns, 400ns	40ns, 40ns	50ns, 50ns	8us, 200ns
Write voltage* (V) (Set,Reset)	1.8, -1.6	5	1.8	-0.2,0.6	10,12
Write current* (uA) (Set,Reset)	-150., 150	300, 200	-300, 200	-20, 10	10
R ratio	>10	>10	2	>100	>10
Endurance	$2 * 10^8$	10^7	Infinite	10^6	10^6

*在新興記憶體的該規格中第 1 個參數是進行 Set 時的參數，第 2 個參數是進行 Reset 時的參數。在快閃記憶體的該規格中第 1 個參數是進行 Program 時的參數，第 2 個參數是進行 Erase 時的參數。

在新興記憶體的類別中，其中較為常見的類型為 RRAM 和 MRAM，這 2 種記憶體雖然都是利用本身的元件阻抗做為其儲存的資料，但彼此的寫入方式以及相關特性都有一些差異。表 1-2 即是針對這 2 種記憶體的特性所整理出來的比較表，其中包括彼此間的共通點和相異的部分，在共通點的部分，他們同樣都是用元件阻抗值代表所

儲存的資料，而他們可依據目前的阻抗值決定現在元件的狀態，狀態可分成 2 種，分別為高阻態(High Resistance State, HRS)以及低阻態(Low Resistance State, LRS)，若目前元件在 HRS，則現在元件的阻值比較高，通常在 HRS 時代表該元件儲存的資料值為”1”，反之若元件在 LRS，即現在元件的阻值比較低，而在 LRS 時代表該元件儲存的資料值為”0”，雖然此為 2 者的共通點，但其中的狀態名稱較為不同，在 RRAM 的部分，高阻態及低阻態名稱仍維持一樣，但在 MRAM 的部分，高阻態及低阻態名稱分別為平行(Parallel, P)和反平行(Anti-Parallel, AP)。至於相異的特點可以分成 3 個部分，分別是寫入方式(Write Approach)、阻抗比值(Resistance Ratio, R Ratio)以及寫入壽命(Endurance)，寫入方式的部分中，RRAM 採用不同方向的跨壓進行寫入動作，當 RRAM 在 HRS 時接受到正向跨壓，則會從 HRS 轉態至 LRS，即是將資料 1 改寫成資料 0，這動作稱為 Set，反之在 LRS 時接受到反向跨壓，則會從 LRS 轉態至 HRS，即是將資料 0 改寫成資料 1，這動作稱為 Reset；而 MRAM 則是採用不同方向的電流進行寫入動作，當 MRAM 在 AP 時接受來自正端的電流，則會從 AP 轉態至 P，即是將資料 1 改寫成資料 0，反之在 LRS 時接受來自負端的電流，則會從 P 轉態至 AP，即是將資料 0 改寫成資料 1，其示意圖如同圖 1-10 所示。在阻抗比值的部分中，在阻抗比值愈大的狀況下，在使用讀取電路讀出元件資料時會愈容易，而 RRAM 的阻抗比值相當大(>10)，故在讀取資料時不容易出現差錯，反之 MRAM 的阻抗比值較小(2~3)，在讀取資料時則較容易出現差錯。最後在寫入壽命的部分，雖然 RRAM 相較於記憶體仍有較長的寫入壽命，但其元件會因反覆的讀寫漸漸破壞內部結構，導致最後無法寫入資料，所以寫入壽命仍是有限的，而 MRAM 在寫入資料時只是改變元件內自由層(Free Layer)磁矩方向，不容易破壞其架構，固有將近無限大的寫入壽命。

表 1-2 RRAM 與 MRAM 特性比較表

	RRAM	MRAM
Data 0/1	HRS (AP)/LRS (P)	
Write approach	Voltage	Current
Resistance Ratio	High (>10)	Low (2~3)
Endurance	Finite	Infinite




圖 1-10 RRAM 與 MRAM 的寫入方式圖[13]

因為 RRAM 和 MRAM 之間有些許差異，所以用這 2 種記憶體做為 NVSRAM 的 NVM 時所設計出的 NVSRAM 也會有一些差異，這些差異則整理成表 1-3，從表 1-3 可以得出 2 者間的差異，差異可分成回復資料難易度(Difficulty of restore data)以及儲存壽命(Lifetime of store)。在回復資料難易度的部分，若使用 RRAM 作為 NVM 的話，由於 RRAM 本身的阻抗比例較高，使其在讀取元件的資料時會較為容易，所以 RRAM-based NVSRAM[14][15][16][17]在回復資料時會較為容易，而若使用 MRAM 做為 NVM 的話，由於 MRAM 本身的阻抗比例較低，反而較難讀取元件資料，所以 MRAM-based NVSRAM[18][19][20]在回復資料時會較為困難。在儲存壽命的部分，若使用 RRAM 作為 NVM 的話，因為 RRAM 的寫入壽命是有限的，所以 RRAM-based

NVSRAM 會有固定限制的儲存壽命，而若使用 MRAM 作為 NVM 的話，因為 MRAM 有無限的寫入壽命，所以 MRAM-based NVSRAM 的儲存壽命將近無限大。

表 1-3 RRAM-based NVSRAM 與 MRAM-based NVSRAM 特性比較表

	RRAM-based NVSRAM	MRAM-based NVSRAM
Difficulty of restore data	Easy	Hard
Lifetime of store	Finite	Infinite

1.1.3 非揮發性靜態隨機存取記憶體發展

在前段中介紹用不同種 NVM 所設計出 NVSRAM 的不同特點，而即使有不同種 NVSRAM，他們在儲存和回復資料時都會消耗能量，當 NVSRAM 在進行儲存和回復資料的動作時，其消耗的能量稱為儲存能量(Store Energy)和回復能量(Restore Energy)，其中儲存能量的多寡取決於 NVSRAM 內部中 NVM 在轉態時所需要的能量，而回復能量則取決於在讀取 NVM 時所消耗的電流。

因為 NVSRAM 在進入待機狀態時也和 SRAM 一樣會消耗能量，所以在這邊會比較 2 者的能量效益優劣，而我們能使用圖 1-11 的 2 者消耗電流示意圖來進行 2 者的能量比較，從圖 1-11 中可以將 2 者在待機狀態的消耗能量歸納成下面的公式：

$$E_{NVSRAM} = V_{DD} \int_0^{\tau_{st}} I_{st} dt + V_{DD} \int_0^{\tau_{res}} I_{res} dt = E_{st} + E_{res} \quad (1.1)$$

$$E_{SRAM} = V_{DD} \int_0^{\tau_{sb}} I_{leak} dt \cong V_{DD} * I_{leak} * \tau_{sb} \quad (\tau_{sb} = \tau_{st} + \tau_{sd} + \tau_{res}) \quad (1.2)$$

在式(1.1)和式(1.2)中， I_{st} 為儲存動作消耗電流， I_{res} 為回復動作消耗電流， I_{leak} 為 SRAM 漏電流， E_{st} 為儲存動作消耗能量， E_{res} 為回復動作消耗能量， τ_{sb} 為待機時間， τ_{st} 為儲存時間， τ_{sd} 為關機時間， τ_{res} 為回復資料時間。從上述式子中可以觀察到 NVSRAM 能量消耗(E_{NVSRAM})的來源大多來自儲存和回復資料的動作，而其漏電能量

因電源關閉導致被大幅減少到其數值非常小到可以忽略，所以在整個待機時間漏電能量不會被考慮進去；至於 SRAM 能量消耗(E_{SRAM})的部分，由於它是揮發性記憶體，所以只能維持電源開啟來保持資料的完整性，也因為這樣 SRAM 在待機時間中所消耗的能量主要來自漏電流產生的漏電功耗。




圖 1-11 NVSRAM 與 SRAM 的消耗電流比較[19]

從式 1.1 和式 1.2 的公式，我們得知到 2 者在待機狀態的能量消耗，而在兩者能量一樣的狀況下，所換算出來的待機時間(Standby Time)即是平衡時間(Breakeven Time, BET)，平衡時間的理論公式如同下面所示：

$$E_{st} + E_{res} = V_{DD} * I_{leak} * BET \rightarrow BET = (E_{st} + E_{res}) / (V_{DD} * I_{leak}) \quad (1.3)$$

當待機時間大於平衡時間，表示此時 E_{NVSRAM} 小於 E_{SRAM} ，在這狀況下採用備份資料並關閉電源的方式的確會增加微處理器的能量效益，然而若待機時間小於平衡時間，則代表 E_{NVSRAM} 大於 E_{SRAM} ，這樣若繼續用上述的方式則其消耗能量會比在 SRAM 維持開啟時所消耗的能量還大，反而降低微處理器的能量效益。為了解決上述的問題，有相關文獻提出一些解決方法，在[9]的文獻中主張在 NVSRAM 中新增資料維持機制(Data Retention Mechanism)。資料維持機制[7][21]是在資料不會消失的狀況下藉由大幅降低 SRAM 的電源電壓來降低 SRAM 的漏電流，圖 1-12 為其示意圖，其中 DRV 是資料維持電壓(Data Retention Voltage)，為能維持 SRAM 內資料的最小電源電壓，

而資料維持控制器(Data Retention Controller)是負責偵測 SRAM 電源電壓降到低於 DRV 的狀況並在上述狀況發生後適時開啟 PMOS Header 來拉高 SRAM 電源電壓，而在之後關閉 PMOS Header 且繼續偵測，雖然此法同樣也能降低 SRAM 的漏電流所造成的漏電功耗，但因 PMOS Header 在關閉後仍有次臨界電流(Subthreshold Current)[22]流過 SRAM，所以還是會有部分的漏電功耗存在，與另一個方法相比較無法節省較多能量，但若在待機時間小於平衡時間的狀況下使用此法，反而可以比另一個方法省下較多能量。在 NVSRAM 加入資料維持機制後，讓 NVSRAM 在進入待機狀態時可以先進入資料維持模式(Data Retention Mode)，然後根據這次的待機時間來決定維持待機狀態或是直接備份資料並關閉電源，即如同圖 1-13 所示，在圖 1-13 中可看到當待機時間小於平衡時間，NVSRAM 會繼續維持資料維持模式，反之當待機時間大於平衡時間，則 NVSRAM 會轉而備份資料並關閉電源，如此一來微處理器的能量效益能夠藉由適合的方式而上升。




圖 1-12 資料維持機制示意圖以及操作流程[7]




圖 1-13 加入資料維持機制後 NVSRAM 在待機狀態下的操作圖[9]

1.2 研究動機

隨著近年來物聯網快速發展下，為了能夠讓其中的可攜式裝置長久且穩定的運作，必須要讓其在有限的能量下盡量延長其電池壽命，為此就要提高裝置內微處理器的能量效益。在微處理器中，SRAM 在待機狀態中所消耗的能量佔了相當大的部分，而隨著 NVSRAM 的相關設計產生，微處理器能藉由快速備份資料並關閉電源的方式來節省大量的能量，然而即使如此，在備份資料的過程中為了讓其中的 NVM 轉態還是需要儲存能量才能完成，所以對 NVSRAM 來說，如何降低儲存能量是相當重要的議題。此外，NVSRAM 的確能藉由將資料寫入 NVM 來保全資料，但若 NVM 的寫入能力較為困難，如此一來會影響到 NVSRAM 的儲存能力，抑或是為了成功使 NVM 轉態而在電路層面做了相當不值得的權衡(Tradeoff)。上述的這些議題在本研究中即是主要的核心問題，接下來會深入這些議題討論。

首先討論 NVM 寫入能力的部分，作為 NVM 的 Emerging Memory 其寫入能力會受到元件規格影響，若元件規格不是相當理想，會導致 Emerging Memory 在寫入資料時相當困難。以 RRAM 為例，RRAM 是藉由元件跨壓來寫入資料，然而在把 RRAM 置入 CMOS 電路的狀況下，如果 RRAM 在 LRS 時的阻抗相當低，會導致和 RRAM 同條路徑的 MOS 都要提供相當大的電流才能使 RRAM 成功轉態，因為 RRAM 在電路中只是一個電阻，而電阻要有足夠的跨壓，即需要足夠的電流，因此在 RRAM 在 LRS 時如果阻抗值過低，就會導致在寫入資料時相當困難，需要 MOS 提供較大的電流才能產生足夠跨壓並進行轉態。在 NVSRAM 的設計中，以圖 1-14 的 8T2R

NVSRAM Cell[24]為例，如果在上述的狀況中要讓左側的 RRAM 成功從 LRS 轉態至 HRS，就要提供相當大的電流給 RRAM，然而若要增加 MOS 所提供的電流，就要增加 MOS 的尺寸，而從圖 1-14 中可以得知提供 RRAM 電流的 MOS 是 M1，所以必須藉由增加 M1 的尺寸來增加電流，否則 RRAM 無法成功轉態，但是在一般的 6T SRAM Cell 設計中，PMOS 必須要設計成最弱的 MOS，即為尺寸最小的 MOS，否則會影響到基本的讀寫能力，而在這樣的基礎下，如果直接增加 M1 尺寸，不只為了對稱性要增加 M2 尺寸，還要為了維持基本的讀寫功能接連增加 M3、M4、M5、M6 的尺寸，如此會大幅增加面積和功耗，對於基本的 SRAM 設計絕對是很不值得的權衡。




圖 1-14 在 8T2R NVSRAM Cell 中 RRAM 寫入路徑[24]

至於 NVSRAM 儲存能量的部分，近年來有其他文獻[17][9][20]利用 SRAM 資料和 NVM 資料的同步率來減少其儲存能量，而主要是藉由偵測每個 Cell 中 SRAM 資料和 NVM 資料是否一致並根據偵測結果控制該 Cell 的儲存動作。當 Cell 中的 SRAM 資料和 NVM 資料一樣時，該 Cell 則稱在冗位(Redundant Bit)狀況，由於在該狀況中 2 者資料一樣，就算不進行儲存在關閉電源後仍有資料的完整性，即使如此在備份資料時若沒有避免該 Cell 進行儲存動作的機制，其還是會有儲存資料的行為，也因此造

成額外的儲存能量。為了防止上述的問題，在相關的文獻[9][17]有提出藉由防止冗位狀況 Cell 的儲存行為來降低儲存能量，上述的兩個設計都能像圖 1-15 的示意圖藉由避免 Cell 的儲存動作來減少不必要的消耗能量，然而在避免其儲存行為後，還是會有部分的儲存能量存在，這是因為在儲存階段時儲存路徑保持開啟，而在這個狀況下即使不進行儲存動作仍還會有漏電流流經整個儲存路徑，此漏電流稱為儲存漏電流 (Store Leakage Current, I_{leak})，以圖 1-16 的 8T2R NVSRAM Cell[24]為例，在此 Cell 為冗位的狀況下，雖然該 Cell 不會有儲存的行為，但因為 M7 和 M8 的開啟，使儲存路徑在儲存時間中維持開啟，而又 RRAM 在電路中只是電阻，所以就會有儲存漏電流從 Q 流至 QB，也因此產生部分的儲存能量。除此之外，在圖 1-17 中[17]的實驗數據顯示，當 RRAM 的阻抗值愈高時，則在 NVSRAM 中有部分 Cell 為冗位狀況時所省下的能量會愈高，換句話說當 RRAM 阻抗值愈低，則省下的能量就會愈低，所以若 RRAM 阻抗值較低，即使能避免冗位的儲存行為，還是會因為較大的儲存漏電流而仍有較大的儲存能量。




圖 1-15 防止冗位儲存行為圖[9]




圖 1-16 8T2R NVSRAMCell 中儲存漏電流圖[24]




圖 1-17 RRAM 在 HRS 阻抗值與儲存能量的關係圖[17]

若要減少因儲存漏電流造成的儲存能量，本研究建議可以藉由讓 NVSRAM 在低電壓模式(Low-voltage Mode)下進行備份動作來達成上述的目的，其示意圖為圖 1-18，低電壓模式和資料維持模式下較為不同的點為資料維持電壓必須維持於 RRAM 進行轉態需要的電壓值以上，其餘的基本操作原理沒有太大的差別，而讓 NVSRAM 在低電壓模式備份資料的好處在於能藉由維持 PMOS Header 關閉來減少儲存漏電流，並

因此降低其由造成的儲存能量，然而如同上述中提到的，在低電壓模式操作中 PMOS Header 是關閉的狀態，一般而言 NVSRAM 在儲存資料時會需要電流讓 RRAM 產生足夠的跨壓進行轉態，但是在這狀況下就會如同圖 1-18 所示，NVSRAM 會因為沒有足夠的電流而使 RRAM 轉態失敗，導致最基本的儲存動作失敗。




圖 1-18 NVSRAM 在低電壓模式下儲存資料的限制

綜合所有的問題，在 NVSRAM 的設計中會面臨到 NVM 的寫入問題，以及由儲存漏電流造成的額外儲存能量。在本研究中會設計新的電路，除了解決 NVM 的寫入問題，也會協助 NVSRAM 在低電壓模式下完成備份資料的動作，並藉此降低由儲存漏電流造成的儲存能量。不但能達到上述目的，也讓 NVSRAM 不會再因 PMOS Header 關閉狀態而影響其儲存動作，使得 NVSRAM 進行備份的條件能夠更靈活。

1.3 論文貢獻

在這次的 NVSRAM 設計中所採用的 NVM 為 RRAM，為了解決部分 RRAM 因規格而造成寫入不足的問題，本論文提出非揮發性記憶體寫入增強控制器(NVM-Write Enhancement Controller)的電路設計來增強 RRAM 的寫入能力，藉由新設計的電路，可以讓較難寫入資料的 RRAM 能更容易進行轉態的動作，並因此確保 NVSRAM 完成儲存動作。

此外，在本論文中也提出能在低電壓模式下以 PMOS Header 維持關閉的狀態中利用 NVM 寫入增強控制器來協助 NVSRAM 完成儲存動作，以解決 NVSRAM 因 PMOS Header 關閉使內部 RRAM 沒有足夠電流進行轉態動作而無法儲存資料的問題，如此一來，NVSRAM 能不再受到 PMOS Header 關閉而無法儲存資料的限制，使備份資料的條件能更彈性。

最後在儲存能量的部分，本論文中提出讓 NVSRAM 在低電壓模式下儲存資料來降低由儲存漏電流造成的儲存能量，另外也在新設計的 RRAM 寫入增強控制器中也內建自動中斷充電機制，在冗位狀況 Cell 進行儲存行為時 NVM 寫入增強控制器會停止協助該 Cell 進行儲存行為，來藉此降低其內部的儲存漏電流，進而提升能降低儲存能量的比例。

1.4 論文架構

在本篇論文中，第 1 張主要介紹 NVSRAM 的發展背景、新興記憶體和 NVSRAM 的種類、研究動機和貢獻；第 2 章會針對近幾年的相關文獻進行更詳細的說明，並從這三者比較中總結出目前 NVSRAM 所面臨的挑戰；第 3 章會依序說明本次設計的 NVSRAM 架構、NVSRAM Cell、電阻式記憶體寫入增強控制器的電路設計及操作程序，並詳細介紹電阻式記憶體寫入增強控制器內部的自動中斷充電機制；第 4 章會實驗本論文提出的 NVSRAM 電路操作以及針對其實驗數據進行分析；第 5 章為本論文的結論以及未來的研究方向。

第 2 章 相關研究文獻

在本章節中會介紹相關文獻中不同架構的非揮發性靜態隨機存取記憶體，在 2.1 節介紹 8T2R 非揮發性靜態隨機存取記憶體；在 2.2 節介紹 10T2R 非揮發性靜態隨機存取記憶體以及防止冗位寫入控制器；在 2.3 節介紹 7T1R 非揮發性靜態隨機存取記憶體以及自我寫入中止電路；最後在 2.4 節是相關文獻總結。

2.1 8T2R 非揮發性靜態隨機存取記憶體

在[16]的 NVSRAM 設計中其 Cell 使用 8 個電晶體以及 2 個 RRAM，架構如同圖 2-1 所示，其中除了基本的 6T SRAM 外，還有 M7、M8 用來控制儲存路徑以及在特定時間打開來加強 SRAM 讀寫資料的能力。整個 NVSRAM 的設計架構的尺寸為 16K 位元(bit)，其中沒有特定機制去防止冗位狀況 Cell 的儲存行為，所以在 Cell 為冗位狀況時就會有額外的能量消耗。




圖 2-1 Rnv8T NVSRAM 與其 Cell 架構[16]

在其 Cell 中，2 個 RRAM 的狀態彼此不得相同，否則在回復資料時會失敗，而 2 個 RRAM 在不同狀態的狀況時代表不同的資料，若 RL 在 HRS 而 RR 在 LRS，則代表此時 Cell 內 NVM 所儲存的資料為”1”，即在回復資料時會將資料”1”存至 SRAM 的

部分；反之若 RL 在 LRS 而 RR 在 HRS，則代表此時 Cell 內 NVM 所儲存的資料為”0”，即在回復資料時會將資料”0”存至 SRAM 的部分。當 NVSRAM 要進入待機狀態時，就會進行儲存動作和回復資料動作。在儲存動作的部分，會控制外部的 BL 和 BLB 訊號來統一對 Cell 內部的 RRAM 進行轉態的動作

而在回復資料的部分，即是利用 2 個 RRAM 彼此不同的阻抗值來回復資料，一開始 BL 和 BLB 訊號都會控制在邏輯”0”，而在電源回復會同時有電流流過 RL 和 RR，若是 RL 為 HRS 和 RR 為 LRS 的狀況下，因為 RL 產生的跨壓較 RR 產生的跨壓大，導致 Q 的電壓比 QB 的電壓大，所以此時 Q 和 QB 之間有一定的電壓差，而在關閉 M7 和 M8 後更能藉由 SRAM 中 Latch 的拉力將 Q 和 QB 的電壓差拉大，最後把 Q 拉升成邏輯”1”的電壓，而把 QB 拉低成邏輯”0”的電壓，到這裡即完成回復資料的動作。

從上述的儲存與備份資料動作來看，可發現和原本圖 1-6 的 2-Macro style Memory 相比的確不需要將資料分成數組而且也省下 SRAM 的讀寫步驟以及 BUS 的運輸步驟，在儲存時間以及能量都會較低許多。圖 2-2 是此文獻中 SRAM、2-Macro style Memory 和 NVSRAM 在待機狀態下所消耗的能量比較圖，從圖中可以觀察到 2 點，第 1 點是 SRAM 的能量消耗會隨著待機時間延長而增加，這是因為 SRAM 只能在電源開啟的時維持資料，而在期間會有由漏電流造成的漏電功耗，所以能量會和待機時間成正比，相反地 2-Macro style Memory 和 NVSRAM 的能量消耗不會隨著待機時間延長而增長，即是因為這 2 種記憶體都有非揮發性，在完成備份資料就會關閉電源，因此之後幾乎不會有任何漏電功耗，所以不管待機時間的長短，其消耗的能量幾乎是固定值；第 2 點是在 2-Macro style Memory 和 NVSRAM 之間的能量差異，從圖中可以看到 NVSRAM 的能量消耗都比 2 種 2-Macro style Memory 還要低，這是因為 NVSRAM 只需要在 Cell 內讓 SRAM Cell 和 NVM Cell 相互存取資料，而省去搬運資料所需要的能量，也因此和 2-Macro style Memory 相比，NVSRAM 會有消耗較少能量的優勢。




圖 2-2 不同種記憶體的能量比較[16]

2.2 10T2R 非揮發性靜態隨機存取記憶體

在[17]中的 NVSRAM 設計的 Cell 使用 10 個電晶體和 2 個 RRAM，架構如同圖 2-3 所示，其中除了基本的 6T SRAM 之外，M7 和 M8 用來控制儲存路徑，M9 用來傳遞 Cell 狀況，M10 則用來控制儲存行為。整個 NVSRAM 的設計架構為 16K 位元，而其中有設計防止冗位寫入控制器(Redundant Bit Write Aware Controller, RBWAC)去防止冗位狀況 Cell 的儲存行為，所以能藉由上述的機制在有部分 Cell 為冗位狀況下消耗較少的能量，另外為了降低面積成本，1 個橫列(Row)的所有 Cell 會共用 1 個防止冗位寫入控制器，而所有 Cell 的 Tag_out 是接在一起的，也因為這樣 1 個橫列 1 次只能對 1 個 Cell 進行儲存動作。




圖 2-3 10T2R NVSRAM 與其 Cell 架構

和上個相關文獻中設計的 Cell 相似，2 個 RRAM 的狀態也彼此不得相同，而當 R1 為 HRS 及 R2 為 LRS 時，代表 Cell 內 NVM 所儲存的資料為”1”；反之當 R1 為 LRS 及 R2 為 HRS 時，代表 Cell 內 NVM 所儲存的資料為”0”，在回復資料時就會根據 NVM 狀態將資料存回 SRAM 的部分中。

在此文獻的設計中，其每個 Cell 的儲存動作都是藉由控制圖 2-4 中 Cell 電路圖中 C 的電壓值來進行，當 C 被控制成高電壓時，就會讓 HRS 的 RRAM 轉態成 LRS，之後被控制成低電壓時，就會讓 LRS 的 RRAM 轉態成 HRS，此時儲存動作即結束。但在儲存動作開始前會利用圖 2-6 的防止冗位寫入控制器來判斷 Cell 的冗位狀況，判斷的依據如同圖 2-5 中儲存路徑的等效電路所示。由圖中可以得知，當 C 的電壓偏高時，表示這 Cell 不是冗位狀況，反之在 C 的電壓偏低時，表示這 Cell 是冗位狀況。




圖 2-4 10T2R NVSRAMCell 架構[17]




圖 2-5 儲存路徑等效路徑示意圖[17]

在判斷 Cell 是否為冗位狀況之後，M9 就會把 C 的電壓值傳到防止冗位寫入控制器，圖 2-6 即是防止冗位寫入控制器的電路圖，在這電路中 Cleaner 負責在儲存動作前將其輸入值歸零以避免干擾電路操作，而 Shaper 負責把傳送來的訊號電壓拉高成邏輯”1”或拉低成邏輯”0”的訊號電壓，最後是 RBWAC 的本體，其中 Pre 控制的 PMOS 用來重置輸出訊號，然後輸出訊號 Ctrl_row 會用來控制 Cell 中的 M10。若 RBWAC 本體的輸入訊號是邏輯”1”，則最後輸出訊號 Ctrl_row 會是邏輯”1”，此時 Ctrl_row 就會打開 Cell 內的 M10 而之後能夠藉由 BL 去控制 C 的電壓來進行儲存動作，反之若輸入訊號是邏輯”0”，則最後輸出訊號 Ctrl_row 會是邏輯”0”，此時 M10 會保持關閉的狀態而 C 的電壓不會被 BL 控制，藉此來避免冗位狀況 Cell 的儲存行為。




圖 2-6 防止冗位寫入控制器電路圖[17]

藉由防止冗位寫入控制器，該設計的確能利用避免冗位狀況 Cell 的儲存行為來降低部分的儲存能量，由圖 2-7 中的儲存能量以及冗位狀況 Cell 比率的關係圖中可以觀察到儲存能量確實隨著冗位狀況 Cell 比率的上升而下降，而在所有 Cell 均為冗位狀況下，和前一篇文章相關文獻的設計相比，會減少 58.41% 的儲存能量，除此之外，由於儲存行為被取消，所以對 RRAM 來說在該次的儲存動作中不需做轉態的動作，也就是說不會扣除其儲存次數，因此 RRAM 能藉由防止冗位寫入的機制來延長壽命。然而在冗位狀況 Cell 中利用避免儲存行為的方式後仍還是有部分的能量消耗，這部分的能量消耗來自於冗位狀況 Cell 內部的儲存漏電流，其示意圖如同圖 2-8 所示，其產生的時機是在冗位狀況 Cell 避免儲存行為後儲存路徑仍維持開啟的時間內，而隨著 RRAM 阻抗值降低，儲存漏電流會有增加的趨勢，其造成的儲存能量也因此增加，在圖 1-17 中該設計裡 RRAM 阻抗與儲存能量的關係圖中可以觀察到上述的現象，當 RRAM 在 HRS 的阻抗上升時，儲存能量會有下降的現象，也就是說若使用阻抗值較低的 RRAM，其儲存漏電流也會較大。




圖 2-7 儲存能量與冗位比例的關係圖[17]




圖 2-8 10T2R NVSRAMCell 內儲存漏電流示意圖[17]

2.3 7T1R 非揮發性靜態隨機存取記憶體

在[14]中的 NVSRAM 設計其 Cell 使用 7 個電晶體和 1 個 RRAM，架構如同圖 2-9 所示，其中除了一般的 6T SRAM 以外，M7 用來控制儲存路徑。在[14]中整個 NVSRAM 的設計架構為 16K 位元，但在[14]的文獻中沒有避免冗位狀況 Cell 儲存行為的機制，直到這項設計套用在[9]的非揮發性微處理器(Nonvolatile Processor, NVP)中時才新增能夠避免冗位狀況 Cell 儲存行為的相關電路，其電路名為自我寫入中止 (Self Write Termination, SWT)電路，在[9]中加入自我寫入中止電路後的 NVSRAM 能在部分 Cell 為冗位狀況下消耗較少的能量。




圖 2-9 7T1R NVSRAM 與其 Cell 架構[14]

在該 Cell 中，當 RRAM 在 HRS 即表示 Cell 內的 NVM Cell 儲存資料為”1”，反之當 RRAM 在 LRS 即表示 Cell 內的 NVM Cell 儲存資料為”0”，回復資料時會根據 NVM 狀態將資料存回 SRAM 中。在[14]的設計中，其 Cell 內的儲存動作都是利用控制圖 2-10 中左半邊的 Cell 電路圖中 RSL 的電壓來進行，一開始 RSL 會被控制在邏輯”1”，而此時 Cell 內若 SRAM 部分內資料是”0”即 Q 是 0 的話，RRAM 會受到正向跨壓影響而轉態成 LRS，之後 RSL 會被控制在邏輯”0”，若 Cell 內 SRAM 部分內資料是”1”即 Q 是 1 的話，RRAM 會受到反向跨壓影響而轉態成 HRS，到這裡就完成 Cell 的儲存動作。




圖 2-10 7T1R NVSRAMCell 架構 [14]

在[14]的文獻中只有上述說明的 NVSRAM 設計，而之後該設計套用在[9]的文獻中非揮發性處理器的設計，以及新增自我寫入中止電路，而設計尺寸改為 4K 位元。圖 2-11 左半邊即是自我寫入中止電路的架構圖，主要是利用 BL 和 BLB 的電壓去控制該電路，而此電路能藉由輸出訊號 Drive_EN 控制 RSL 的電壓來決定該 Cell 的儲

存動作，若此電路偵測到該 Cell 是冗位狀況，由其控制的 Transmission Gate 就會切斷該電路和 RSL 的通路，使儲存路徑被切斷，藉此來取消冗位的儲存行為。




圖 2-11 自我寫入中止電路架構[9]

藉由自我寫入中止電路來防止冗位狀況 Cell 儲存行為的方式的確能夠降低冗位狀況 Cell 的儲存能量，而且因為此法直接將儲存路徑切斷，會讓冗位狀況 Cell 中的儲存漏電流下降，進而增加降低儲存能量的比率。從圖 2-12 中儲存能量和冗位狀況 Cell 比率的关系圖中同樣能觀察到消耗能量隨著冗位狀況 Cell 比率上升而下降，而當冗位比率為 100%時，其儲存能量會和冗位狀況 Cell 比率為 0%時的儲存能量相差 172 倍，換算過來在所有 Cell 是冗位狀況時所消耗的儲存能量比起在所有 Cell 是非冗位狀況時所消耗的儲存能量可以省下 99.4%的比率。然而該設計能省下相當高比率的儲存能量，但由於在進行儲存動作時需要 BL 和 BLB 的訊號，使得每一直行中只能有一個 Cell 進行儲存動作，而通常在 SRAM 的設計中，一個直行(Column)的 Cell 數量往往都比一個橫列的 Cell 數量還高，而若 1 個直行的 Cell 數量過高，會導致儲存時間過長的問題，所以使用這個設計時需要注意每個直行的 Cell 數量。




圖 2-12 儲存能量與冗位比例的關係圖[9]

2.4 相關文獻總結

在上述的 3 篇相關文獻中，提出不同的 NVSRAM 架構，其中幾篇也提出如何降低儲存能量的方法。在這節把相關文獻的結果整理成表 2-1 並綜合上面的敘述做出下面的結論：

在文獻[16]採用 8T2R 的 Cell 架構進行 NVSRAM 的設計，雖然和 2-Macro style Memory 相比有較短的儲存時間以及較小的儲存能量，而且能夠 1 次完成所有 Cell 的儲存動作，但是因為沒有其他方式來避免冗位的儲存行為，導致即使在有部分 Cell 為冗位狀況下，還是會因為其儲存行為而有不必要的能量消耗。在文獻[17]中不但提出 10T2R 的 Cell 架構，也提出防止冗位寫入控制器的電路去防止冗位狀況 Cell 的寫入行為，進而降低其儲存能量。然而即使能藉此降低儲存能量，在內部中的儲存漏電流仍會造成部分的儲存能量，而隨著 RRAM 阻抗降低，儲存漏電流也會增加，導致能量節省的比例下降。在文獻[14]和[9]中除了提出 7T1R 的 Cell 架構，還有提出自我寫入中止電路，自我寫入中止電路可藉由切斷儲存路徑來避免冗位的儲存行為以省下相當高比率的能量，但是因為在偵測冗位時需要 BL 和 BLB 的訊號，導致 1 個直行只能有 1 個 Cell 做儲存動作，使得在設計時為了不讓儲存時間太長，每個直行的 Cell

數量不能太大，雖然能藉由切割成較小的矩陣來改善，但為了讀寫資料也會因此增加較多的周邊電路而增加面積。以上 3 篇相關文獻中，都各自提出不同的 Cell 架構，但對於 RRAM 的寫入能力問題沒有相關的方法來解決，其因為其設計所使用的 RRAM 在低阻態時的阻抗值夠高到僅需要小電流即能完成轉態，除此之外，相關文獻的設計在儲存資料時，都需要 PMOS Header 維持開啟的狀態才能完成，所以在儲存動作的條件上，還是有一些限制。

表 2-1 相關文獻比較表

	ASSCC'13[16]	ISLPED'17[17]	JSSC'17[14][9]
NVSRAM size	16KB	16KB	4KB
Technology (nm)	180nm	90nm	65nm
NVSRAM Store Time (s)	80n	240n	1.02m
Store Time per 1K Bits (s)****	5n	15n	255u
E_{Store} of Non-Redundant Bit (J)*	0.85p	10.2p	849.3p
E_{Store} of Redundant Bit (J)**	N/A	4.85p	4.925p
Ratio of Reducing E_{Store} (%)***	N/A	52	99.42

* E_{Store} of Non-Redundant Bit = E_{Store} of Macro (data match ratio = 0%) / Number of Bit

** E_{Store} of Redundant Bit = E_{Store} of Macro (data match ratio = 100%) / Number of Bit

***Ratio of Reducing E_{Store} = $1 - (E_{Store} \text{ of Redundant Bit} / E_{Store} \text{ of Non-Redundant Bit})$

**** Store Time per 1K Bits = NVSRAM Store Time / NVSRAM Size

第 3 章 可在低電壓模式下備份的儲存能量效益電阻式非揮發性靜態隨機存取記憶體

在這章節中，首先會在 3.1 節中說明本論文設計出的 NVSRAM 簡述，而在 3.2 節中會介紹本論文所提出的 NVSRAM 架構，最後在 3.3 到 3.6 節中會針對 NVSRAM 中不同的區塊電路做詳細的說明。

3.1 設計簡述

NVSRAM 相較於之前的 2-Macro style Memory 架構來看具有儲存時間短和低待機能耗的優點，而且也能藉由加入資料維持機制，使其在待機狀態下的能量效益能更加提升，但是即便有較低的待機能耗，在儲存或回復資料時所消耗的儲存及恢復資料能量，仍是相當重要的議題。除此之外，在維持 SRAM 部分中電晶體尺寸的條件下來增加 NVM 的寫入能力也是需要探討的議題，如果在設計中使用的 NVM 因為其規格上的缺陷導致在寫入能力較為弱勢，則必須要使用電路層面的方式在來加強 NVM 的寫入能力，如此才能完成儲存資料最基本的需求。在儲存能量的部分，在[17]和[9]中都各自提出藉由防止冗位儲存行為的機制電路來降低儲存能量，在前者的設計中雖然冗位狀況 Cell 的儲存行為能被停止，但因內部的儲存路徑仍保持開啟而有儲存漏電流產生，使冗位狀況 Cell 還是有部分的能量消耗，而在後者的設計中是藉由切斷冗位狀況 Cell 的儲存路徑來防止其儲存行為，雖然儲存漏電流因為儲存路徑被切斷而降低許多，但因為在判斷冗位狀況 Cell 需要 BL 和 BLB 訊號，造成 1 個直行只能有 1 個 Cell 進行儲存動作的限制，導致儲存時間會隨著直行的 Cell 數量增加而上升。綜合以上幾點，為了能夠加強 NVM 的寫入能力，以及藉由降低冗位狀況 Cell 儲存漏電流的方式來提升降低儲存能量的比率並且在儲存時間的部分不受到太大的懲罰，本論文在這次設計中除了會增加新的電路設計來達到上述的目的，也會修改 Cell 架構來配合新的電路設計。

3.2 非揮發性靜態隨機存取記憶體架構

圖 3-1 即是此次 NVSRAM 架構圖，在這次設計的尺寸為 8K 位元，輸入和輸出都是 8 位元，並切成 16 個區塊(Bank)，而周邊電路有 2 個解碼器(Decoder)，輸出多工器(Output Multiplexer)以及作為降低電壓機制(Lowering-voltage Mechanism)的可適應性資料維持電壓調節機制(Adaptive Data Retention Voltage Regulating Scheme, ADRVRS)[7]，其中 ADRVRS 是本實驗室之前的設計，在這次設計中會修改其架構並用來執行降低電壓機制，其修改後的架構如同圖 3-2 所示，為了讓 NVSRAM 成功完成儲存動作，該電路會將 VDD_VIR 控制在 RRAM 的 Reset 電壓以上。




圖 3-1 本次設計 NVSRAM 架構圖




圖 3-2 Lowering-voltage Mechanism 架構圖

圖 3-3 的左半邊是 NVSRAM 區塊的架構，其中 Precharge Array、Write Data Array 和 Sense Amplifier 均是用於 SRAM 的讀寫動作，而 Subarray 是由 Cell 以及儲存相

關電路組成，圖 3-3 的右半邊即是 Subarray 的示意圖，在 Subarray 中由 64 個橫列組成，NVSRAM Cell、儲存控制器(Store Controller)以及此次設計的 NVM 寫入增強控制器都包含在橫列裡面。




圖 3-3 NVSRAM 區塊(左)以及內部 Subarray(右) 架構圖

圖 3-4 是 NVSRAM 的橫列架構圖，除了基本的 NVSRAM Cell 外，還有儲存控制器以及此次設計的 NVM 寫入增強控制器。首先在 NVSRAM Cell 中因為輸入和輸出都是 8 位元，每個橫列會有 8 個 NVSRAM Cell，每個 Cell 的 R、RB 和 Tag 會連在一起，其中 R、RB 和 NVM 寫入增強控制器連接且 Tag 和儲存控制器相連。在儲存控制器中主要藉由控制 Tag 的訊號電壓來讓 Cell 內部的 RRAM 進行轉態的動作，而其內部會附加我們實驗室之前設計的防止冗位寫入控制器[17]，在儲存階段時用來判斷該 Cell 是否為冗位狀況並控制其儲存動作。最後在 NVM 寫入增強控制器的部分，會根據儲存階段中每個 Cell 的狀況適時提供足夠的電流給 RRAM 進行轉態的動作，即使在低電壓模式中 PMOS Header 關閉的狀況下，Cell 會因為 NVM 寫入增強控制器所提供的額外電流而能繼續完成轉態動作，另外也能在偵測到冗位狀況下自動切斷內部所有充電路徑來降低冗位狀況 Cell 內部的儲存漏電流，來達到提升所能夠減少儲存能量之比例的目標。




圖 3-4 NVSRAM 橫列架構圖

3.3 非揮發性靜態隨機存取記憶體單元

圖 3-5 的左半邊是此次設計中 NVSRAM Cell 架構，其名為 10T2R LVT NVSRAM Cell，除了 M1~M6 作為基本的 6T SRAM 以外，M7 用來控制 Cell 的儲存路徑，而 M8 用來傳遞 Cell 的狀況以及提供偏壓來讓 RRAM 進行轉態，M9 和 M10 用來提供額外的電流讓 RRAM 產生足夠的跨壓進行轉態，另外在 NVM 儲存資料的部分，如果 R1 是 HRS 而 R2 是 LRS，則代表 NVM 儲存的資料是 1，反之則代表 NVM 儲存的資料是 0。Cell 的 R、RB 節點是 NVM 寫入增強控制器的輸入端，而 Tag 同時是儲存控制器的輸入端和輸出端，作為輸入端時儲存控制器會偵測 Tag 的電壓值並藉此判斷 Cell 是否為冗位狀況，若不是冗位狀況的話，儲存控制器就會控制 Tag 的訊號電壓，此時 Tag 則作為輸出端，而因為 M8 連接 C 和 Tag，所以 C 的電壓也會被控制，因此就能夠讓 RRAM 做轉態的動作，反之若是冗位狀況的話，則儲存控制器就不會控制 Tag 的電壓，C 的電壓也不會被控制，所以該 Cell 的 RRAM 就不會做轉態的動作。在 Cell 的儲存動作中，以圖 3-5 右半邊中示意的儲存資料”1”的 Cell 為例，一開始 C 的電壓會被拉高，此時因為 QB 電壓是 0，所以 R2 會受到正向跨壓而轉態成 LRS，之後 C 的電壓被拉低，而此時因為 Q 電壓是資料”1”的電壓，所以 R1 會受到反向跨壓而轉態成 HRS，到這邊就完成該 Cell 的儲存動作。




圖 3-5 10T2R LVT NVSRAM Cell 架構(左)及其儲存動作示意圖(右)

在進行電晶體尺寸設計時，會像圖 3-5 左半邊的示意圖將 Cell 分成藍色的 SRAM 部分和紅色的 RRAM 部分並個別設計。在 SRAM 的部分中，因為在儲存時能藉由 M9 和 M10 提供電流給 RRAM 產生足夠的跨壓轉態至高阻態，使得 M1 和 M2 不需要設計成相當大的尺寸，如此一來就能夠在讓 SRAM 部分的電晶體維持小尺寸的狀況下增強 RRAM 的轉態動作，所以 SRAM 部分的電晶體尺寸能盡量縮小以減少面積和功耗。在 RRAM 部分時，因為 RRAM 在轉態時需要相當大的電流，所以為了要能達成上述的轉態條件，在和 RRAM 同一條路徑上的電晶體其尺寸都會比 SRAM 部分的電晶體設計的比較大，如此才能讓 RRAM 產生足夠的跨壓轉態至 HRS。

當 NVSRAM 在低電壓模式進行儲存動作時，其示意圖為圖 3-6，其中左半邊是 8T2R NVSRAM Cell[24]在低電壓模式進行儲存動作的示意圖，右半邊則是該設計中 10T2R LVT NVSRAM Cell 在低電壓模式進行儲存動作的示意圖，在 8T2R NVSRAM Cell 的儲存動作中，因為 PMOS Header 關閉的關係，導致 M1 和 M2 無法提供電流給 RRAM 進行轉態動作，因此造成儲存動作失敗，而 10T2R LVT NVSRAM Cell 的儲存動作中，即使沒有 M1 和 M2 提供的電流，還有 M9 和 M10 提供電流給 RRAM 進行轉態動作，所以在這狀況下 10T2R LVT NVSRAM Cell 還是能夠完成儲存動作。而這裡有針對上述的狀況進行相關的模擬來驗證，其模擬結果的波型圖如圖 3-7 所示，在 8T2R NVSRAM Cell 的部分，在開始儲存動作時，因為沒有 PMOS 提供的電流，

使 Q 電壓持續往下，最後因為 Q 電壓和 QB 電壓相近導致資料翻轉(Data Flipping)的狀況發生，而且之後因為 RRAM 跨壓不夠造成無法轉態的問題，所以最後該 Cell 的儲存動作失敗。而在 10T2R LVT NVSRAM Cell 的部分，在開始儲存動作時，因為有 M9 和 M10 提供電流，雖然一開始 Q 電壓會往下，但因為提供的電流使 RRAM 產生足夠的跨壓，導致 Q 電壓不會繼續往下，而且因為 RRAM 的跨壓達成轉態的條件，所以最後 RRAM 轉態成功，最後該 Cell 能夠完成儲存動作。




圖 3-6 8T2R NVSRAMCell[24](左)和 10T2R LVT NVSRAMCell(右)在低電壓模式下的儲存動作




圖 3-7 2 種 NVSRAMCell 在低電壓模式下儲存動作的模擬結果(PreSim)

3.4 非揮發性記憶體寫入加強控制器

圖 3-8 是此次 NVSRAM 設計中的 NVM 寫入加強控制器架構，R 和 RB 會連接至每個 Cell 中的 M9 和 M10，CTRL 的輸入訊號來自於儲存控制器中的防止冗位寫入電路，其設計目的可分為 3 點，其 1 為在使用 LRS 時寫入能力較弱的 RRAM 狀況下能藉由提供額外的電流給 Cell 內部的 RRAM 使其能產生足夠的跨壓來進行轉態動作，其 2 為能在低電壓模式中因 PMOS Header 關閉而沒有電流的狀況下藉由自身提供的電流來補替缺失的電流，進而讓 RRAM 依然能產生足夠的跨壓進行轉態動作並讓 Cell 在該狀況下完成儲存動作，其 3 為在低電壓模式下儲存資料時若發現該 Cell 為冗位狀況時會自己切斷提供電流的所有充電路徑，此時 Cell 內的儲存漏電流會因為和電源間的所有路徑被切斷而減少，因此可以提高所能降低儲存能量的比例，而圖 3-8 中的 NVM 寫入加強控制器可以分成 3 個部分：儲存前取樣電路(Pre-store Sampling)、比較器(Comparator)和可控制性充電路徑。

儲存前取樣電路主要由 Trasmission Gate 組成，其目的是在儲存動作開始前傳遞當前要進行儲存動作的 Cell 內資料給下一級的比較器，直到儲存動作開始時，其內部的 Trasmission Gate 就會關閉；比較器用來分辨資料並根據分辨結果控制下一級的充




圖 3-8 NVM 寫入加強控制器架構圖

電路徑，其中的輸入訊號 CTRL_PRE 和來自防止冗位寫入電路的 CTRL 會控制該比較器，若 2 個訊號均為邏輯”0”則該比較器的輸出訊號 OUT 和 OUTB 都會維持在邏輯”0”。可控制性充電路徑用來提供 Cell 內部 RRAM 要產生足夠跨壓來轉態所需要的電流，前一級的比較器的輸出會做為控制訊號，由於 Cell 中有 2 個 RRAM，所以會有 2 組充電路徑組，當 Cell 內左邊的 RRAM 需要轉態成高阻態，則左邊的充電路徑組就會被打開，反之 Cell 內右邊的 RRAM 需要轉態成高阻態，則右邊的充電路徑組就會被打開，另外每 1 組充電路徑組會有 2 個充電路徑，圖 3-9 中為充電路徑的分類示意圖，其會被分類成補償充電路徑(Compensating Charging Path, CCP)和 Reset 操作充電路徑(Reset Operation Charging Path, ROCP)，這 2 個充電路徑會在不同的時間點開啟，其用意是為了防止因 RRAM 阻抗過低而導致資料翻轉的現象發生，如果在儲存動作前發生資料翻轉，則之後的儲存動作即使成功，其儲存的資料也會是錯的，而在 RRAM 阻值相當低的狀況下，若直接打開儲存路徑就會因為 Q 電壓和 QB 電壓被拉進而增加資料翻轉的發生機率，如果在打開儲存路徑前先打開補償充電路徑，來提供較小的補償電流給 RRAM 以增加其跨壓，這樣會使 Q 電壓和 QB 電壓間距不會被拉太近，進而降低資料翻轉的機率，而之後要讓 RRAM 轉態成高阻態，則再打開 Reset 操作充電路徑來提供較大的電流使 RRAM 產生夠大的跨壓來轉態，用這樣的方式可




圖 3-9 NVM 寫入加強控制器內可控制性充電路徑分類示意圖

以在不耗費太多的能量下防止儲存動作時的資料翻轉。為了驗證上述的設計目的，這裡有進行相關的模擬，圖 3-10 為模擬結果的波型圖，若沒有在打開儲存路徑前提供補償電流給 Cell 的 RRAM，則在打開時 Q 電壓會因為 RRAM 阻抗低而開始被往下拉，最後因為 Q 電壓和 QB 電壓間距太小導致資料被翻轉，而如果有在儲存路徑打開前提供補償電流的話，則在打開時即使 Q 電壓有稍微下降但因 RRAM 有一定值的跨壓而使 Q 電壓和 QB 電壓有間距而不發生資料翻轉。




圖 3-10 NVSRAM Cell 中補償電流與資料翻轉間關係的模擬結果(PeSim)

若在進行儲存動作時遇到冗位狀況 Cell 時，則 NVM 寫入加強控制器就會自動切斷內部所有充電路徑，這樣的動作為自動中斷充電機制(Charging Path auto-cutoff Mechanism)。在 NVM 寫入加強控制器中，CTRL 和 CTRL_PRE 會控制該電路是否需要提供電流給 Cell，而在不同狀況下，CTRL 和 CTRL_PRE 的訊號波型也不一樣，其波型示意圖如圖 3-11 的左半邊所示，若是非冗位狀況下，在開始儲存動作後雖然 CTRL_PRE 訊號會轉為邏輯“0”，但因為防止冗位寫入控制器已經判定該 Cell 是非冗位狀況，所以 CTRL 訊號已經轉成邏輯“1”，反之若是冗位狀況下，在開始儲存動作後 CTRL_PRE 訊號同樣轉為邏輯“0”，但此時根據防止冗位寫入控制器的判定 CTRL 訊號已經是邏輯“0”。在 NVM 寫入加強控制器中，CTRL 和 CTRL_PRE 能藉由控制比較器的輸出來關閉內部的充電路徑，而這兩個訊號共用 1 個或閘(OR gate)，如果該

Cell 是非冗位狀況的話，則根據上述提到的 CTRL 和 CTRL_PRE 波型此或閘會輸出邏輯”1”的訊號給比較器，此時比較器就會正常操作，控制其中 1 組充電路徑組對該 Cell 進行充電，反之如果該 Cell 是冗位狀況的話，則該或閘會輸出邏輯”0”的訊號給比較器，比較器的輸出結果 OUT 和 OUTB 都會被控制成邏輯”0”，若都被控制成邏輯”0”會使所有提供電流的 PMOS 被關閉，達到中斷所有充電路徑的效果，如同圖 3-11 的右半邊所示。在低電壓模式下進行儲存資料時，對 Cell 來說只剩下 NVM 寫入加強控制器中的充電路徑能提供電流，而在冗位狀況 Cell 進行儲存資料時，可以藉由像上述的機制自動將內部的充電路徑直接關閉，使冗位狀況 Cell 和電源間的路徑全部切斷來達到讓該 Cell 內的儲存漏電流降低的目的。




圖 3-11 CTRL 和 CTRL_PRE 波型示意圖(左)及自動中斷充電機制示意圖(右)

3.5 操作程序

圖 3-12 是這次 NVSRAM 設計在待機狀態中所進行的流程圖，在整個流程中可以分成儲存動作和回復動作，而在儲存動作的部分，會先從取樣階段開始，之後是補償階段，而在補償階段中會根據 Cell 的狀況而有不同的動作，若是非冗位狀況的話，則會繼續補償階段，在補償階段的過程中，Cell 會完成 Set 的動作，而之後就會進入 Reset 動作階段，並在 Cell 完成 Reset 動作後結束儲存動作，若是冗位狀況的話，除了其儲存動作被停止外，NVM 寫入加強控制器也會啟動自動中斷充電機制，停止對冗位提供電流，直到儲存時間結束。在完成儲存動作後就會進行關機的動作，因為 NVSRAM 的資料已經存至 NVM 內，所以即使關機資料也不會不見，而之後待機時間結束，在電源回復時會進行資料回復的動作，此時就會根據 Cell 內 RRAM 的阻抗值來回復資料到 SRAM 部分，而在完成回復動作時，NVSRAM 就會回到一般模式讓微處理器進行存取資料的動作。




圖 3-12 NVSRAM 在待機狀態下採取動作的流程圖

3.5.1 儲存動作

在儲存動作階段中，主要能分成取樣階段、補償階段和 Reset 動作階段，而在補償階段發現冗位狀況 Cell 時則會開啟自動中斷充電機制來應對，接下來會以資料”1”的 Cell 為例針對每個階段進行說明。

在取樣階段的過程中，一開始 MPINIT 會打開來把 R 電壓和 RB 電壓拉近，將 2 個輸入訊號初始化(Initialization)，示意圖如同圖 3-13 的左半邊所示，在完成初始化的動作後，Cell 資料就會匯入到 R 和 RB 裡面，之後其中 2 個 Transmission Gate 就會開啟，R 和 RB 的訊號就會匯入下一級的比較器中輸入端，而比較器就會根據輸入訊號產生輸出訊號，示意圖如同圖 3-13 的右半邊所示。




圖 3-13 取樣階段中 NWEC 內初始化動作(左)與資料取樣動作示意圖(右)

完成取樣動作後，會開始進行補償階段，在補償階段開始時，COMP_EN 的訊號會轉為邏輯”1”，此時因為 OUT 訊號是邏輯”1”而且 OUTB 訊號是邏輯”0”，會打開左邊補償充電路徑 CCPL，所以就會有一電流 I_{Comp} 流經 R 並進入進行儲存動作的 Cell 中，其示意圖如圖 3-14 所示，而在 I_{Comp} 進入 Cell 中，內部資料會因為 RRAM 足夠大的跨壓而避免發生資料翻轉的行為。若是在非冗位狀況下，則會繼續在補償階段，之後當 Cell 進行 Set 動作時，也會先維持在補償階段，因為這動作是要讓在 HRS 的

RRAM 轉態至低阻態，相對來說會較容易，不需要太大的電流，所以暫時只提供 I_{Comp} 就好；若是冗位狀況下，此時就會啟動自動中斷充電機制，所有充電路徑都會被比較器關閉，而 Cell 在這狀況下等同於和電源間沒有任何通路，一直維持到該 Cell 的儲存時間結束為止，也因此內部的儲存漏電流缺少電源供應的電流而減少，圖 3-15 即為示意圖。




圖 3-14 補償階段中 NVM 寫入加強控制器和 Cell 示意圖




圖 3-15 自動中斷充電機制開啟時 NVM 寫入加強控制器和冗位示意圖

完成 Set 動作後要開始進行 Reset 動作時，就會進入 Reset 動作階段，此時 NVM 寫入加強控制器中的 RESET 訊號會轉為邏輯”1”，此時左邊的 Reset 動作充電路徑 ROCPL 會被打開，之後就會新增較大電流 I_{Reset} ，路徑和 I_{Comp} 一樣，而 Cell 內在 LRS 的 RRAM 因為同時有 I_{Reset} 和 I_{Comp} 流過所以能夠產生足夠的跨壓進行轉態動作，所以最後 RRAM 能藉由 NVM 寫入加強控制器提供的電流來轉態並完成儲存動作，圖 3-16 即為示意圖。在完成 Reset 動作後 NVM 寫入加強控制器中的 RESET 和 COMP_EN 訊號就會被控制成邏輯”0”來關閉所有充電路徑，到這裡即完成該 Cell 的儲存動作。




圖 3-16 Reset 動作階段中 NVM 寫入加強控制器和 Cell 示意圖

3.5.2 回復資料動作

在關閉電源後，Cell 內 SRAM 部分的資料會消失，而當待機狀態要結束時要重新開啟電源，就要進行回復資料的動作，在這部分即要利用 RRAM 元件的阻抗來完成回復資料的動作。圖 3-17 為回復資料動作的示意圖，在這裡以回復資料”1”為例，也就是 R1 會在 HRS 而 R2 會在 LRS，當電源開啟時儲存路徑會被開啟而且 Cell 內 C 的訊號電壓會被控制成 0，而此時 M1 和 M2 都會提供電流給 2 個 RRAM，此時因為

R1 在 HRS 且 R2 在 LRS，所以 R1 阻抗比 R2 高，因此 R1 因電流產生的跨壓會比 R2 因電流產生的跨壓還大，使 Q 電壓大於 QB 電壓，在這裡 Q 電壓和 QB 電壓就會有差距，如同圖的左半邊所示，之後將電源電壓拉到一般模式的操作電壓後儲存路徑就會被關閉，此時 SRAM 部分中的 Latch 就會將 Q 電壓和 QB 電壓的差距拉大，最後把 Q 電壓拉高到邏輯”1”的電壓，以及把 QB 電壓拉低到 0，如同圖的右半邊所示，到這裡即完成回復資料的動作。




圖 3-17 進行回復資料動作時 Cell 示意圖

第 4 章 實驗結果與分析

4.1 電路操作模擬

4.1.1 實驗環境

在實驗環境的部分，本次 NVSRAM 設計的 CMOS 製程是採用台積電(TSMC)的 180 奈米製程來進行設計，而 RRAM 製程是採用台灣半導體研究機構(TSRI)的 RRAM 製程，圖 4-1 的左半邊和右半邊分別是該 RRAM 在攝氏 250 度中的維持(Retention)實驗以及寫入次數(Endurance)實驗。本次實驗採用的方式是 Post Simulation，而在實驗中除了會考慮 CMOS 製程的製程變異(TT、FF、FS、SF、SS)，還有溫度變異和電壓變異，溫度變異的部分變動值為攝氏 0 度到攝氏 70 度，而電壓變異的部分變動值為電源電壓的正負百分之 10。實驗中會分成數個部分，包括 Static Noise Margin 實驗、Reset Voltage 數值實驗以及低電壓模式備份實驗，之後也會針對實驗的數據進行分析。




圖 4-1 RRAM 在在攝氏 250 度中的維持實驗結果(左)以及寫入次數實驗結果(右)[25]

4.1.2 Static Noise Margin 實驗

圖 4-2 是本次 NVSRAM 設計中 Cell 的 Static Noise Margin(SNM)實驗蝴蝶圖 (Butterfly Chart)，在 SNM 實驗中有 3 種，分別是 Hold SNM、Read SNM 和 Write SNM，而從蝴蝶圖中可以觀察曲線中所能畫出的最大正方形，正方形邊長為 SNM 的數值。測量其中正方形的邊長後將結果紀錄在表 4-1 中，而這裡會和同製程下一般的 6T SRAM 進行比較，從比較的結果來看，發現基本上數值不會有太大的變動，因為這次設計的 Cell 內有電晶體控制儲存路徑，使 SRAM 部分的 SNM 不會受到影響。




圖 4-2 本次 NVSRAM 設計中 CellSNM (a).Hold SNM (b).Read SNM (c). Write SNM

表 4-1 SNM 實驗結果比較表

	10T2R LVT NVSRAM Cell	6T SRAM Cell
Hold SNM	0.991	0.992
Read SNM	0.426	0.426
Write SNM	1.027	1.03

4.1.3 Reset 電壓數據實驗

圖 4-3 是本次 NVSRAM 設計中 Cell 在使用 NVM 寫入加強控制器後其內部 RRAM 在進行 Reset 動作時所產生的跨壓值實驗結果，在實驗時會將針對不同的變異分成不同的狀況，除了常溫常電壓下的狀況外，還有高溫常電壓、低溫常電壓、常溫高電壓和常溫低電壓這數種狀況，並分別對這些狀況做所有製程變異的實驗，而從圖中可以觀察到，每個實驗中的 RRAM Reset 動作跨壓都有達到使其成功轉態的條件，所以在加入這次設計的 NVM 寫入加強控制器後能夠加強 RRAM 的寫入能力並使其能完成轉態的動作達到儲存資料的效果。




圖 4-3 加入 NVM 寫入加強控制器後的 Reset 電壓實驗數據

4.1.4 低電壓模式下備份實驗

在這部分中說明這次的 NVSRAM 設計在低電壓模式下的備份動作實驗，接下來會針對非冗位狀況 Cell 以及冗位狀況 Cell 進行儲存動作的實驗結果進行分析，其實驗示意圖如圖 4-4 所示，左半邊是在非冗位狀況下進行儲存動作而右半邊是在冗位

狀況下進行儲存動作，首先在非冗位狀況下進行儲存動作的實驗結果波型圖如圖 4-5 所示，在判斷該 Cell 不是冗位狀況後，就會進行儲存動作，此時因為做儲存資料”0”的動作，所以在 NVM 寫入加強控制器中 OUT 訊號為邏輯”0”，且 OUTB 訊號為邏輯”1”，所以 Cell 中的 R2 會接收的額外的電流進行轉態動作並轉態成 HRS，而 R1 會被轉態成 LRS，之後在完成 Reset 動作後就完成非冗位狀況的儲存動作。而在冗位狀況下進行儲存動作的實驗結果波型圖如圖 4-6 所示，在判斷該 Cell 是冗位後，NVM 寫入加強控制器中 OUT 和 OUTB 訊號都為邏輯”0”，所以不會有任何電流提供給 Cell，此時 Cell 內部的 Q 電壓和 QB 電壓因為沒有電流所以會有漸漸靠近的趨勢，雖然有較高的機率發生資料翻轉，但根據實驗結果的波型圖可以發現在儲存時間結束前資料翻轉沒有發生，而且即使發生資料翻轉也不影響資料的完整性，因為在判定冗位後即代表完成儲存資料，之後 SRAM 部分的資料即使消失也不影響之後回復資料的結果。




圖 4-4 非冗位(左)和冗位(右)狀況 Cell 在低電壓模式下儲存動作實驗




圖 4-5 在非冗位狀況下進行儲存動作的實驗結果波型圖



圖 4-6 在冗位狀況下進行儲存動作的實驗結果波型圖

4.2 儲存能量模擬

4.2.1 不同 Cell 狀況下儲存能量比較

在這部分的實驗除了會記錄在不同 Cell 狀況下進行儲存動作所消耗的儲存能量，也會加入製程變異、溫度變異和電壓變異。首先圖 4-7 是在常溫常電壓下不同製程變異下，非冗位狀況 Cell 和冗位狀況 Cell 進行儲存動作時所消耗儲存能量的實驗結果，其實驗類型為 PostSim，從圖中可以觀察到在 TT Corner 的狀況下，冗位狀況 Cell 所消耗的儲存能量相較於非冗位狀況 Cell 所消耗的儲存能量其降低的比例為 89.4%，而在其他的製程變異中可以看到最低的比例發生在 FF，其值為 87.9%。




圖 4-7 非冗位和冗位狀況 Cell 進行儲存動作時所消耗儲存能量的實驗結果長條圖

而在不同變異下，非冗位狀況 Cell 和冗位狀況 Cell 進行儲存動作時所消耗儲存能量的實驗結果的部分，在這裡將結果簡化成降低儲存能量比例並以折線圖的方式呈現，其實驗結果如圖 4-8 所示，從圖中可以觀察到在每個狀況下，降低儲存能量比例都能維持在 87.5%以上，而且最高的降低儲存能量比例為 91%左右。




圖 4-8 不同變異下降低儲存比例的實驗結果折線圖

4.2.2 不同模式下備份所消耗儲存能量比較

在這部分中會針對 NVSRAM 在不同的模式下進行備份動作，其模式可分成一般模式(Normal Mode)和低電壓模式(Low-voltage Mode)，其差別在於 PMOS Header 是否在開啟狀態，而在每個模式也會分別對非冗位狀況 Cell 和冗位狀況 Cell 進行儲存動作的實驗並記錄其儲存能量以及分析其數值，圖 4-9 即是在不同模式下非冗位狀況 Cell 和冗位狀況 Cell 進行儲存動作所消耗儲存能量的實驗結果，從圖 4-9 中可以發現在不同模式下非冗位狀況 Cell 所消耗的儲存能量幾乎沒有太大的變化，低電壓模式下所消耗的儲存能量相較於在一般模式下所消耗的儲存能量減少 3.17%，而在不同模式下冗位狀況 Cell 所消耗的儲存能量則有較大變化，低電壓模式下所消耗的儲存能量相較於在一般模式下所消耗的儲存能量減少 46.8%，從實驗數據可以看到藉由中斷冗位狀況 Cell 和電源的所有通路能夠減少該 Cell 中的儲存漏電流進而減少其儲存能量。




圖 4-9 不同模式下冗位和非冗位進行儲存動作時消耗儲存能量的實驗結果長條圖

4.2.3 不同架構下消耗儲存能量比較

在這部分中會用這次的 NVSRAM 設計和[17]在相同製程下的設計進行儲存動作的實驗並分析 2 個非冗位狀況 Cell 和冗位狀況 Cell 進行儲存動作所消耗的儲存能量，表 4-2 是 2 者設計的實驗環境，其中因為這次使用的 RRAM 寫入能力相當弱，所以在[17]的設計還是會加上我設計的 NVM 寫入加強控制器，而其中比較不一樣的是在[17]中不會附加降低電壓機制，其因為在原本的設計本來就沒有這部分。圖 4-10 即是在不同架構下非冗位狀況 Cell 和冗位狀況 Cell 進行儲存動作所消耗儲存能量的實驗結果，從圖 4-10 可以看到在不同架構中下非冗位狀況 Cell 所消耗的儲存能量有一些落差，本次的 NVSRAM 設計所消耗的儲存能量相較於在[17]的設計下所消耗的儲存能量減少 17.6%，其因為在[17]的設計中因為沒有 PMOS Header，所以會有比較大的漏電流流經 SRAM，因此造成較大的儲存能量，而在不同架構中下冗位狀況 Cell 所消耗的儲存能量也有落差，本次的 NVSRAM 設計所消耗的儲存能量相較於在[17]的

設計下所消耗的儲存能量減少 47.1%，其因和上一小節的原因相似，因為儲存漏電流減少而導致儲存能量降低。

表 4-2 不同架構的實驗模擬環境比較表

	Our Work	10T2R NVSRAM[17]
Techonology	180nm	180nm
RRAM Provider	TSRI	TSRI
Voltage and Temperature	3.3, 27°C	3.3, 27°C
Experiment type	PostSim	PreSim
NWEC	√	√
RBWAC	√	√
Lowering-voltage mechanism	√	X




圖 4-10 不同架構下冗位和非冗位進行儲存動作時消耗儲存能量的實驗結果長條圖

4.3 晶片佈局

4.3.1 晶片總體面積

圖 4-11 是這次 NVSRAM 設計的佈局圖，本論文設計時使用的製程為 180 奈米製程，並且使用佈局軟體 Laker 完成佈局，晶片面積為 $2.63\text{ mm} \times 5.33\text{ mm}$ ，若不考慮 IOPAD 的面積，則晶片面積為 $2.06\text{ mm} \times 4.87\text{ mm}$ ，所使用的封裝為 CLCC68，其腳位有 68 個腳位。




圖 4-11 晶片佈局圖

4.3.2 非揮發性記憶體寫入加強控制器額外面積

由於在此次 NVSRAM 設計中有加入新設計的 NVM 寫入加強控制器，所以在佈局時會有額外的面積，此額外面積相較於原本架構的面積所超出的比例，稱為額外面積(Area Overhead)，而圖 4-12 則為此次設計的佈局後所計算出來的額外面積，在這部分先分成數個考慮狀況計算出面積，再根據每個狀況間面積差計算其超出的比例，而這裡會利用 1 個橫列的佈局分成 3 個狀況：只考慮橫列中 8 個 Cell 面積(Cells)的第

1 種狀況、考慮 8 個 Cell 面積和儲存控制器(Cells+StoreCtrl)的第 2 種狀況、同時考慮所有電路(Cells+NWEC+StoreCtrl)的第 3 種狀況,如果第 1 種狀況和第 2 種狀況比較,其額外面積為 13.8%,表示在加入儲存控制器後面積會多出 13.8%,而第 3 種情況和第 2 種相比,則額外面積為 14.6%,表示在考慮 8 個 Cell 面積和儲存控制器的狀況下再加入 NVM 寫入加強控制器其面積會多出 14.6%。




圖 4-12 單一橫列中額外面積計算結果

至於以整個晶片(不包含 IOPAD)的佈局面積來看,會將情況分成不考慮 NVM 寫入加強控制器的晶片面積以及考慮 NVM 寫入加強控制器的晶片面積並計算其差異,而最後的計算結果為圖 4-13,在後者情況計算的面積相較於前的情況的面積會額外增加 13.3%。




圖 4-13 晶片中額外面積計算結果

第 5 章 結論與未來研究方向

5.1 結論

在這次本論文提出的 NVSRAM 設計除了能藉由內部中新設計的 NVM 寫入加強控制器將 Cell 內部寫入能力弱的 RRAM 增強其轉態能力來完成其儲存動作，也能藉由提供補償電流的功能來防止儲存前資料翻轉的問題，另外也同樣使用該功能讓 NVSRAM 即使在低電壓模式下還是能完成儲存動作，進而使儲存動作的條件更簡單，並且在同模式下進行冗位狀況 Cell 儲存動作時開啟自動中斷充電機制來停止所供應的電流，藉此降低 Cell 內的儲存漏電流來達到提升所能降低儲存能量的比例之目的。

和相關文獻[16][17][9]相比，在每 1K 位元所需要儲存時間的部分，因為本次使用的 RRAM 在寫入資料時相較於[16]和[17]所使用的 RRAM 是需要千倍左右以上的轉態時間，所以此 NVSRAM 設計和[16]與[17]相比會有較長的儲存時間，至於[9]使用的 RRAM 其轉態時間並未提及，但因其操作及架構因素，會需要相當長的儲存時間，因此該 NVSRAM 設計和[9]相比有較短的儲存時間。在降低儲存能量比例的部分，此 NVSRAM 設計雖然和[17]比會有較高的優勢，但和[9]相比較為低一點，其因為[9]所採用的方式能更有效降低省下相當高的降低儲存能量比例。總結而言，雖然此 NVSRAM 和其相關文獻的設計相比並非每個部分都有較好的優勢，但至少在特定部分都保有一定的優勢。根據實驗結果顯示，操作電壓為 2.97V 到 3.63V 而溫度飄移為 0°C~70°C，其每 1K 位元所需要儲存時間為 200 微秒，降低儲存能量比例為 89.4%。

表 5-1 相關文獻比較

	ASSCC'13[16]	ISLPED'17[17]	JSSC'17[14][9]	Our Work
NVSRAM size	16KB	16KB	4KB	8KB
Technology (nm)	180nm	90nm	65nm	180nm
NVSRAM Store Time (s)	80n	240n	1.02m	1.6m
Store Time per 1K Bits (s)	5n	15n	255u	200u
E_{Store} of Non-Redundant Bit (J)	0.85p	10.2p	849.3p	37.8n
E_{Store} of Redundant Bit (J)	N/A	4.85p	4.925p	3.99n
Ratio of Reducing E_{Store} (%)	N/A	52	99.42	89.4



5.2 未來工作

本論文的未來工作可以針對以下幾點，做更進一步的延伸發展。

■ 增加其他方式來提升其降低儲存能量比例

在本論文的 NVSRAM 設計中藉由此次設計的 NVM 寫入加強控制器來讓 NVSRAM 得以在低電壓模式下完成儲存動作，並藉由其中的自動中斷充電機制來降低冗位的儲存漏電流進而降低其儲存能量，然而藉由切斷冗位和電源所有通路來降低儲存能量的方式仍有限，因為即使如此儲存路徑仍是通路狀態，還是有小部分的儲存漏電流，所以為了能繼續增加其降低儲存能量比例，在未來工作中可以在 NVM 寫入加強控制器上新增切斷 Cell 儲存路徑等等機制來達到上述的目的。

■ 將 NVM 寫入加強控制器和儲存控制器結合來減少面積

新增此次設計的 NVM 寫入加強控制器後，雖然 NVSRAM 不再受到 RRAM 規格影響其儲存動作，也使 NVSRAM 儲存動作條件更為寬鬆，但在有儲存控制器的狀況下又新增額外的 NVM 寫入加強控制器會使電路面積更大，在記憶體設計中不是太好的權衡，為了能讓面積縮減，在未來工作中會藉由試著將 NVM 寫入加強控制器和儲存控制器結合起來並減少部分的電晶體，如此一來就能達到上述的目的。

■ 晶片測量

在晶片完成下線後，就會對該晶片中的電路進行測量的動作，除了基本的 SRAM 讀寫功能外，也會先確認 NVSRAM 的儲存資料功能，在確定所有功能都能正常操作時，就會開始測量相關的規格參數，並且同時增加外部環境變異。

參考文獻

- [1] Statista Research Department, “2016. Internet of Things - number of connected devices worldwide 2015-2025.,” 2016. <https://www.statista.com/statistics/471264/iot-number-of-connected-devices-worldwide/> (accessed Nov. 27, 2016).
- [2] J. Gubbi, R. Buyya, S. Marusic, and M. Palaniswami, “Internet of Things (IoT): A vision, architectural elements, and future directions,” *Future Generation Computer Systems*, vol. 29, no. 7, pp. 1645–1660, 2013.
- [3] T. Adegbija, A. Rogacs, C. Patel, and A. Gordon-Ross, “Microprocessor optimizations for the internet of things: A survey,” *IEEE Transactions on Computer-Aided Design of Integrated Circuits and System.*, vol. 37, no. 1, pp. 7–20, 2018.
- [4] S. Popli, R. K. Jha, and S. Jain, “A Survey on Energy Efficient Narrowband Internet of Things (NB-IoT): Architecture, Application and Challenges,” *IEEE Access*, vol. 7, pp. 16739–16776, 2019.
- [5] M. H. Abu-Rahma and M. Anis, *Nanometer Variation-Tolerant SRAM*. Springer, 2013.
- [6] N. Verma, “Analysis towards minimization of total SRAM energy over active and idle operating modes,” *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 19, no. 9, pp. 1695–1703, 2011.
- [7] C. R. Huang, K. L. Wu, C. H. Wu, and L. Y. Chiou, “Ultra-Low Standby Power SRAM with Adaptive Data-Retention-Voltage-Regulating Scheme,” in *Proceeding of IEEE International Symposium on Circuits and Systems*, vol. 2018-May, 2018, pp. 2018–2021.
- [8] Y. Shuto, S. Yamamoto, and S. Sugahara, “New power-gating architectures using nonvolatile retention: Comparative study of nonvolatile power-gating (NVPG) and normally-off architectures for SRAM,” in *Proceeding of IEEE International Conference on Microelectronic Test Structures*, vol. 2016-May, 2016, pp. 136–141.
- [9] Z. Wang, Y. Liu, A. Lee, F. Su, C. P. Lo, Z. Yuan, J. Li, C. C. Lin, W. H. Chen, H. Y. Chiu, W. E. Lin, Y. C. King ; C. J. Lin, P. K. Amiri, K. L. Wang, M. F. Chang and H. Yang, “A 65-nm ReRAM-Enabled Nonvolatile Processor with Time-Space Domain Adaption and Self-Write-Termination Achieving $> 4\times$ Faster Clock Frequency and $> 6\times$ Higher Restore Speed,” *IEEE Journal of Solid-State Circuits*, vol. 52, no. 10, pp. 2769–2785, 2017.
- [10] M. F. Chang and S. J. Shen, “A process variation tolerant embedded split-gate flash memory using pre-stable current sensing scheme,” *IEEE Journal of Solid-State Circuits*, vol. 44, no. 3, pp. 987–994, 2009.

- [11] S. S. Sheu, K. H. Cheng, M. F. Chang, P. C. Chiang, W. P. Lin, H. Y. Lee, P. S. Chen, Y. S. Chen, T. Y. Wu, F. T. Chen, K. L. Su, M. J. Kao and M. J. Tsai, "Fast-write resistive RAM (RRAM) for embedded applications," *IEEE Design and Test of Computers*, vol. 28, no. 1, pp. 64–71, 2011.
- [12] Y. Xie and Y. Zhao, "Emerging memory technologies," *IEEE Micro*, vol. 39, no. 1, pp. 6–7, 2019.
- [13] C. Wang, H. Wu, B. Gao, T. Zhang, Y. Yang, and H. Qian, "Conduction mechanisms, dynamics and stability in ReRAMs," *Microelectronic Engineering*, vol. 187–188, pp. 121–133, 2018.
- [14] A. Lee, M. F. Chang, C. C. Lin, C. F. Chen, M. S. Ho, C. C. Kuo, P. L. Tseng, S. S. Sheu and T. K. Ku, "RRAM-based 7T1R nonvolatile SRAM with 2x reduction in store energy and 94x reduction in restore energy for frequent-off instant-on applications," in *Proceeding of IEEE Symposium on VLSI Circuits, Digest Technical Papers*, vol. 2015-Augus, 2015, pp. C76–C77.
- [15] S. S. Sheu, C. C. Kuo, M. F. Chang, P. L. Tseng, C. S. Lin, M. C. Wang, C. H. Lin, W. P. Lin, T. K. Chien, S. H. Lee, S. C. Liu, H. Y. Lee, P. S. Chen, Y. S. Chen, C. C. Hsu, F. T. Chen, K. L. Su, T. K. Ku, M. J. Tsai and M. J. Kao, "A ReRAM integrated 7T2R non-volatile SRAM for normally-off computing application," in *Proceeding of 2013 IEEE Asian Solid-State Circuits Conference (A-SSCC)*, 2013, pp. 245–248.
- [16] P. F. Chiu, M. F. Chang, C. W. Wu, C. H. Chuang, S. S. Sheu, Y. S. Chen and M. J. Tsai, "Low store energy, low VDDmin, 8T2R nonvolatile latch and SRAM with vertical-stacked resistive memory (memristor) devices for low power mobile applications," *IEEE Journal Solid-State Circuits*, vol. 47, no. 6, pp. 1483–1496, 2012.
- [17] T. K. Chien, L. Y. Chiou, Y. S. Tsou, S. S. Sheu, P. H. Wang, M. J. Tsai and C. I. Wu, "Write-energy-saving ReRAM-based nonvolatile SRAM with redundant bit-write-aware controller for last-level caches," in *Proceeding of International Symposium on Low Power Electronics and Design (ISLPED)*, 2017.
- [18] L. Bagheriye, S. Toofan, R. Saeidi, B. Zeinali, and F. Moradi, "A Reduced Store/Restore Energy MRAM-Based SRAM Cell for a Non-Volatile Dynamically Reconfigurable FPGA," *IEEE Transactions on Circuits and System II: Express Briefs*, vol. 65, no. 11, pp. 1708–1712, 2018.
- [19] Y. Shuto, S. Yamamoto, and S. Sugahara, "Analysis of static noise margin and power-gating efficiency of a new nonvolatile SRAM cell using pseudo-spin-MOSFETs," in *Proceeding of 2012 IEEE Silicon Nanoelectronic Workshop (SNW)*, vol. 1, 2012, pp. 3–6.
- [20] K. Monga, A. Malhotra, N. Chaturvedi, and S. Gurunayaranan, "A Novel Low Power Non-Volatile SRAM Cell with Self Write Termination," in *Proceeding of 2019 10th*

- International Conference on Computing, Communication and Networking Technologies (ICCCNT)*, 2019, pp. 11–14.
- [21] C. Dray, N. Badereddine, and C. Chanussot, “A 40nm low power SRAM retention circuit with PVT-aware self-refreshing virtual VDD regulation,” in *Proceeding of 2010 IEEE International Memory Workshop (IMW)*, 2010, pp. 11–14.
- [22] M. Roy and Mahmoodi-Meimand, “Leakage current mechanisms and leakage reduction techniques in deep-submicrometer CMOS circuits,” *Proceedings of IEEE*, vol. 91, no. 2, p. 303, 2003.
- [23] Z. Shi, D. Zhou, K. Qiu, and J. Shu, “Leveraging energy cycle regularity to predict adaptive mode for non-volatile processors,” in *Proceeding of International Conference on Application-Specific Systems, Architectures and Processors*, vol. 2019-July, 2019, pp. 189–196.
- [24] S. Yamamoto, Y. Shuto, and S. Sugahara, “Nonvolatile SRAM (NV-SRAM) using functional MOSFET merged with resistive switching devices,” in *Proceeding of Custom Integrated Circuits Conference*, 2009, pp. 531–534.
- [25] K. S. Li, C. H. Ho, M. T. Lee, M. C. Chen, C. L. Hsu, J. M. Lu, C. H. Lin, C. C. Chen, B. W. Wu, Y. F. Hou, C. Yi. Lin, Y. J. Chen, T. Y. Lai, M. Y. Li, I. Yang, C. S. Wu, and F. L. Yang, “Utilizing Sub-5 nm sidewall electrode technology for atomic-scale resistive memory fabrication,” in *Proceeding of Digest of Technical Papers – Symposium on VLSI Technology*, 2014, pp. 210–211.