lab 6. cache

20190316 유병호

20190065 강두경

Introduction

이번 Lab 6의 목표는 lab5에서 만들었던 pipelined cpu를 기반으로, cache가 있는 cpu와 cache가 없는 cpu를 구현하는 것이다.

cache가 없는 cpu(baseline cpu)는 memory에서 one word의 data를 받아오고 이때 2 cycles가 걸린다. cache가 있는 cpu의 cache는 2-way set associative, single-level cache로 한 line의 size는 4 words이면서 caceh의 capacity는 32 words이다. 그리고 cache hit일 때는 1 cycle만에 data를 받아올 수 있고, cache miss일 때는 main memory에서 4 words의 data를 6cycle만에 받아온다.   
 그리고 이 둘의 cycle 차이를 비교하여 cache가 cpu의 성능을 얼마나 상승시킬 수 있을 지 확인해본다.


DESIGN

## cache가 없는 cpu

cache가 없는 cpu는 1word의 data를 메모리에서 2cycle 만에 가지고 오도록 디자인해야한다. 이를 위해서 memory에 대한 접근이 있을 때 무조건 한 cycle의 delay를 주었다.

## cache가 있는 cpu

2-way set associative, single-level cache이며 line size는 4 words이면서 cache의 capacity는 32 words이다. 따라서 이런 캐시는, 1set의 index size가 4인 캐시의 구조를 갖게 된다.



cache의 기초적인 구조

그렇기 때문에 address의 tag, index, offset bit의 모습은 다음과 같다.

|--- tag bit ---||-- index bit --||-- byte bit --|  
15 4 3 2 1 0 (bit)

tag bit의 size는 12 bit, index bit의 size는 2bit, byte bit의 size는 2bit이다.

그리고 다음은 cache의 동작과정이다.  
1. address의 index bit를 통해 해당하는 set1 cache와 set2 cache의 line을 찾아간다.  
2. 해당하는 cache의 line들에서 address의 tag bit를 이용해 hit여부를 판단한다.  
3.1.1 만약 두 set의 line중 hit이 발생하면 해당하는 line의 data를 output으로 준다.  
3.1.2 그리고 hit이 발생한 set의 line의 lru값을 0으로 바꿔주고 다른 line의 lru 값을 1로 바꿔준다.  
3.2.1 만약 miss가 발생하면 lru값이 1인 라인의 값을 update해준다.  
3.2.2 그리고 update한 set의 line의 lru값을 0으로 바꿔주고 다른 line의 lru 값을 1로 바꿔준다.

그리고 우리는 write through 방식으로 memory와 cache에 대한 write를 수행해주었다.

cache가 있는 cpu를 작성함에 있어서 가장 즁요한 것은 memory와 cpu가 직접 interaction하지 않고, cpu와 cache, cache와 memroy가 interaction해야 한다. 따라서 기존에 cache가 없는 cpu에서 memory에서 data를 읽어오거나 data를 작성할 때 사용되는 read\_m1, read\_m2, write\_m2는 cache에 대한 signal로 사용되고, 그리고 cache는 memory에 대한 mem\_read\_m1, mem\_read\_m2, mem\_write\_m2의 signal과 stall signal을 miss일 경우 생성해주어야 한다.

IMPLEMENTATION

## Baseline CPU

    always@(posedge clk)

        if(!reset\_n)

            begin …

            end

        else begin

            // if(read\_m2)output\_data2 <= memory[address2];

            // if(write\_m2)memory[address2] <= data2;

            if (read\_m1\_delay == 0) begin

                if (read\_m1)

                    read\_m1\_delay <= 1;

            end

            else if (read\_m1\_delay == 1) begin

                data1 <= (write\_m2 & address1 == address2) ? data2 : memory[address1];

                read\_m1\_delay <= 0;

            end

            if (read\_m2\_delay == 0) begin

                if (read\_m2)

                    read\_m2\_delay <= 1;

            end

            else if (read\_m2\_delay == 1) begin

                output\_data2 <= memory[address2];

                read\_m2\_delay <= 0;

            end

            if (write\_m2\_delay == 0) begin

                if (write\_m2)

                    write\_m2\_delay <= 1;

            end

            else if (write\_m2\_delay == 1) begin

                memory[address2] <= data2;

                write\_m2\_delay <= 0;

            end

        end

memory에서 data를 가져오는 한 cycle의 delay(data를 가져오는데 총 2 cycle)은 다음과 같이 memory에 대한 접근에 대한 signal인 read\_m1, read\_m2, write\_m2가 1일 때 delay를 주고 있다.

            if (!mem\_stall) begin

                if (!datahazard) begin

                    PRE\_PC <= next\_PC;

                    IFID\_PC <= PRE\_PC;

                    IFID\_INSTR <= (is\_flush) ? 16'h0000 : data1;

                end

                //mem\_stall <= IDEXC\_MEMREAD || IDEXC\_MEMWRITE;

                mem\_stall <= 1;

...........

            end

            else begin

                mem\_stall <= 0;

                MEMWBC\_NEWINST <= 0;

            end

그리고 datapath의 sequential logic에서 mem\_stall이라는 register의 값을 1과 0을 반복하며, 1일 때는 정상적으로 pipeline이 수행되고 0일 때는 stall되게 되도록 하여, 의도적으로 stall이 한 번씩 이루어지게했고 이를 통해 memory에서 data를 가져오는 delay에 대한 pipeline의 stall을 구현하였다.

## Pipelined CPU with Cache

다음은 우리가 구현한 cache의 input과 output에 대한 설명이다.

        input          clk,

        input          reset\_n,

        input [15:0]   address1,

        input [15:0]   address2,

        input          cpu\_read\_m1,

        input          cpu\_read\_m2,

        input          cpu\_write\_m2,

        input          mem\_signal,

        input [63:0]   mem\_data1, //from memory, load

        input [63:0]   mem\_data2,

        input [15:0]   cpu\_data, //from cpu, store

        output reg     hit,

        output         stall,

        output         mem\_read\_m1,

        output         mem\_read\_m2,

        output         mem\_write\_m2,

        output [15:0]  mem\_address1,

        output [15:0]  mem\_address2,

        output [15:0]  mem\_write\_data,

        output [15:0]  wb\_data1,

        output [15:0]  wb\_data2

<input>  
address1: instruction에 대한 address  
address2: data에 대한 address  
cpu\_read\_m1, cpu\_read\_m2, write\_m\_2 : cpu의 read\_m1, read\_m2, write\_m2  
mem\_signal: memory에서 cache를 update해줄 data를 받아왔음을 알려주는 signal  
mem\_data1: memory에서 받아온 instruction에 대한 data  
mem\_data2: memry에서 받아온 data 에 대한 data.

<output>  
hit: cache에서 hit이 되어 memory에 대한 접근이 필요없음을 알려주는 signal  
stall: miss가 발생하여 stall 이루어져야 한다는 것을 알려주는 signal  
mem\_read\_m1, mem\_read\_m2, mem\_write\_m2: cache에서 miss가 발생했을 때 instruction을 load해야하는지, data를 load해야하는지 아니면 memory에 data를 write해야하는지 memory에게 알려주는 signal.  
wb\_data1, wb\_data2: datapath의 wb\_data1, wb\_data2.

    reg                     set1\_valid  [0:`IDX\_SIZE - 1];

    reg [11:0]              set1\_tag    [0:`IDX\_SIZE - 1];

    reg [`WORD\_SIZE - 1:0]  set1\_data   [0:`IDX\_SIZE - 1][0:`OFFSET\_SIZE - 1];

    reg                     set1\_lru    [0:`IDX\_SIZE - 1];

    reg                     set2\_valid  [0:`IDX\_SIZE - 1];

    reg [11:0]              set2\_tag    [0:`IDX\_SIZE - 1];

    reg [`WORD\_SIZE - 1:0]  set2\_data   [0:`IDX\_SIZE - 1][0:`OFFSET\_SIZE - 1];

    reg                     set2\_lru    [0:`IDX\_SIZE - 1];

cache 내부에서 문제조건에 부합하는 2 set의 구현은 다음과 같이 해주었다.

 assign addr1\_set1\_hit = set1\_valid[address1\_index] && set1\_tag[address1\_index] == address1\_tag;

 assign addr1\_set2\_hit = set2\_valid[address1\_index] && set2\_tag[address1\_index] == address1\_tag;

 assign addr1\_hit = addr1\_set1\_hit || addr1\_set2\_hit;

cache 내부에서 hit 판별은 다음과 같이 해당하는 index의 line에 저장되어 있는 tag가 현재 address의 tag와 같은지로 판단한다.

    assign mem\_read\_m1 = cpu\_read\_m1 && !addr1\_hit;

    assign mem\_read\_m2 = cpu\_read\_m2 && !addr2\_hit;

main memory에서 load하여 data를 가져와야할 때는 cache에서 miss가 발생했을 경우 이지만,

    assign mem\_write\_m2 = cpu\_write\_m2;

write through를 구현했기 때문에 store instruction에 대해서는 cache와 memory 모두 data를 stoare해준다.

assign stall = (mem\_read\_m1 || mem\_read\_m2 || mem\_write\_m2) && !mem\_signal;

이 stall signal은 cache에서 miss가 났을 경우 cache에서 datapath를 stall 시키기 위해 내보내는 signal이기 때문에 1. memory에 대한 접근 이루어지고 있고, 2. 아직 memory가 load나 store insturction을 마치지 못했을 때 1의 값을 가져 stall 시키게 된다.

    assign addr1\_mem\_data = address1\_offset == 0 ? mem\_data1[15:0] :

                            address1\_offset == 1 ? mem\_data1[31:16] :

                            address1\_offset == 2 ? mem\_data1[47:32] :

                            mem\_data1[63:48];

cache가 있는 cpu의 memory는 한번에 4word의 data를 output으로 주기 때문에 해당하는 offset의 1word data를 cpu에게 주게 된다. 이 때 Verilog에서 배열을 input port로 매핑하는 것이 불가능하기에 16비트 wire 4개를 64비트 wire로 flatten하는 과정을 수행하였다.

### Sequential Logic

if (!stall) begin

                if (cpu\_read\_m1) begin

                    if (addr1\_hit)

                        num\_hit <= num\_hit + 1;

                    else

                        num\_miss <= num\_miss + 1;

                end

                if (cpu\_read\_m2 || cpu\_write\_m2) begin

                    if (addr2\_hit)

                        num\_hit <= num\_hit + 1;

                    else

                        num\_miss <= num\_miss + 1;

                end

                if (mem\_read\_m1) begin

                    if (set1\_lru[address1\_index] >= set2\_lru[address1\_index]) begin

                        set1\_data[address1\_index][0] <= mem\_data1[15:0];

                        set1\_data[address1\_index][1] <= mem\_data1[31:16];

                        set1\_data[address1\_index][2] <= mem\_data1[47:32];

                        set1\_data[address1\_index][3] <= mem\_data1[63:48];

                        set1\_tag[address1\_index] <= address1\_tag;

                        set1\_valid[address1\_index] <= 1;

                        set1\_lru[address1\_index] <= 0;

                        set2\_lru[address1\_index] <= 1;

                    end

                    else begin

                        set2\_data[address1\_index][0] <= mem\_data1[15:0];

                        set2\_data[address1\_index][1] <= mem\_data1[31:16];

                        set2\_data[address1\_index][2] <= mem\_data1[47:32];

                        set2\_data[address1\_index][3] <= mem\_data1[63:48];

                        set2\_tag[address1\_index] <= address1\_tag;

                        set2\_valid[address1\_index] <= 1;

                        set2\_lru[address1\_index] <= 0;

                        set1\_lru[address1\_index] <= 1;

                    end

                end

                else if (mem\_read\_m2) begin

                    if (set1\_lru[address2\_index] >= set2\_lru[address2\_index]) begin

                        set1\_data[address2\_index][0] <= mem\_data2[15:0];

                        set1\_data[address2\_index][1] <= mem\_data2[31:16];

                        set1\_data[address2\_index][2] <= mem\_data2[47:32];

                        set1\_data[address2\_index][3] <= mem\_data2[63:48];

                        set1\_tag[address2\_index] <= address2\_tag;

                        set1\_valid[address2\_index] <= 1;

                        set1\_lru[address2\_index] <= 0;

                        set2\_lru[address2\_index] <= 1;

                    end

                    else begin

                        set2\_data[address2\_index][0] <= mem\_data2[15:0];

                        set2\_data[address2\_index][1] <= mem\_data2[31:16];

                        set2\_data[address2\_index][2] <= mem\_data2[47:32];

                        set2\_data[address2\_index][3] <= mem\_data2[63:48];

                        set2\_tag[address2\_index] <= address2\_tag;

                        set2\_valid[address2\_index] <= 1;

                        set2\_lru[address2\_index] <= 0;

                        set1\_lru[address2\_index] <= 1;

                    end

                end

                if (mem\_write\_m2) begin

                    if (addr2\_set1\_hit)

                        set1\_data[address2\_index][address2\_offset] <= cpu\_data;

                    else if (addr2\_set2\_hit)

                        set2\_data[address2\_index][address2\_offset] <= cpu\_data;

                end

sequential logic에서는 cache의 update나 store가 이루어지게 된다.  
cache에 대한 update는 memory에서 값을 읽어왔을 때 이루어져야 하므로 stall 의 값이 0일 때 이루어져야 한다. 그리고 lru를 통해 두개의 set에서 한 line을 선택하여 이를 가져온 memory의 data를 통해 update해준다.

store일 때는 hit일 경우에만 해당하는 set의 line의 offset에 data를 store 해준다

끝으로 cache hit rate를 구하기 위해 위에서 cache에 접근할 경우 cache hit 여부를 판별하여 hit or miss 변수를 증가시키는 logic을 추가하였다.

**MEMORY**

if (signal == 1)

signal <= 0;

if (read\_m1\_delay == 0)

    read\_m1\_delay <= read\_m1;

else if (read\_m1\_delay > 0 && read\_m1\_delay < `DEF\_DELAY)

    read\_m1\_delay <= read\_m1\_delay + 1;

else if (read\_m1\_delay == `DEF\_DELAY) begin

data1\_out[15:0] <= (write\_m2 & address1 == address2) ? data2\_out[15:0] : memory[{address1[15:2], 2'b00}];

data1\_out[31:16] <= (write\_m2 & address1 == address2) ? data2\_out[31:16] : memory[{address1[15:2], 2'b01}];

data1\_out[47:32] <= (write\_m2 & address1 == address2) ? data2\_out[47:32] : memory[{address1[15:2], 2'b10}];

data1\_out[63:48] <= (write\_m2 & address1 == address2) ? data2\_out[63:48] : memory[{address1[15:2], 2'b11}];

read\_m1\_delay <= 0;

signal <= 1;

end

cache에서 memory에서 data를 load해오라는 signal(read\_m1)을 받게 되면 delay를 갖다가 6cycle이 됐을 때 data를 output으로 cache에게 전해준다. 이 때 signal은 cache의 mem\_signal과 같은 signal인데, 평소에는 0의 값을 갖고 있지만, data를 output으로 주었을 때 signal을 1로 만들어준다.

            if (write\_m2\_delay == 0)

                write\_m2\_delay <= write\_m2;

            else if (write\_m2\_delay > 0 && write\_m2\_delay < `DEF\_DELAY)

                write\_m2\_delay <= write\_m2\_delay + 1;

            else if (write\_m2\_delay == `DEF\_DELAY) begin

                memory[address2] <= data2\_in;

                write\_m2\_delay <= 0;


                signal <= 1;

            end


store 일 때도 기본적으로 load instruction과 같은 구조를 갖게 된다.

DISCUSSION

cache가 없는 cpu의 cycle




cache가 있는 cpu의 cycle



cache가 있는 cpu의 cycle이 2467로 cache가 없는 cpu의 cycle인 2534 보다 67 cycle 이 줄어든 모습을 알 수 있다.

cache가 있는 cpu에서 memory에 대한 접근이 2cycle에서 6cycle로 늘어났지만, cache의 존재가 이 penalty를 줄이고 오히려 성능개선을 이루어냈음을 알 수 있다.



또한 cache의 sequential logic에서 계산한 num\_hit, num\_miss를 cpu\_TB에 연결하여 display한 결과 cache hit은 1216, miss는 91로 hit ratio는 약 0.9304임을 알 수 있다.

Conclusion

본 랩에서는 cache가 없는 cpu와 cache가 있는 cpu간의 성능 비교를 통해서 cache가 성능개선의 어떤 역할을 하게 되는지 알아보는 것이 목적이었다. 우리는 직접 cache가 있는 cpu에서 속도향상이 이루어진 것을 확인할 수 있었고, 그 성능 개선이 매우 강력함을 확인할 수 있었다.

하지만 우리가 구현한 cache는 그 size가 작은 cache이고 single level cache이기 때문에 multi level cache와 size가 달라졌을 때는 성능 개선이 어떻게 이루어질지 알 수 없다. 추후에 이러한 cache를 베릴로그를 통해서 만들어볼 수 있다면 이들의 비교를 통해 현대 프로세서에서 적용되고 있는 multilevel cache의 성능 개선에 대한 이해를 직접 해볼 수 있을 것이라고 생각한다.