

# Лекция №3. Языки описания аппаратуры. Часть 2

Толкачев Максим

m.tolkachev@metrotek.ru

### План лекции

- I. Что из SystemVerilog синтезируется
- II. Основные синтезируемые конструкции SystemVerilog:
  - always\_ff
  - always\_comb
  - о Массивы (array)
  - Конструкция if/else
  - Тернарный оператор
  - Конструкция case
  - Параметры
  - Пользовательские типы:
    - Структуры
    - Перечисляемый тип (enum)

### III. Примеры модулей:

- Мультиплексор и демультиплексор
- Выделитель фронта
- о Память
- Очередь (FIFO)
- Конечный автомат (FSM)

### IV. Основные несинтезируемые конструкции SystemVerilog:

- Методы работы со временем
- Отображение информации
- Задачи и функции (task, function)
- Класс mailbox

I. Что из SystemVerilog синтезируется



# Что можно использовать


Самые важные: Дополнительные:

Конструкция	Описание	Конструкция	Описание
always_ff @(posedge clk_i )	Реализация регистров (см. <b>слайд №</b> 6)	Конкатенация {}	См. <b>слайд № 20</b>
always_comb <b>или</b> assign	Реализация комбинационной логики (см. <b>слайд № 8</b> )	Тернарный оператор: (а)?(b):(c)	См. слайд № 21
		Цикл for	См. <b>слайд № 23</b>
Конструкция if else	Описание поведения при разных условиях (см. <b>слайд № 12</b> )	Конструкция case	См. <b>слайд № 25</b>
Тип logic и массивы (logic [N:0] a;)	См. слайд № 15	parameter	См. <b>слайд № 22</b>
module и подключение модуля: module_name inst_name ( <сигналы> );	Модуль структурная единица всех проектов	typedef	См. <b>слайд № 26</b>
		struct	См. <b>слайд № 27</b>
Арифметические и логические операции	+,-,  ,&& (см. лекцию № 2)	enum	См. <b>слайд № 28</b>
Числа (10, 8'hff)	Константы (см. <b>слайд № 19</b> )	И много других!	



# II. Основные синтезируемые конструкции SystemVerilog







???

Синтаксически верно, но в FPGA реализовать невозможно!

Нет таких элементов!



### Базовые регистры. Описание D-триггера:

```
always_ff @(posedge clk_i )
  q_o <= d_i;</pre>
```

```
always_ff @(posedge clk_i or posedge rst_i )
  if( rst_i )
   q_o <= 0;
else
  q_o <= d_i;</pre>
```

```
always_ff @(posedge clk_i or negedge rst_i )
  if( !rst_i )
   q_o <= 0;
  else
   q_o <= d_i;</pre>
```

### Регистры + логика:

```
always_ff @(posedge clk_i )
  if( en )
  q_o <= d_i;</pre>
```


```
always_ff @(posedge clk_i )
  if( a == b )
   q_o <= 0;
else
  q_o <= q_o + 1;</pre>
```


### Несколько регистров в одном блоке:

```
always_ff @(posedge clk_i )
  begin
  a <= b;
  b <= c;
end</pre>
```

В перерывах между событиями сигналы сохраняют значения!








# always\_comb


```
always_comb
begin
    a = 5;
    a = 6;
    a = 7;
    a = 8;
end
```

"Вычисляется" сверху вниз **постоянно**. Какое значение у сигналов к концу прохождения, такое оно и будет.






# Что нельзя в always\_comb



По правилам SystemVerilog получается, что если **else** нет, то значение должно остаться старым.

Но это комбинационная схема!


# Что нельзя в always\_comb



assign a = a + c;



**Как** always\_comb только для одного сигнала и в одну строку.



LUT

LUT

Комбинационная петля Так делать нельзя!



# Конструкция if ... else


Мы описываем поведение, которое хотим. Синтезатор решает, как это реализовать.

Можно описывать как угодно, главное чтобы не противоречило правилам always\_ff и always\_comb

### Мы хотим:

```
always_ff @(posedge clk_i or posedge rst_i )
  if( rst_i )
   q_o <= 0;
else
  q_o <= d_i;</pre>
```

### Синтезатор решил:






# Конструкция if ... else

### Мы хотим:


```
always_comb
begin
  if( a == 0 )
    c = 0;
  else
    begin
    if( b == 5 )
        c = 10;
    else
        c = 20;
  end
end
```

### Синтезатор решил:






# Конструкция if ... else





# Массивы (array)



# Массивы (array)

### Двумерный массив:





### Packed (упакованные)

```
logic [2:0][3:0] a;
```

• Данные идут подряд:

```
logic [2:0][3:0] a;
logic [11:0] b;
assign b = a;
```


• Только синтезируемые типы:

```
o int [2:0][3:0] a;
o bit [2:0][3:0] a;
o integer [2:0][3:0] a;
```

• Размер константный и конечный.

# Массивы (array)

### Unpacked (неупакованные)



Данные нельзя интерпретировать как одно число!

```
assign a = 12'habc;
```

- Любых типов (синтезируются только синтезируемые);
- Размер может быть бесконечным:

```
bit [7:0] a [$]; // называется очередь
```

# Массивы (array): выбор части

```
logic [2:0][3:0] a;
```

• Выбрать 1 элемент:

```
logic [3:0] b;
assign b = a[0];

logic b;
assign b = a[1][3];
```

• Выбрать 1 элемент динамически:

```
logic [3:0] b;
logic [1:0] select; // 0, 1, 2, 3

assign b = a[ select ];
```

• Выбрать несколько элементов:

```
logic [1:0] b;
assign b = a[2][3:2];

logic b;
assign b = a[1][3];
```


Выбрать несколько элементов динамически нельзя: размер выборки должен быть постоянным.


# Числа (константы)



```
a = 5'b011011;
a = 10; // Знаковый int (32 бита)
a = 8'hff;
a = '0; // Все биты "0"
а = '1; // Все биты "1"
a = (WIDTH)'(1); // Из 32 бит младшие WIDTH
бит.
```

# Конкатенация {<a>,<b>,...}








# Тернарный оператор

```
( <УСЛОВИЕ> ) ? ( <ЕСЛИ_ИСТИНА) : ( <ЕСЛИ_ЛОЖЬ> )
```

```
always_comb
begin
    a = ( b == 5 ) ? ( c ) : ( d );
end

или
assign a = ( b == 5 ) ? ( c ) : ( d );
```



# Параметры (parameter)

Параметры определяются во время синтеза. Не могу меняться динамически.

- parameter -- МОЖНО
   переопределить при инстансе
- localparam -- нельзя переопределить при инстансе

```
module my module #(
 parameter I_WIDTH = 5,
 parameter O WIDTH = 6
 input logic [I WIDTH-1:0] data i,
 output logic [O WIDTH-1:0] data o
parameter CNT WIDTH = 7;
localparam WORD WIDTH = 8;
endmodule
```

```
module my_top_module (
 input logic [4:0] data_i,
 output logic [5:0] data_o
my module #(
  .I_WIDTH (5
  .O WIDTH ( 6
  .CNT_WIDTH ( 6
  .data_i ( data_i ),
  .data o ( data o )
endmodule
```

Инстанс модуля

# Цикл for

Аппаратно реализуются только циклы с фиксированным числом итераций.

Никаких счетчиков не будет:

і -- не станет счетчиком!

Цикл только для сокращения кода. Его всегда можно переписать (развернуть).

```
parameter A = 4;
logic [A-1:0][B-1:0] data;
always comb
 begin
   for( int i = 0; i < A; i++)
      begin
       if( i < 2 )
          begin
              data[i] = (B)'(i);
            eles
              data[i] = (B)'(i-2);
          end
      end
  end
```


```
parameter A = 4;
logic [A-1:0][B-1:0] data;
always comb
 begin
   data[0] = (B)'(0);
   data[1] = (B)'(1);
   data[2] = (B)'(0);
   data[3] = (B)'(1);
 end
```

# Цикл for

```
module my_module #(
 parameter CNT W = 4
  input logic data_i,
 output logic data_o
);
logic [CNT_W-1:0] cnt;
always_ff @(posedge clk_i )
  begin
    cnt[0] <= data_i;</pre>
    for( int i = 1; i < CNT W; i++)
      begin
        cnt[i] <= cnt[i-1];</pre>
      end
  end
endmodule
```

```
always_ff @(posedge clk_i )
  begin
    cnt[0] <= data_i;
  cnt[1] <= cnt[0];
  cnt[2] <= cnt[1];
  cnt[3] <= cnt[2];
end</pre>
```

### Сдвиговый регистр!



# Конструкция case

```
always_comb
    case( a )
    1:
        b = 5;
    2:
        b = 8;
    default:
        b = 0;
    endcase
```

### Пользовательские типы

typedef: можно собрать из стандартных типов свой тип:

```
Создавать можно вне модуля или внутри модуля (но не
typedef logic [2:0] logic_3_bits_t;
                                         внутри процедурных блоков);
module my_module (
 input logic [2:0] a,
 output logic b
logic 3 bits t c;
                                         == logic [2:0] c;
assign c = a;
endmodule
```

раскеd или ничего (тогда unpacked) раскеd -- синтезируются и поля друг за другом гарантированно.

# Структуры (structure)

```
typedef struct packed { ←
  logic [2:0] field_2; // старшие биты
 logic [2:0] field_1;
 logic [1:0] field_0; // младшие биты
} my new type t;
module my module (
 input logic [7:0] data i,
 output logic [2:0] data o
my new type t a;
assign a = data_i;
assign data o = a.field 2;
endmodule
```

Создаем новый тип -- структуру.

```
typedef struct packed {
  logic [2:0] field_2;
  logic [2:0] field_1;
  logic [1:0] field_0;
} my_new_type_t;

module my_module (
  input logic [$bits(my_new_type_t)-1:0] data_i,
);
...
```

Базовый тип. По умолчанию int.

# Перечисляемый тип (enum)

```
typedef enum logic [1:0] { ←
  B = 2'b00, \leftarrow
} my enum type t;
module my_module (
  input logic clk i,
  input logic [7:0] data_i,
  output logic [2:0] data_o
my_enum_type_t result;
endmodule
```

Создаем новый тип.

Можно задавать значения.

```
always_ff @( posedge clk_i )
  if( data_i == 1 )
    result <= A;
  else
    begin
    if( data_i == 2 )
      result <= B;
    else
      result <= C;
  end


assign data_o = ( result == B ) ? ( 2 ) : ( 0 );</pre>
```

# III. Примеры модулей

# Мультиплексор и демультиплексор

```
module mux #(
  parameter IN CNT = 2,
  parameter DATA W = 7
  input logic [IN_CNT-1:0][DATA_W-1:0] data_i,
  input logic [$clog2(IN_CNT)-1:0]
                                        sel i,
  output logic [DATA_W-1:0]
                                        muxed out o
assign muxed out o = data i[ sel i ];
endmodule
```

```
module demux #(
  parameter OUT CNT = 2,
 parameter DATA_W = 7
 input logic [DATA_W-1:0]
                                        data_i,
 input logic [$clog2(OUT_CNT)-1:0] sel_i,
 output logic [OUT_CNT-1:0][DATA_W-1:0] demuxed_out_o
always comb
  begin
   demuxed out o = '0;
   demuxed_out_o[ sel_i ] = data_i;
  end
endmodule
```





# Мультиплексор

Technology Map Viewer (Post-Mapping)

31

State Machine Viewer





# Демультиплексор


Домашняя работа: разобраться, как синтезируется демультиплексор.

### Проект на github:

https://github.com/stcmtk/fpga-webinar-2020/tree/master/lecture 3/mux demux/demux example

```
module posedge_detector (
  input logic clk_i,
  input logic d_i,
  output logic posedge_stb_o
logic d_delay;
always ff @( posedge clk i )
  d delay <= d i;</pre>
assign posedge_stb_o = d_i && !d_delay;
endmodule
```


# Выделитель фронта







### IP-core или template




### **Inferred RAM**

<u>Intel Quartus Prime Pro Edition User Guide:</u>
<u>Design Recommendations</u>:

1.4. Inferring Memory Functions from HDL Code


### Inferred RAM


```
module memory #(
 parameter ADDR_W = 5,
 parameter DATA W = 10
 input logic
                            clk_i,
 input logic [DATA_W-1:0] d_i,
 input logic [ADDR_W-1:0] write_address_i,
 input logic [ADDR_W-1:0] read_address_i,
 input logic
                            we_i,
 output logic [DATA_W-1:0] q_o
);
logic [DATA_W-1:0] mem [2**ADDR_W-1:0];
always_ff @( posedge clk_i )
 begin
   if( we_i )
      mem[write_address_i] <= d_i;</pre>
   q_o <= mem[read_address_i];</pre>
end
endmodule
```



### **Inferred RAM**


```
module memory #(
 parameter ADDR W = 5,
 parameter DATA W = 10
                       clk i,
  input logic
  input logic [DATA W-1:0] d i,
  input logic [ADDR_W-1:0] write_address_i,
  input logic [ADDR_W-1:0] read_address_i,
 input logic
                            we i,
 output logic [DATA W-1:0] q o
);
logic [DATA W-1:0] mem [2**ADDR W-1:0];
always_ff @( posedge clk_i )
 begin
   if( we i )
      mem[write address i] <= d i;</pre>
   q o <= mem[read address i];</pre>
end
endmodule
```








# Очередь (FIFO)







# Очередь (FIFO)



# Очередь (FIFO)






## Конечный автомат (FSM)

```
enum logic [1:0] {
   IDLE_S,
   STATE_1,
   STATE_2
} state, next_state;
```

```
always_ff @( posedge clk_i )
  if( s_rst_i )
    state <= IDLE_S;
else
  state <= next_state;</pre>
```



Из **трех** always блоков


```
always comb
  begin
    next state = state;
    case( state )
      IDLE S:
        begin
          if( next_state_stb_i )
            next_state = STATE_1;
        end
      STATE_1:
        begin
          if( next_state_stb_i )
            next state = STATE 2;
        end
      STATE_2:
        begin
          if( next_state_stb_i )
            next_state = IDLE_S;
        end
    default:
        begin
          next_state = IDLE_S;
        end
    endcase
  end
```


## Конечный автомат (FSM)



```
always_comb
  begin
   value o = 0;
    case( state )
      IDLE S:
        begin
          value o = 2'd0;
        end
      STATE 1:
        begin
         value o = 2'd2;
        end
      STATE 2:
        begin
          value o = 2'd1;
        end
    default:
        begin
        value_o = 2'd0;
        end
    endcase
  end
```

## Конечный автомат (FSM)





Правильно описанный конечный автомат распознается в Quartus.



# IV. Основные несинтезируемые конструкции SystemVerilog

## Методы работы со временем

# -- задержка по умолчанию в нс

```
initial
begin
    a = 0;
    #10;
    a = 5;
    #10;
    a = 10;
end
```

```
10 нс 10 нс
а 0 x 5 x 10
```

wait(<условие>) Дождаться, когда условие станет "True"

```
initial
  begin
    a = 0;
  wait( b == 5 );
  a = 10;
end
```

```
b 0 \ 5 a 0 \ \ 10
```


@( posedge <сигнал> )

```
initial
  begin
  a = 0;
  @( posedge b )
  a = 10;
end
```

```
b / a 0 \ 10
```

clocking block

```
bit clk;
initial
  forever
   #5 clk = !clk;
default clocking cb
 @(posedge clk);
endclocking
initial
  begin
    a = 0;
   ##1;
   a = 10;
  end
```



## Отображение информации

#### \$monitor

#### \$display

```
initial
  begin
    a = 0;
   #10;
   a = 10;
   #12;
    a = 15;
  end
initial
  begin
   $monitor( "Value of a: %d in %d ns" , a, $time );
  end
```

```
initial
  begin
    a = 0;
   #10;
   a = 10;
   #12;
   a = 15;
  end
initial
  begin
   $display( "Value of a: %d in %d ns" , a, $time );
  end
```

#### Вывод transcript:

#### Вывод transcript:

```
# Value of a: 0 in 0 ns
# Value of a: 10 in 10 ns
# Value of a: 15 in 22 ns
```

```
# Value of a: 0 in 0 ns
```



## Задачи и функции (task, function)

task function

```
task my_task (
  input int a,
  input int b,
  output int c
);
  wait( a == 5 );
  #10;
  c = a + b;
endtask
```

```
function int my_function (
  int a,
  int b
);

return a + b;
endfunction
```

- task может содержать методы работы со временем.
- **task** не возвращает значений (но **return** можно использовать для завершения).

- **function** не может содержать методы работы со временем.
- return возвращает значение заданного при объявлении функции типа.
- Функции можно использовать в синтезируемых блоках.

# Очередь ([\$])

Очередь -- неупакованный бесконечный массив.

```
bit [7:0] a [$];
bit [7:0] b;
initial
 begin
   a.push_front(1); // a = [1]
    a.push_front(^{2}); // a = [1,2]
    a.push_front(\frac{3}{3}); // a = [1,2,3]
   b = a[0]; // b = 3
   b = a[\$]; // b = 1
   b = a.pop_back() // b = 1; a = [2,3]
   a = {}; // a = []
  end
```

Методы очереди. Все методы можно использовать в функциях

```
<тип элементов> my queue [$];
my_queue[$]: доступ к последнему элементу
my_queue[0]: доступ к нулевому элементу
my_queue[1]: доступ к первому элементу
my_queue = {}: удалить все элементы
my_queue.insert( <индекс>, <элемент>): вставить <элемент> на
место номер <индекс>
my_queue.delete( <индекс> ): удалить элемент на позиции
<индекс>
my_queue.pop_front(): достать нулевой элемент
my_queue.pop_back(): достать последний элемент
my_queue.push_front( <элемент> ): вставить начало <элемент>
my_queue.push_back( <элемент> ): вставить в конец <элемент>
my_queue.size(): количество элементов в очереди.
```

#### mailbox

#### mailbox -- класс для обмена данными между потоками.

```
mailbox #( int ) my_mb = new();
initial
  begin
    forever
      begin
        #5;
        my_mb.put( $urandom_range(10,1) );
      end
  end
int value;
initial
  begin
    forever
      begin
        #1;
        my_mb.get( value );
        $display( value );
      end
  end
```

#### Методы экземпляра mailbox:

```
mailbox #( [тип данных]) my_mb = new( [размер] );
  (тип можно не указывать) (0/ничего = бесконечная
очередь)
my mb.put(): ждать пока появится место и поместить в
очередь
my mb.get(): ждать пока что-то появится и достать из
очереди
my_mb.peek(): ждать пока что-то появится и скопировать
первое сообщение из очереди (не доставать)
Можно использовать в функциях:
my_mb.try_put(): попробовать поместить в очередь. Не
ждать.
my_mb.try_get(): попробовать достать из очередь. Не ждать.
<u> my_mb.try_peek(): попробовать скопировать первое сообщение</u>
из очереди. Не ждать.
```


my mb.num(): количество элементов в очереди.



# V. Разбираем фильтр дребезга (debouncer) и ero testbench

## Фильтр дребезга (debouncer)

Проект на github: <a href="https://github.com/stcmtk/fpga-webinar-2020/tree/master/lecture 3/debouncer">https://github.com/stcmtk/fpga-webinar-2020/tree/master/lecture 3/debouncer</a>



**Не синхронный** с тактовой частотой и **с помехами** сигнал.

Синхронизация с тактовой частотой. 2 триггера: Первый может попасть в метастабильное состояние (не 0 и не 1) и это состояние может попасть дальше в схему.

Синхронный с тактовой частотой, но все еще с помехами.


Сигнал должен не изменятся в течении заданного времени -- тогда считаем что значение стабильное.


Синхронный с тактовой частотой и чистый сигнал.




#### Защелкивание асинхронных сигналов

#### **Understanding Metastability in FPGAs**





## Фильтр дребезга (debouncer)



```
logic [2:0] pin_d;

always_ff @( posedge clk_i )
  begin
    pin_d[0] <= pin_i;
    pin_d[1] <= pin_d[0];
    pin_d[2] <= pin_d[1];
  end</pre>
```

```
logic pin_differ;

// 0 -- когда пин не меняется за 2 такта
// 1 -- пин на двух тактах имеет разное
значение
assign pin_differ = pin_d[2] ^
pin_d[1];
```

```
always_ff @( posedge clk_i )
  if( s_rst_i )
   db_counter <= '0;
else
  begin
  if( pin_differ )
   db_counter <= '0;
  else
   db_counter <= db_counter + (DB_CNT_W)'(1);
end</pre>
```

Фильтр на основе счетчика

#### **Тестируем debouncer**

