Лекция №2. Языки описания аппаратуры. Часть 1

Толкачев Максим

m.tolkachev@metrotek.ru

План лекции

- Что такое аппаратура;
- II. Какие языки описания аппаратуры есть;
- III. Причины существования несинтезируемых подмножеств HDL языков;
- IV. SystemVerilog: структура модуля;
- V. SystemVerilog: комбинационная и последовательная логика;
- VI. Запускаем симулятор.

I. Что такое аппаратура

ПЛИС не исполняет программы!


Программа

```
int main() {
 int x=10, y=15;
 return 0;
```

000000000000000 <main>: 55 push %rbp 48 89 e5 %rsp,%rbp mov c7 45 fc 0f 00 00 00 movl \$0xf,-0x4(%rbp) b8 00 00 00 00 \$0x0,%eax mov 12: 5d %rbp pop 17: c3

retq

Упрощенный конвейер процессора



II. Какие языки описания аппаратуры есть



Языки описания аппаратуры

HDL Hardware Description Language	High-level HDL	HLS High-level Synthesis
AHDL	BlueSpec (Haskell/SystemVerilog)	Intel High-Level Synthesis Compiler (C++)
VHDL	<u>Clash</u> (Haskell)	Xilinx Vivado High-Level Synthesis (C/C++/SystemC)
Verilog	MyHDL (Python)	Mentor Catapult HLS (C/C++/SystemC)
SystemVerilog	Chisel 3 (Scala)	High-Level Synthesis with LegUp



Языки описания аппаратуры

HDL Hardware Description Language	High-level HDL	HLS High-level Synthesis
Не требует генерации;cycle accurate.	Генерирует Verilog;cycle accurate.	 Генерирует Verilog; Уровень выше RTL (не cycle accurate).
 Не только для FPGA, но и для описания других схем и процессов (ASIC); 	 Как HDL, но дополнительные абстракции; 	Time to market;Переносимость кода
 Чтобы схема работала, нужно писать 	 Дополнительные проверки и ограничения 	между платформами; • Абстракция над
"правильно". И этой информации нет в	помогающие разработчику;	интерфейсами (легко менять интерфейсы);
стандарте языка, зависит от вендора.	 Очень быстрая функциональная симуляция. 	 Очень быстрая функциональная симуляция.

VHDL:

- + Сильная типизация;
- + Пользовательские типы;
- Широко распространен (особенно в старых проектах).

Выбираем HDL язык

- Строгая типизация вызывает много неудобств и скорее вредит;
- Приходится писать много лишнего кода;
- Мало функций для симуляции.

Verilog:

- + Понятнее программистам (сравнительно с VHDL);
- + Компактный код (сравнительно с VHDL);
- + Широко распространен.

- Слабая типизация, отсутствие пользовательских типов;
- Нет пользовательских типов;
- Нет удобных средств для верификации;

Выбираем язык


- SystemVerilog (расширение Verilog):
 - + Пользовательские типы
 - Огромное несинтезируемое подмножество для верификации
 - + Удобно писать легко читать
 - + Поддержка **во многих** средствах проектирования:

- Слабая типизация (легко чтото не туда присвоить);
- Сложно получить "скелет" и начать отлаживать;
- Много условностей, как можно, а как нельзя использовать конструкции.

Производитель ПЛИС	Среда проектирования	Поддержка SV
	ISE (старые семейства)	×
Xilinx	Vivado	
Intel	Quartus	
MicroSemi	Libero (Synplify Pro)	
Lattice	Diamond (Synplify Pro)	

III. Причины существования несинтезируемых подмножеств HDL языков


Отладка в симуляции:



- Разные варианты задержки записи и чтения;
- Специально сгенерированные последовательности команд;
- Отладка на временных диаграммах состояния каждого из блоков на каждую инструкцию.

Схему нужно отлаживать

Работа в железе:




- Возможности отладки ограничены;
- Тяжело специально воспроизводить последовательность воздействий;
- Много неизвестных в системе.




Про временные диаграммы и симуляцию

Функциональная симуляция




Временная симуляция



IV. SystemVerilog: структура модуля



SystemVerilog. Структура кода



module delay_1_tick (input clock i. output logic [31:0] data_i, output logic [31:0] data_o // 4 state: logic [31:0] data_1; reg [31:0] data_r; // 2 state: int data_int; bit [31:0] data_b; always_ff @(posedge clock_i) begin data 1 <= data i: data_r <= data_i;</pre> data_int <= data_i;</pre> data_b <= data_i;</pre> end assign data_o = data_1; endmodule


SystemVerilog. Сигналы

2-state: 0 1	4-state: 0 1 <mark>X</mark> Z
bit	logic
int	reg
byte	wire
longint	integer

Состояние **X** -- **не синтезируемое**. В железе примет случайное значение или 0 или 1. Состояние **Z** -- синтезируется только для управления выходными пинами (переводит их в высокоимпедансное состояние).

SystemVerilog. Сигналы

```
module delay_1_tick (
  input
                       clock i.
  output logic [31:0] data_i,
  output logic [31:0] data_o
  // 4 state:
  logic [31:0] data_1;
  reg [31:0] data_r;
  // 2 state:
                data_int;
  int
  bit [31:0] data_b;
  always_ff @( posedge clock_i )
    begin
      data_1 <= data_i;</pre>
      data_r <= data_i;</pre>
      data_int <= data_i;</pre>
      data_b <= data_i;</pre>
    end
  assign data_o = data_l;
endmodule
```






SystemVerilog. Процедурные блоки

```
module test_module;
  int a,b;
  initial
    begin
      a = 1;
      b = a;
    end
  always_comb
    begin
      a = 2;
      b = a:
    end
  always_ff @( posedge clock )
    begin
      a <= 3:
      b <= a;
    end
  assign a = 4;
endmodule
```

initial	Запускается при старте симуляции, работает 1 раз.
always_comb	Запускается при любом изменении сигналов, используемый в блоке.
always_ff	Запускается по событию в списке чувствительности.
assign	"Соединение" сигналов.

V. SystemVerilog: комбинационная и последовательная логика

Логический блок в ПЛИС



Комбинационная логика: +, -, AND, OR, NOT Работает очень быстро (можно считать мгновенно).

Последовательная логика: сохранение в регистр Данные защелкиваются на фронте тактового сигнала.




Операция	Обозначение на схеме RTL	Оператор SystemVerilog
Сложение	1'h0 cin Add0 A[10] + OUT[10] B[10]	+
Вычитание	1'h0 cin Add1 A[20] + OUT[20]	-
Умножение	Mult0 A[0] B[0] X OUT[10]	*
Деление	Div0 A[0] OUT[0]	
Сравнение на равенство	Equal0 A[10] B[10]	==




Операция	Обозначение на схеме RTL	Оператор SystemVerilog
AND	AND_g	&&
OR	OR_g	
NOT	NOT_o Th0 SCLK Q	!
XOR	XOR_g~0	^

```
module logic (
 input [7:0]
              a_i,
 input [7:0] b_i,
 input
              c_i
 input
              d_i,
 output logic result_o
logic [8:0] e; // a + b
      e_or; // bitwise or of e
logic
logic f; // c xor d
              // f and not e_or;
logic
always_comb
 begin
            = a_i + b_i;
            = |e;
   e_or
            = c_i ^ d_i;
            = f && !e_or;
   result_o = g;
 end
endmodule
```



```
module logic (
 input [7:0] a_i,
 input [7:0] b_i,
 input
       c_i,
 input d_i,
 output logic result_o
logic [8:0] e; // a + b
logic e_or; // bitwise or of e
logic f; // c xor d
       g; // f and not e_or;
logic
always_comb
 begin
       = a_i + b_i;
           = |e;
   e_or
           = c_i ^ d_i;
        = f && !e_or;
   result_o = g;
 end
endmodule
```




```
module logic (
 input [7:0] a_i,
 input [7:0] b_i,
 input c_i,
 input d_i,
 output logic result_o
logic [8:0] e; // a + b
logic e_or; // bitwise or of e
logic f; // c xor d
logic g; // f and not e_or;
always_comb
 begin
   e = a_i + b_i;
   e_or = |e;
f = c_i ^ d_i;
   g = f \&\& !e_or;
   result_o = q:
 end
endmodule
```

```
module logic (
  input [7:0] a_i,
 input [7:0] b_i,
 input c_i,
 input d_i,
 output logic result_o
logic [8:0] e; // a + b
logic e_or; // bitwise or of e
logic f; // c xor d
logic g; // f and not e_or;
always_comb
  begin
   g = f \&\& !e_or;
   result_o = g;
 end
assign e = a_i + b_i;
assign e_{or} = |e|
always_comb
 f = c_i ^ d_i;
endmodule
```




Что внутри ПЛИС. Регистр

• Регистр: триггер, D-триггер, D flip-flop, DFF:




Inputs			Output
CLRN	CLK	D	Q
0	X	X	0
1	ı	0	0
1	J	1	1
1	0	X	Qo 🛶
1	1	X	Qo <

Qo (Q old): Старое значение **Q**




CLRN = 1. Рабочее состояние:







```
always_ff @(posedge clk_i or negedge clr_i)
  begin
  if( !clr_i )
    q_o <= 1'b0;
  else
    if( sync_reset )
        q_o <= 1'b0;
    else
        q_o <= d_i;
  end</pre>
```



```
always_ff @(posedge clk_i or negedge clr_i)
begin
   if( !clr_i )
      q_o <= 1'b0;
else
   if( sync_reset )
      q_o <= 1'b0;
else
   q_o <= d_i;
end</pre>
```



```
module logic_with_d (
              clock_i,
  input
  input [7:0] a_i,
 input [7:0] b_i,
 input
              c_i
 input
       d_i,
 output logic result_o
logic [8:0] e;
logic
           e_or;
logic
logic
always_ff @(posedge clock_i)
  begin
          <= a_i + b_i;
   e_or <= |e;
        <= c_i ^ d_i;
          <= f && !e_or;
   result_o <= g;
 end
endmodule
```



нтц метротек Комбинационная логика vs последовательная


```
module logic (
  input [7:0] a_i,
  input [7:0] b_i,
  input c_i,
  input d_i,
  output logic result_o
logic [8:0] e; // a + b
logic     e_or; // bitwise or of e
logic     f; // c xor d
logic     g; // f and not e_or;
always_comb
  begin
    e = a_i + b_i;
    e_or = |e;
f = c_i ^ d_i;
    q = f \&\& !e_or;
   result_o = q:
  end
endmodule
```


```
module logic_with_d (
  input clock_i,
  input [7:0] a_i,
  input [7:0] b_i,
  input c_i,
 input d_i,
 output logic result_o
logic [8:0] e;
logic e_or;
logic f;
logic g;
always_ff @(posedge clock_i)
  begin
   e <= a_i + b_i;
e_or <= |e;
f <= c_i ^ d_i;
    q <= f && !e_or;</pre>
   result_o <= q:
  end
endmodule
```




Блокирующие и неблокирующее присваивание

Блокирующие:







Неблокирующие:




a_i	1	
b_i	2	
c_i	3	
D	3	
E	X	

Комбинационная логика vs последовательная






```
module logic_with_d (
           clock_i,
 input
 input [7:0] a_i,
 input [7:0] b_i,
 input
       c_i,
 input d_i,
 output logic result_o
logic [8:0] e; // a + b
logic e_or; // bitwise or of e
logic f; // c xor d
      g; // f and not e_or;
logic
always_ff @(posedge clock_i)
 begin
         <= a_i + b_i;
   e_or <= |e;
        <= c_i ^ d_i;
        <= f && !e_or;
   result_o <= g;
 end
endmodule
```




Комбинационная логика vs последовательная



```
module logic_with_d (
 input clock_i,
 input [7:0] a_i,
 input [7:0] b_i,
 input c_i,
 input d_i,
 output logic result_o
logic [8:0] e; // a + b
logic e_or; // bitwise or of e
logic f; // c xor d
logic g; // f and not e_or;
always_ff @(posedge clock_i)
 begin
   e <= a_i + b_i;
   e_or <= |e;
     <= c_i ^ d_i;
   q <= f && !e_or;
   result_o <= g;
 end
endmodule
```

```
module logic_with_d (
  input clock_i,
  input [7:0] a_i,
  input [7:0] b_i,
  input c_i,
  input d_i,
 output logic result_o
logic [8:0] e; // a + b
logic e_or; // bitwise or of e
logic f; // c xor d
logic g; // f and not e_or;
always_ff @(posedge clock_i)
   e <= a_i + b_i;
always_ff @(posedge clock_i)
   e_or <= |e;
always_ff @(posedge clock_i)
  begin
       <= c_i ^ d_i;
   q <= f && !e_or;</pre>
   result_o <= g;
  end
endmodule
```

SystemVerilog. Последовательная логика. Требования к сигналу.





SystemVerilog. Паттерны для синтеза

Правильно	Неправильно	Что синтезируется
always_comb a = b + c;	always_comb a <= b + c;	Во всех правильных случаях комбинационная логика (заполнение для LUT).
assign a = b + c;	always @(b or c) a = b + c;	В неправильном варианте могут быть отличия в симуляции и в поведении в железе.
always_ff @(posedge clk_i) a <= b + c; или	always_ff @(posedge clk_i) a = b + c; или	Чтобы получился регистр и симуляция совпада с синтезом в always_ff блоке только неблокирующее (<=)
<pre>assign a_tmp = b + c;</pre>	<pre>always_ff @(posedge clk_i) begin</pre>	присваивание!
<pre>always_ff @(posedge clk_i) a <= a_tmp;</pre>	<pre>a_tmp <= b + c; a <= a_tmp; end</pre>	В списке чувствительности, кроме клока, может быть только асинхронный сброс.

VI. Запускаем симулятор

Файлы для симуляции

```
Файл: top_tb.sv
```

```
bit clk;
bit reset:
initial
  forever
   #5 clk = !clk;
logic [3:0] cnt_from_dut;
counter DUT (
  .clock_i ( clk
  .reset_i ( reset
  .data_o ( cnt_from_dut
initial
  begin
    reset <= 1'b0;
    #99:
    @( posedge clk );
    reset <= 1'b1;
    @( posedge clk );
    reset <= 1'b0;
    $display( cnt_from_dut );
    @( posedge clk );
    $display( cnt_from_dut );
  end
endmodule
```

module top_tb;

```
input reset_i,
 output [3:0] data_o
 logic [3:0] cnt;
  always_ff @( posedge clock_i )
   begin
     if( reset_i )
       cnt <= '0:
     else
       cnt <= cnt + 1;
   end
 assign data_o = cnt;
endmodule
```

clock_i,

НТЦ Метротек

Файл: counter.sv

module counter (

input



Файлы для симуляции

Файл: make_sim.do

```
vlib work

vlog -sv counter.sv
vlog -sv top_tb.sv

vsim -novopt top_tb
add log -r /*
add wave -r *
run -all
```