四川大学计算机学院、软件学院 实验报告

学号: 2023141460321 姓名: 孙谦昊 专业: 计算机科学与技术班级: 行政七班 第 11 周

课程名称	计算机组成原理实验	实验课时	1-4 节
实验项目	4 位加法器的设计与实现	实验时间	2024. 11. 14
实验目的	1.掌握ISE软件设计的方法 2.掌握一位全加器的工作原理和逻辑功能 3.掌握简单的Verilog代码编写		
实验环境	SWORD 4.0 套件、ISE Design Suite 14.7 、Vivado Design Suite 2014.3 及以上版本		

1. 建立新的工程

双击桌面上"Xilinx ISE 14.7"图标,启动 ISE 软件,选择 File>New Project 选项,弹出新建工程引导界面。在对话框中输入工程名称 adder_4bit,并指定工程路径。点击 Next 按钮进入下一页选 Kintex7 XC7K325T 芯片,采用 FFG676 封装。另外,选择 Verilog 作为默认的硬件描述语言。再点击 Next 按钮进入下一页确认新建工程的信息。若无误,点击 Finish 。

2. 硬件代码或原理图设计与输入

实验内容 (算法、程 序、步骤和 方法) 在工程管理区(左上角)任意位置单击鼠标右键,在弹出的菜单中选择 New Source 命令,弹出新建源代码对话框: Select Source Type。选择 Verilog Module,命名为 adder_1bit。单击 Next 进入下一步,忽略模块的 端口定义,点 next 继续,点击 Finish 完成创建。完成对一个 Verilog 模块 模板创建,并且在源代码编辑区打开。在源代码编辑中编写:

```
module adder_lbit(
    input a,
    input b,
    input ci,
    output s,
    output co
    );
    wire s1, c1, c2, c3;
    and (c1, a, b), (c2, b, ci), (c3, a, ci);
    xor (s1, a, b), (s, s1, ci);
    or (co, c1, c2, c3);
```

endmodule

保存。在过程管理区(Synthesize-XST)双击 Check Syntax 检查是否有错误。

随后以 Verilog 代码输入的形式实现 4 位加法器。首先新建源文件,选择 Verilog module,命名为 adder_4bit。单击 Next 进入下一步,忽略模块的端口定义,点 next 继续,点击 Finish 完成创建。在代码编辑器中输入代码:

到目前为止,用 Verilog 已经完成一个 4 位全加器。保存并检查语法正确后就开始进行综合。

3. 代码综合(Synthesize-XST)

在工程管理区的 View 中选择 Implementation,并选中要综合的模块 adder 4bits,然后在过程管理区中双击 Synthesize-XST,开始综合过程。

4. 软件仿真 (Simulation)

综合通过后,进入仿真测试阶段。在工程管理区将 View 设置为 Simulation,在任意位置单击鼠标右键,并在弹出的菜单中选择 New Source, 弹出新建源代码对话框,在类型中选择 Verilog Test Fixture,输入测试文件名: adder_4bit_tb,单击下一步。

选择要进行测试的模块: adder_4bits 模块。点击 Next。单击 Finish 按钮, ISE 会在源代码编辑区自动生成测试模块的代码。在 initial…end 块中的"//Add stimulus here"后面添加测试激励代码:

```
// Add stimulus here
a = 4'b0001;
b = 4'b0010;
#100;
a = 4'b1111;
```

```
b = 4'b0001;
#100;
ci = 1'b1:
```

完成测试文件编辑并保存后,确认工程管理区中 View 选项设置为 Simulation,并选中 adder 4bit tb 模块。

右键单击其中的 Simulate Behavioral Model 项,选择弹出菜单中的 Process Properties 项,会弹出如图 1.13 所示的属性设置对话框,其中 Simulation Run Time 就是仿真时间的设置,可将其修改为任意时长(默认为 1000ns)。在工程管理区选中测试代码(项层代码),然后在过程管理 区双击 Simulate Behavioral Model。配置正确情况下可看到仿真结果与逻辑结果是一致。

5. LED

新建源文件,选择 Verilog module,命名为 LED_ctrl。单击 Next 进入下一步,忽略模块的端口定义,点 next 继续,点击 Finish 完成创建。LED 控制代码如下:

```
module LED ctrl(
    input [15:0] sw,
    input c1k200P,
     input c1k200N,
    input reset,
    output reg led do,
    output led pen,
    output led clk,
    output led_clr
    );
  wire Clk 100M;
  reg [15:0] sw d1;
  parameter piso shift = 16;
  reg [piso shift-2:0] sw shift;
  reg [16:0] counter = 17'h0;
  wire [15:0] shift load;
  SWORD LED CLK C1kGen100M
  (// Clock in ports
  .CLK_IN1_P(c1k200P), // IN
  .CLK IN1 N(c1k200N),
 // Clock out ports
  .CLK OUT1(C1k 100M), // OUT
 // Status and control signals
  . RESET (RESET), // IN
```

```
. LOCKED (LOCKED));
  always@(posedge Clk 100M)
      if (!reset) sw d1 \le 16' h0;
      else sw d1 \le sw;
  assign shift load = sw^sw d1;
  always @(posedge Clk 100M)
       if (shift load) begin
            sw shift <= sw[piso shift-2:0];</pre>
            led\_do \leftarrow sw[15];
            counter <= 17'h1ffff;</pre>
       end
       else begin
            sw_shift <= {sw_shift[piso_shift-3:0], 1'b0};</pre>
            led do <= ~sw shift[14];
            counter <= {1'b0, counter[16:1]};
       end
  assign led clk = Clk 100M & counter[0];
  assign led_clr = reset;
  assign led pen = 1'b1;
endmodule
```

添加 CLK IP 核,在工程管理区(左上角)任意位置单击鼠标右键,在 弹出的菜单中选择 New Source 命令,选择 IP(CORE Generator & Architecture Wizard),输入文件名 SWORD_LED_CLK。点 next 继续,等待界面加载完成,在 Search IP Catalog 输入 clock,并选择 Clocking Wizard。点击 finish,稍等片刻弹出配置界面。注意在配置界面 Source 处选择 Differential clock capable pin。点击 Next,在配置界面将输出频率设置成 100MHz,并点击 Generate,完成添加。

新建源文件,选择 Verilog module,命名 top。单击 Next 按钮进入端口定义对话框: Define Module。略过此处,点击 Next 后可以看到配置信息,点击 Finish 完成添加。输入如下代码:

```
module top(
input [3:0] a,
input [3:0] b,
input clk200P,
input clk200N,
input RSTN,
output LEDCLK,
output LEDDT,
output LEDCLR
```

```
);
           wire [3:0] s:
           wire co:
           wire [4:0] sum;
           assign sum = \{co, s\};
           adder 4bits U1
(.a(a), .b(b), .ci(1'b0), .s(s), .co(co));
           LED ctrl U2 (
             .sw({11'b0, sum}),
                .c1k200P(c1k200P),
             .c1k200N(c1k200N),
             .reset(RSTN),
             .led do(LEDDT),
          // .led pen(led pen),
             .led clk(LEDCLK),
             .led clr(LEDCLR)
             );
          Endmodule
6. 引脚约束
```

添加引脚约束文件,在工程管理区单击鼠标右键,点击 New Source,在类型中选择 Implementation Constraints File,输入文件名: myucf,系统会生成一个空白的约束文件并打开。

添加如下代码:

```
NET "c1k200N" LOC="AD18" | IOSTANDARD = LVDS;
NET "RSTN"
              LOC = W13 | IOSTANDARD = LVCMOS18;
NET "a[0]"
            LOC = AA10
                         IOSTANDARD = LVCMOS15 ;
NET "a[1]"
            LOC = AB10
                         IOSTANDARD = LVCMOS15 ;
NET "a[2]"
            LOC = AA13
                        IOSTANDARD = LVCMOS15 ;
NET "a[3]"
           LOC = AA12
                        IOSTANDARD = LVCMOS15 :
NET "b[0]"
            LOC = Y13
                        IOSTANDARD = LVCMOS15 ;
NET "b[1]"
            LOC = Y12
                        IOSTANDARD = LVCMOS15 ;
NET "b[2]"
            LOC = AD11
                         IOSTANDARD = LVCMOS15 ;
NET "b[3]"
            LOC = AD10
                         IOSTANDARD = LVCMOS15 :
```

NET "c1k200P" LOC="AC18" | IOSTANDARD = LVDS;

NET "LEDCLK" LOC = N26 | IOSTANDARD = LVCMOS33 ; NET "LEDCLR" LOC = N24 | IOSTANDARD = LVCMOS33 : NET "LEDDT" LOC = M26 | IOSTANDARD = LVCMOS33 :

7. 实现 (Implement Design) 及生成流代码

首先是 Synthesize-XST, 然后是实现设计(Implement Design), 最 后是生成可下载到硬件中的比特流文件(Generate Programming File)。

8. 下载与测试

等待生成比特流文件后,将板卡正确连接到PC。连接电源线并打开电 源,将比特文件下载到板卡上观察实验结果。在工程管理区中选中 top,然 后在下方的 process: top 中双击 Configure Target Device, 打开下载工 具 IMPACT。遇到警告直接略过。然后系统会自动启动 IMPACT。先双击 IMPACT Flows 中的 Boundary Scan, 然后在空白处单击右键, 然后点击 Initialize Chain 初始化板卡。对弹出的提示点击 NO。在接下来弹出的窗口选择 cancel。 选中芯片,单击右键,选择Launch File Assignment Wizard。在工程目录 下找到生成的 bit 文件,选中然后点击 open,下载 bit 文件。如遇提示 Attach SPI BPI PROM (如图 1.36),选择 NO。在接下来弹出的窗口选择 cancel。 回到软件主界面,选中芯片单击右键,选择 program。



1. 四位加法器的逻辑电路图


观察 adder 1bit 文件中代码,注意到存在如下代码: and (c1, a, b), (c2, b, ci), (c3, a, ci);

xor (s1, a, b), (s, s1, ci);

or (co, c1, c2, c3);

结合 adder 4bit 文件中对于 adder 1bit 的函数调用流程,可知本实验中用 代码实现的四位加法器的逻辑电路图应为:

数据记录 和计算



- 2. 该实验涉及的拨动开关为 DSW0、DSW1、DSW2、DSW3、DSW4、DSW5、DSW6、DSW7,分别代表 a0, a1, a2, a3, b0, b1, b2, b3。涉及的 LED 为 LD0、LD1、LD02、LD3、LD4、LD5、LD6、LD7。其中,在输入阶段 LD0、LD1、LD02、LD3表示加数 a 的值。LD4、LD5、LD6、LD7表示加数 b 的值。在结果展示阶段,LD0、LD1、LD02、LD3、LD4、LD5表示 a+b 的值。
- 3. 设置 a 的值为: 1111, b 的值为: 0010。理论上 a+b 的计算结果应为: 10001, 在 LD0、LD1、LD02、LD3、LD4、LD5 上表现为"灭亮亮亮灭"。实际测试结果为:



实际测试结果与理论结果相同。多次进行试验,观察到实际试验结果与理论结果均相同。表明借助试验设备成功实现了四位全加法器的功能。

