



**UNIVERSITATEA TEHNICĂ**  
DIN CLUJ-NAPOCA

# Proiect

## Calculator de buzunar

Disciplina: Proiectarea Sistemelor Numerice

Student: Strujan Florentina

Facultate: Automatică și Calculatoare

Specializare: Calculatoare și Tehnologia Informației

Grupa: 302110

Îndrumător: Văcariu Lucia

## Cuprins

I.	Specificația proiectului.....	4
a)	Cerință.....	4
b)	Funcționare .....	4
II.	Descriere schemă bloc cu componente .....	5
	Cutia neagră .....	5
	Schema bloc .....	6
	Componente utilizate.....	6
III.	Proiectare și implementare .....	7
	Adunarea.....	7
	Scăderea.....	8
	Înmulțirea.....	9
	Împărțirea .....	10
	Multiplexorul.....	12
	Debouncer-ul .....	12
	Codificator.....	13
	Input data.....	13
	Afișajul 7 segmente.....	15
	Proiectare ansamblu .....	15
IV.	Lista de componente utilizate.....	17
	Adunarea.....	18
	Scăderea.....	18
	Înmulțirea.....	18
	Împărțirea .....	18
	Multiplexorul.....	18
	Debouncer-ul .....	19
	Codificatorul.....	19
	Input data.....	19
	Pagina principală.....	19
	Afișajul 7 segmente.....	19
V.	Semnificația notațiilor I/O și a semnalelor interne .....	20
	Semnalele interne .....	20

Variabilele folosite .....	21
VI.    Placa FPGA Nexys 4 .....	22
VII.   Justificarea soluției alese .....	22
VIII.  Utilizare și rezultate .....	23
A) Resurse necesare .....	23
B) Descrierea utilizării .....	23
C) Rezultate obținute .....	23
IX.    Posibilități de dezvoltare ulterioară .....	24

## I. Specificația proiectului

### a) Cerință

Să se proiecteze un calculator de buzunar cu operații logice fundamentale (adunare, scădere, înmulțire, împărțire). Operațiile de înmulțire și împărțire se vor implementa folosind algoritmi specifici, nu operatorii limbajului. Operanzii sunt reprezentați pe 8 biți cu semn. Operanzii și operatorii vor fi introduși secvențial, în formă zecimală. Se vor folosi afișajele cu 7 segmente de pe plăcuțele cu FPGA.

### b) Funcționare

Implementarea proiectului este făcută în limbaj VHDL. Testarea și funcționalitatea acestuia sunt prezentate cu ajutorul simulatorului Active-HDL și implementarea pe plăcuța FPGA NEXYS 4.

Dispozitivul realizează, în urma unei selecții, cele 4 operații aritmetice de bază, folosind numere pe 8 biți: adunare, scădere, înmulțire și împărțire și prezintă rezultatul pe afișajul BCD-7-segment, rezultatul fiind pe 16 biți cu semn. În funcție de o a doua selecție, se vor alege semnele operanzilor

Operanzii sunt introduși prin intermediul switch-urilor și a două butoane de validare, unul pentru zeci și unul pentru unități. Pentru a valida o cifră, switch-ul corespunzător ei primește valoarea '1', iar butonul de validare zeci/validare unități este apăsat. Dacă mai multe switch-uri corespunzătoare cifrelor au valoarea '1', la apăsarea butonului de validare nu se va întâmpla nimic. Operația este introdusă de la switch-urile 14 și 13 astfel: 00 pentru adunare, 01 pentru scădere, 10 pentru înmulțire și 11 pentru împărțire. Pentru selectarea operandului care trebuie introdus (primul sau al doilea), folosim switch-ul cu numărul 10. Pentru introducerea semnelor numerelor folosim switch-urile 12 și 11 astfel: 00 pentru ambele numere pozitive, 11 pentru ambele numere negative, 01 pentru primul număr pozitiv, iar al doilea negativ și 10 pentru primul număr negativ, iar al doilea pozitiv. Pe post de egal, folosim switch-ul cu numărul 15. Operanzii și rezultatul se afișează pe afișajul BCD-7 segment.

În cazul întâmpinării unei erori, precum împărțirea la 0 sau rezultatul mai mare de 999, se afișează mesajul "FAIL" (failure) pe afișajele cu 7 segmente ale plăcuței.

## II. Descriere schemă bloc cu componente

### Cutia neagră

Utilizând mediul de dezvoltare Xilinx ISE Design Suite obținem, în urma procesului de sintetizare, schema bloc a calculatorului de buzunar pe care dorim să îl implementăm.

Cutia neagră a memoriei este prezentată în figura 1, având ca și intrări principale datele introduse de la switch-uri (sw(15:0)), clock-ul intern al plăcuței, butonul de introducere a unităților (buton\_unitati) și cel de introducere a zecilor (buton\_zeci). ieșirile principale sunt datele introduse, care vor fi afișate pe BCD cu 7 segmente (myanod, mycatod).




Figura 1. Cutia neagră a calculatorului de buzunar

## Schema bloc




Figura 2. Schema bloc a calculatorului de buzunar

Prezența a patru operații implică necesitatea folosirii a 2 biți pentru prima intrare de selecție. Intrarea SEL reprezintă selecția operației efectuate:

- ➔ 00 pentru adunare
- ➔ 01 pentru scădere
- ➔ 10 pentru înmulțire
- ➔ 11 pentru împărțire

Prezența a patru combinații de semne implică necesitatea folosirii a 2 biți pentru intrarea a doua de selecție. Intrarea SEL1 reprezintă selecția semnului operanzilor:

- ➔ 00 pentru ambii operanzi pozitivi
- ➔ 01 pentru primul pozitiv, al doilea negativ
- ➔ 10 pentru primul negativ, al doilea pozitiv
- ➔ 11 pentru ambii operanzi negativi

## Componente utilizate

Componentele folosite pentru realizarea proiectului sunt:

- sumator
- scăzător
- înmulțitor
- împărțitor
- multiplexor

- display
- codificator
- debouncer pentru butoane
- indata (introducerea datelor)

Toate aceste componente sunt interconectate în fișierul operatii.vhdl

Pentru operațiile de înmulțire și împărțire folosim algoritmul adunării repetate, respectiv al scăderii repetate.

S-a apelat la utilizarea unui multiplexor 4:1 care realizează selectarea output-ului corespunzător fiecărei operații, în funcție de selecția inițială.

### III. Proiectare și implementare

#### Proiectare componente

#### Adunarea

- operația reprezintă adunarea dintre 2 numere pe 8 biți. Aceasta se realizează cu ajutorul unui FULL ADDER simbolizat prin semnul "+".
- Proces ce depinde de selecție(SEL) , selecția semnului operanzilor(SEL1) și operanzii a și b
- Construim rezultatul în variabila z, pentru a face trecerea de la 8 la 16 biți, iar la final outputul y ia valoarea lui z

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;

entity adunare is
    port (SEL,SEL1: in std_logic_vector (1 downto 0);
          a,b: in std_logic_vector (7 downto 0);
          y: out std_logic_vector (15 downto 0));
end entity;

architecture addition of adunare is
begin
    process(SEL,SEL1,a,b)
        variable z: std_logic_vector(15 downto 0); -- variabila care schimba lungimea rezultatului
    begin
        --semnul afisat se va determina in functie de SEL1 in momentul afisarii
        if(SEL="00") then
            if(SEL1="00") then --daca amandoua sunt pozitive
                z := "0000000000000000"; --initializarea vectorului cu 0
                z := z+a+b;
            end if;
            if(SEL1="11") then --daca amandoua sunt negative
                z := "1000000000000000";
                z := z+a+b;
            end if;
        end if;
    end process;
end architecture;
```

```

26         if(SEL1="01") then                --daca primul e pozitiv, al doilea negativ
27             if(a<=b) then
28                 z := "1000000000000000";    --se determina numarul cel mai mare
29                 z(7 downto 0) := b-a;
30             else
31                 z := "0000000000000000";
32                 z(7 downto 0) := a-b;
33             end if;
34         end if;
35         if(SEL1="10") then                --daca primul e negativ, al doilea pozitiv
36             if(a<=b) then
37                 z := "0000000000000000";
38                 z(7 downto 0) := b-a;
39             else
40                 z := "1000000000000000";
41                 z(7 downto 0) := a-b;
42             end if;
43         end if;
44     end if;
45     y <= z;
46 end process;
47 end architecture;

```

Figura 3. Componenta "adunare"

## Scăderea

- operația reprezintă scăderea dintre 2 numere pe 8 biți. Aceasta se realizează prin semnul "-".
- Proces ce depinde de selecție(SEL) , selecția semnelui operanzilor(SEL1) și operanzii a și b
- Construim rezultatul în variabila z, pentru a face trecerea de la 8 la 16 biți, iar la final outputul y ia valoarea lui z

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_unsigned.all;
4  use ieee.std_logic_arith.all;
5
6  entity scadere is
7      port (SEL,SEL1: in std_logic_vector (1 downto 0);
8            a,b: in std_logic_vector (7 downto 0);
9            y: out std_logic_vector (15 downto 0));
10 end entity;
11
12 architecture subtraction of scadere is
13 begin
14     process(SEL,SEL1,a,b)
15         variable z: std_logic_vector(15 downto 0);
16     begin
17         if(SEL="01") then
18             if(SEL1="00") then
19                 if(a<=b) then
20                     z := "1000000000000000";
21                     z(7 downto 0) := b-a;
22                 else
23                     z := "0000000000000000";
24                     z(7 downto 0) := a-b;
25                 end if;
26             end if;
27             if(SEL1="11") then
28                 if(a<=b) then
29                     z := "0000000000000000";
30                     z(7 downto 0) := b-a;
31                 else
32                     z := "1000000000000000";
33                     z(7 downto 0) := a-b;
34                 end if;
35             end if;
36             if(SEL1="01") then
37                 z := "0000000000000000";
38                 z := z+a+b;
39             end if;
40             if(SEL1="10") then
41                 z := "1000000000000000";
42                 z := z+a+b;
43             end if;
44         end if;
45         y <= z;
46     end process;
47 end architecture;

```

Figura 4. Componenta "scădere"



## Înmulțirea

- operația reprezintă înmulțirea a 2 numere pe 8 biți
- Proces ce depinde de selecție(SEL) , selecția semnului operanzilor(SEL1) și operanzii a și b
- se realizează prin metoda adunărilor repetate: a este adunat de b ori
- Construim rezultatul în variabila z, pentru a face trecerea de la 8 la 16 biți, iar la final outputul y ia valoarea lui z

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_unsigned.all;
4  use ieee.std_logic_arith.all;
5  use ieee.numeric_std.all;
6
7  entity inmultire is
8      port ( SEL, SEL1 : in std_logic_vector (1 downto 0);
9            a,b: in std_logic_vector (7 downto 0);
10           y: out std_logic_vector (15 downto 0));
11 end entity;
12
13 architecture multiplication of inmultire is
14 begin
15     process ( SEL , SEL1 , a , b )
16         variable r: std_logic_vector (7 downto 0);
17         variable z: std_logic_vector (15 downto 0);
18         variable k: integer;
19     begin
20         if(SEL="10") then
21             if(SEL1="00") then
22                 if(b /= "0000000000000000") then --ambele numere pozitive
23                     z:= "0000000000000000"; -- b diferit de 0
24                     r := "00000000";
25                     for k in 1 to 128 loop
26
27                         if (r < b) then
28                             z := z+a; -- se aduna a de b-1 ori
29                             r := r + '1'; -- se numara adunarile, apoi se compara cu b
30                         end if;
31                     end loop;
32                     y<= z;
33                 else
34                     y <="0000000000000000";
35                 end if;
36             if(SEL1="11") then
37                 if(b /= "0000000000000000") then --ambele numere negative
38                     z:= "0000000000000000"; -- b diferit de 0
39                     r := "00000000";
40                     for k in 1 to 128 loop
41                         if (r < b) then
42                             z := z+a; -- se aduna a de b-1 ori
43                             r := r + '1'; -- se numara adunarile, apoi se compara cu b
44                         end if;
45                     end loop;
46                     y <= z;
47                 else
48                     y <="0000000000000000";
49                 end if;
50             end if;
51             if(SEL1="10") then
52                 if(b /= "0000000000000000") then --primul nr negativ, al doilea pozitiv
53                     z:= "1000000000000000"; -- b diferit de 0
54                     r := "00000000";
55                     for k in 1 to 128 loop
56                         if (r < b) then
57                             z := z+a; -- se aduna a de b-1 ori
58                             r := r + '1'; -- se numara adunarile, apoi se compara cu b
59                         end if;
60                     end loop;
61                     y<= z;
62                 else
63                     y <="0000000000000000";
64                 end if;
65             if(SEL1="01") then
66                 if(b /= "0000000000000000") then --primul nr pozitiv, al doilea negativ
67                     z:= "1000000000000000"; -- b diferit de 0
68                     r := "00000000";
69                     for k in 1 to 128 loop
70                         if (r < b) then
71                             z := z+a; -- se aduna a de b-1 ori
72                             r := r + '1'; -- se numara adunarile, apoi se compara cu b
73                         end if;
74                     end loop;
75                 end if;
76             end if;
77         end process;
78     end architecture;

```

```

75         end loop;
76         y<= z;
77         else
78             y <="0000000000000000";
79         end if;
80     end if;
81 end if;
82
83 end process;
84 end architecture;
85

```

Figura 5. Componenta "înmulțire"

## Împărțirea

- Operația reprezintă împărțirea a două numere pe 8 biți
- Proces ce depinde de selecție(SEL) , selecția semnelor operandilor(SEL1) și operandii a și b
- se realizează prin metoda scăderilor repetate:
  - o dacă b (împărțitorul) este diferit de 0, z ia valoarea lui a
  - o scădem repetat b din z, atâta timp cât z e mai mare sau egal cu b
  - o numărăm scăderile efectuate, rezultatul reprezentând câtul
- în cazul în care operandul a este mai mic decât b, câtul primește valoarea 0, în cazul unei eventuale împărțiri la 0, y primește valoarea "11111111111111", pe display afișându-se "FAIL", (failure).

Implementarea în limbaj VHDL se poate observa în figura 6.

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_unsigned.all;
4  use ieee.std_logic_arith.all;
5
6  entity impartire is
7      port ( SEL,SEL1: in std_logic_vector (1 downto 0);
8            a,b: in std_logic_vector (7 downto 0);
9            y: out std_logic_vector (15 downto 0));
10 end entity;
11
12 architecture division of impartire is
13 begin
14     process(SEL,SEL1,a,b)
15     variable cat: std_logic_vector (15 downto 0);
16     variable z: std_logic_vector (15 downto 0);
17     variable k:integer;
18     begin
19         if(SEL="11") then
20             if(SEL1="00") then
21                 if(b /= "0000000000000000") then          -- daca b e diferit de 0
22                     z:= "0000000000000000";              -- cat si z sunt 0
23                     cat := "0000000000000000";
24                     z := z+a;
25                     for k in 1 to 128 loop                  -- scadem z repetat cat timp z e mai mare sau egal cu b

```

```

26         if (z >= b) then
27             z := z-b;
28             cat := cat + '1';           -- numaram scaderile
29         end if;
30     end loop;
31     y<= cat;           -- restul este incarcat in primii 8 biti ai outputului
32 else
33     y <="11111111111111111111";       -- afisam FAIL
34 end if;
35 end if;
36 if(SEL1="01") then
37     if(b /= "00000000000000000000") then      -- daca b e diferit de 0
38         z:= "00000000000000000000";          -- z e 0
39         cat := "10000000000000000000";        -- numerele de sens opus rezultă un cat negativ
40         z := z+a;
41         for k in 1 to 128 loop                -- scadem z repetat
42             if (z >= b) then
43                 z := z-b;
44                 cat := cat + '1';             -- numaram scaderile
45             end if;
46         end loop;
47         y<= cat;
48     else
49         y <="11111111111111111111";           -- afisam FAIL
50     end if;
51
52 end if;
53 if(SEL1="10") then
54     if(b /= "00000000000000000000") then
55         z:= "00000000000000000000";
56         cat := "10000000000000000000";
57         z := z+a;
58         for k in 1 to 128 loop
59             if (z >= b) then
60                 z := z-b;
61                 cat := cat + '1';
62             end if;
63         end loop;
64         y<= cat;
65     else
66         y <="11111111111111111111";
67     end if;
68 end if;
69 if(SEL1="11") then
70     if(b /= "00000000000000000000") then
71         z:= "00000000000000000000";
72         cat := "00000000000000000000";
73         z := z+a;
74         for k in 1 to 128 loop
75             if (z >= b) then
76                 z := z-b;
77                 cat := cat + '1';
78             end if;
79         end loop;
80         y<= cat;
81     else
82         y <="11111111111111111111";
83     end if;
84     if (a<b) then
85         y<= "00000000000000000000";          -- daca a < b atunci catul este 0
86     end if;
87 end if;
88 end process;
89 end architecture;

```

Figura 6. Componenta impartire

## Multiplexorul

- transmite, în funcție de selecție, unul dintre cele 4 rezultate ale operațiilor către afișor
- Fiecare dintre cele 4 rezultate se află pe una dintre intrările multiplexorului

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_unsigned.all;
4  use ieee.std_logic_arith.all;
5
6  entity multiplexor is
7      port ( SEL: in std_logic_vector (1 downto 0);
8            x,m,z,t: in std_logic_vector (15 downto 0);
9            y: out std_logic_vector (15 downto 0));
10 end multiplexor;
11
12 architecture mux of multiplexor is
13 begin
14     process(SEL,x,m,z,t)
15     begin
16         case SEL is
17             when "00" => y <= x;
18             when "01" => y <= m;
19             when "10" => y <= z;
20             when "11" => y <= t;
21             when others =>
22
23         end case;
24     end process;
25 end architecture;

```

Figura 7. Componenta multiplexor

## Debouncer-ul

Apare necesitatea utilizării unui debouncer pentru butoanele „buton\_zeci”, „buton\_unități” și „reset”




Figura 8. Oscilarea semnalului de la buton

Când se apasă un buton de pe plăcuța FPGA, acesta oscilează între stările high și low de câteva ori înainte de a se fixa pe un output. Pentru a evita această stare de „bouncing”, folosim un debouncer.




Figura 9. Logica din spatele debouncerului

Implementarea unui debouncer în VHDL este următoarea:

```

4  entity VHDL_Code_Debounce is
5  Port (
6    DATA: in std_logic;
7    CLK : in std_logic;
8    OP_DATA : out std_logic);
9  end VHDL_Code_Debounce ;
10
11 architecture Behavioral of VHDL_Code_Debounce is
12 Signal OP1, OP2, OP3: std_logic;
13 begin
14   Process(CLK)
15   begin
16     if rising_edge(CLK) then
17       OP1 <= DATA;
18       OP2 <= OP1;
19       OP3 <= OP2;
20     end if;
21   end process;
22   OP_DATA <= OP1 and OP2 and OP3;
23 end Behavioral;
24

```

Figura 10. Componenta "debouncer"

## Codificator

-Componenta în cadrul căreia se codifică numele din zecimal în binar pentru afișarea pe plăcuța FPGA

```

3
4  entity conversie is
5    port(A: in integer;
6         B: out std_logic_vector(3 downto 0));
7  end conversie;
8
9  architecture binar of conversie is
10 begin
11   process(A)
12   begin
13     case A is
14       when 0 => B<="0000";
15       when 1 => B<="0001";
16       when 2 => B<="0010";
17       when 3 => B<="0011";
18       when 4 => B<="0100";
19       when 5 => B<="0101";
20       when 6 => B<="0110";
21       when 7 => B<="0111";
22       when 8 => B<="1000";
23       when 9 => B<="1001";
24       when others => B<="0000";
25     end case;
26   end process;
27 end binar;

```

Figura 11. Componenta "conversie"

## Input data

- Componenta în cadrul căreia se fac citirile
- Pentru o introducere ușoară a datelor, am ales ca numărul maxim ce poate fi introdus să fie 99. Pentru a introduce cifra unităților, selectăm de la switch-uri cifra pe care dorim să o introducem, iar apoi apăsăm butonul „buton\_unitati”, care validează cifra.

Introducerea zecilor este similară, însă se apasă butonul „buton\_zeci”. În cazul în care se va apăsa butonul „reset”, numărul va fi resetat. Cifra zecilor va fi înmulțită cu 10, la care va fi adunată cifra unităților pentru formarea corectă a numărului.

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_unsigned.all;
4  use ieee.std_logic_arith.all;
5
6  entity indata is
7      port (sw: in std_logic_vector(15 downto 0);
8            clk: in std_logic;
9            buton_unitati: in std_logic;
10           buton_zeci: in std_logic;
11           reset: in std_logic;
12           o: out std_logic_vector(7 downto 0));
13 end indata;
14
15 architecture intrari of indata is
16
17     component VHDL_Code_Debounce is
18         Port (
19             DATA: in std_logic;
20             CLK : in std_logic;
21             OF_DATA : out std_logic);
22     end component;
23
24     signal aux,aux1: std_logic_vector(3 downto 0);
25     signal buton_unitati_rezolvat: std_logic;
26
27     signal buton_zeci_rezolvat: std_logic;
28     signal reset_rezolvat: std_logic;
29 begin
30     operatie_1: VHDL_Code_Debounce port map (buton_unitati,clk,buton_unitati_rezolvat);
31     operatie_2: VHDL_Code_Debounce port map (buton_zeci,clk,buton_zeci_rezolvat);
32     resetul: VHDL_Code_Debounce port map (reset,clk,reset_rezolvat);
33     process(buton_unitati_rezolvat,sw,reset_rezolvat)
34     begin
35         if rising_edge(reset_rezolvat) then
36             aux1<="0000";
37         end if;
38         if rising_edge(buton_unitati_rezolvat) then
39             case sw(5 downto 0) is
40                 when "1000000000" => aux1 <="0000"; -- 0
41                 when "0100000000" => aux1 <="0001"; -- 1
42                 when "0010000000" => aux1 <="0010"; -- 2
43                 when "0001000000" => aux1 <="0011"; -- 3
44                 when "0000100000" => aux1 <="0100"; -- 4
45                 when "0000010000" => aux1 <="0101"; -- 5
46                 when "0000001000" => aux1 <="0110"; -- 6
47                 when "0000000100" => aux1 <="0111"; -- 7
48                 when "0000000010" => aux1 <="1000"; -- 8
49                 when "0000000001" => aux1 <="1001"; -- 9
50                 when others =>
51                     end case;
52             end if;
53         end process;
54         process(buton_zeci_rezolvat,sw,reset_rezolvat)
55         begin
56             if rising_edge(reset_rezolvat) then
57                 aux<="0000";
58             end if;
59             if rising_edge(buton_zeci_rezolvat) then
60                 case sw(5 downto 0) is
61                     when "1000000000" => aux <="0000"; -- 0
62                     when "0100000000" => aux <="0001"; -- 1
63                     when "0010000000" => aux <="0010"; -- 2
64                     when "0001000000" => aux <="0011"; -- 3
65                     when "0000100000" => aux <="0100"; -- 4
66                     when "0000010000" => aux <="0101"; -- 5
67                     when "0000001000" => aux <="0110"; -- 6
68                     when "0000000100" => aux <="0111"; -- 7
69                     when "0000000010" => aux <="1000"; -- 8
70                     when "0000000001" => aux <="1001"; -- 9
71                     when others =>
72                         end case;
73                 end if;
74             end process;
75
76             o<="00000000" + aux*"1010" + aux1;
77         end architecture;
78     end if;
79 end process;
80
81

```

Figura 12. Componenta „indata

## Afișajul 7 segmente

Componenta BCD (figura 15) are rolul de a afișa informația primită de la rezultat pe display-ul plăcuței. Acest lucru este posibil cu ajutorul celor 7 intrări comune a segmentului BCD (catod), dar și cu cele 4 intrări separate a display-ului (anod), ambele fiind active pe 0. Aceste intrări sunt de fapt ieșirile blocului BCD. Introducerea informației în componentă se face prin patru semnale de 4 biți fiecare, câte unul pentru fiecare afișor dintre cele patru ale display-ului. În cadrul componentei BCD sunt folosite un numărător (pentru divizorul de frecvență) și două multiplexoare, care au ca și selecție ultimii doi biți (15 și 14) a vectorului emis de numărător.




Figura 13. Componenta BCD




Figura 14. Schema internă a componentei BCD

## Proiectare ansamblu

Codul VHDL din pagina principală a proiectului poate fi împărțit la rândul său în 3 părți importante: declararea componentelor folosite, declararea entității (cutia neagră - figura 1) și arhitectura (interiorul cutiei negre).

Declararea entității conține porturile de intrare și ieșire ale acesteia, în cazul nostru cele 16 switch-uri de pe placa Nexys 4, clock-ul intern, butoanele de validare și afișajul 7 segmente (figura 15).

```
entity operations is
    port(
        reset: in std_logic;
        sw: in std_logic_vector(15 downto 0);
        clk: in std_logic;
        buton_unitati: in std_logic;
        buton_zeci: in std_logic;
        mycatod: out std_logic_vector(6 downto 0);
        myanod: out std_logic_vector(3 downto 0));
end entity;
```

Figura 15. *Entitatea proiectului*

Arhitectura conține componentele menționate anterior. Fiecare componentă este construită separat, cu ajutorul proceselor sau în mod structural.

```
16 architecture operatii of operations is
17     component adunare is
18         port (SEL, SEL1: in std_logic_vector (1 downto 0);
19             a,b: in std_logic_vector (7 downto 0);
20             y: out std_logic_vector (15 downto 0));
21     end component;
22
23     component scadere is
24         port (SEL, SEL1: in std_logic_vector (1 downto 0);
25             a,b: in std_logic_vector (7 downto 0);
26             y: out std_logic_vector (15 downto 0));
27     end component;
28
29     component inmultire is
30         port (SEL,SEL1: in std_logic_vector (1 downto 0);
31             a,b: in std_logic_vector (7 downto 0);
32             y: out std_logic_vector (15 downto 0));
33     end component;
34
35     component impartire is
36         port (SEL,SEL1: in std_logic_vector (1 downto 0);
37             a,b: in std_logic_vector (7 downto 0);
38             y: out std_logic_vector (15 downto 0));
39     end component;
40
41
42     component multiplexor is
43         port ( SEL: in std_logic_vector (1 downto 0);
44             x,m,z,t: in std_logic_vector (15 downto 0);
45             y: out std_logic_vector (15 downto 0));
46     end component;
47
48     component indata is
49         port(reset: in std_logic;
50             sw: in std_logic_vector (15 downto 0);
51             clk: in std_logic;
52             buton_unitati,buton_zeci: in std_logic;
53             o: out std_logic_vector(7 downto 0));
54     end component;
55
56     component BCD is
57         Port ( D: in STD_LOGIC_VECTOR (15 downto 0);
58             CLK: in STD_LOGIC;
59             CAT: out STD_LOGIC_VECTOR (6 downto 0);
60             AN: out STD_LOGIC_VECTOR (3 downto 0));
61     end component;
```

Figura 13. *Declararea componentelor*

În arhitectură sunt legate componentele între ele cu ajutorul unor semnale. Ne folosim de 2 procese, unul pentru selecția operației, celălalt pentru egal (mai exact, switch-ul 15 afișează un operand când este în starea 0 și rezultatul când este în starea 1).



```

62
63 signal y,y1,y2,y3,y4: std_logic_vector (15 downto 0);
64 signal outputFromSwitch: std_logic_vector(7 downto 0);
65 signal t1: std_logic_vector (7 downto 0) := "00000000";
66 signal t2: std_logic_vector(7 downto 0):= "00000000";
67 signal afis: std_logic_vector(15 downto 0):= "0000000000000000";
68
69 begin
70
71     op_0 : indata port map (reset,sw, clk, buton_unitati,buton_zeci,outputFromSwitch);
72     op_1 : adunare port map (sw(14 downto 13),sw(12 downto 11),t1,t2,y1); --14 si 13 sunt sel
73     op_2 : scadere port map (sw(14 downto 13),sw(12 downto 11),t1,t2,y2); --12 si 11 sunt selectia semnelui, sel1
74     op_3 : inmultire port map (sw(14 downto 13),sw(12 downto 11),t1,t2,y3);
75     op_4 : impartire port map (sw(14 downto 13),sw(12 downto 11),t1,t2,y4);
76     mux: multiplexor port map (sw(14 downto 13),y1,y2,y3,y4,y); -- outputul fiecărei operatii va deveni input pentru multiplexor,in func
77
78     print: BCD port map (afis,clk,mycatod,myanod);
79 process (sw)
80 begin
81
82     case sw(10) is --cu switchul 10 selectez daca introduc numarul 1 sau 2
83     when '0' => t1<= outputFromSwitch;
84     when '1' => t2<= outputFromSwitch;
85     when others =>
86     end case;
87 end process;
88 process (sw)
89 begin
90     case sw(15) is --15 e egalul operatiei
91     when '0' => afis(7 downto 0) <= outputFromSwitch;
92     when '1' => afis <= y;
93     when others => afis <= (others => '0');
94     end case;
95 end process;
96
97
98 end operatii;

```

Figura 14. Arhitectura proiectului

#### IV. Lista de componente utilizate

Componentele folosite pentru realizarea proiectului sunt:

- sumator
- scăzător
- înmulțitor
- împărțitor
- multiplexor
- bcd-to-7-segment display
- debouncer pentru buton
- codificator
- indata (introducerea datelor)

Toate aceste componente sunt interconectate în fișierul operatii.vhdl

Pentru operațiile de înmulțire și împărțire folosim algoritmul adunării repetate, respectiv al scăderii repetate.

S-a apelat la utilizarea unui multiplexor 4:1 care realizează selectarea output-ului corespunzător fiecărei operații, în funcție de selecția inițială.

### Adunarea

- operația reprezintă adunarea dintre 2 numere pe 8 biți. Aceasta se realizează cu ajutorul unui FULL ADDER simbolizat prin semnul "+".
- Proces ce depinde de selecție(SEL) , selecția semnului operanzilor(SEL1) și operanzii a și b
- Construim rezultatul în variabila z, pentru a face trecerea de la 8 la 16 biți, iar la final outputul y ia valoarea lui z

### Scăderea

- operația reprezintă scăderea dintre 2 numere pe 8 biți. Aceasta se realizează prin semnul "-".
- Proces ce depinde de selecție(SEL) , selecția semnului operanzilor(SEL1) și operanzii a și b
- Construim rezultatul în variabila z, pentru a face trecerea de la 8 la 16 biți, iar la final outputul y ia valoarea lui z

### Înmulțirea

- operația reprezintă înmulțirea a 2 numere pe 8 biți
- Proces ce depinde de selecție(SEL) , selecția semnului operanzilor(SEL1) și operanzii a și b
- se realizează prin metoda adunărilor repetate: a este adunat de b ori
- Construim rezultatul în variabila z, pentru a face trecerea de la 8 la 16 biți, iar la final outputul y ia valoarea lui z

### Împărțirea

- Operația reprezintă împărțirea a două numere pe 8 biți
- Proces ce depinde de selecție(SEL) , selecția semnului operanzilor(SEL1) și operanzii a și b
- se realizează prin metoda scăderilor repetate:
  - o dacă b (împărțitorul) este diferit de 0, z ia valoarea lui a
  - o scădem repetat b din z, atâta timp cât z e mai mare sau egal cu b
  - o numărăm scăderile efectuate
- în cazul în care operandul a este mai mic decât b, câtu primește valoarea 0, în cazul unei eventuale împărțiri la 0, y primește valoarea "11111111111111", pe display afișându-se "FAIL" (failure).

### Multiplexorul

- transmite, în funcție de selecție, unul dintre cele 4 rezultate ale operațiilor către afișor
- Fiecare dintre cele 4 rezultate se află pe una dintre intrările multiplexorului

## Debouncer-ul

Apare necesitatea utilizării unui debouncer pentru butoanele „buton\_zeci”, „buton\_unități” și „reset”.

Când se apasă un buton de pe plăcuța FPGA, acesta oscilează între stările high și low de câteva ori înainte de a se fixa pe un output. Pentru a evita această stare de „bouncing”, folosim un debouncer.

## Codificatorul

-Componenta în cadrul căreia se codifică numele din zecimal în binar pentru afișarea pe plăcuța FPGA

### Input data

- Componenta în cadrul căreia se fac citirile
- Pentru o introducere ușoară a datelor, am ales ca numărul maxim ce poate fi introdus să fie 99. Pentru a introduce cifra unităților, selectăm de la switch-uri cifra pe care dorim să o introducem, iar apoi apăsăm butonul „buton\_unitati”, care validează cifra. În cazul în care se va apăsa butonul „reset” , numărul va fi resetat. Introducerea zecilor este similară, însă se apasă butonul „buton\_zeci”. Cifra zecilor va fi înmulțită cu 10 ,la care va fi adunată cifra unităților pentru formarea corectă a numărului.

## Pagina principală

Codul VHDL din pagina principală a proiectului poate fi împărțit la rândul său în 3 părți importante: declararea componentelor folosite, declararea entităților (cutia neagră - figura 1) și arhitectura (interiorul cutiei negre).

Declararea entității conține porturile de intrare și ieșire ale acesteia, în cazul nostru cele 16 switch-uri de pe placa Nexys 4, clock-ul intern, butoanele de validare și afișajul 7 segmente.

Arhitectura conține componentele menționate anterior. Fiecare componentă este construită separat, cu ajutorul proceselor sau în mod structural.

În arhitectură sunt legate componentele între ele cu ajutorul unor semnale. Ne folosim de 2 procese, unul pentru selecția operației, celălalt pentru egal (mai exact, switch-ul 15 afișează un operand când este în starea 0 și rezultatul când este în starea 1).

### Afișajul 7 segmente

Componenta BCD are rolul de a afișa informația primită de la rezultat pe display-ul plăcuței. Acest lucru este posibil cu ajutorul celor 7 intrări comune a segmentului BCD (catod), dar și cu cele 4 intrări separate a display-ului (anod), ambele fiind active pe 0. Aceste intrări sunt de fapt ieșirile blocului BCD. Introducerea informației în componentă se face prin patru semnale de 4 biți fiecare, câte unul pentru fiecare afișor dintre cele patru ale display-ului. În cadrul componentei BCD sunt

folosite un numărător (pentru divizorul de frecvență) și două multiplexoare, care au ca și selecție ultimii doi biți(15 și 14) a vectorului emis de numărător.

## V. Semnificația notațiilor I/O și a semnalelor interne

Intrările principale sunt *datele introduse de la switch-uri (sw(15:0))*, astfel:

- sw(15) -egalul
- sw(14), sw(13) – selecția operației
- sw(12) – semnul primului operand
- sw(11) – semnul celui de-al doilea operand
- sw(10) – selecția numărului ce va fi introdus: primul sau al doilea
- sw(9:0) – selecția cifrei zecilor/ unităților

, intrarea *clk* la care este asignat clock-ul intern al plăcuței, *butonul de introducere a unităților (buton\_unitati)* , *butonul de introducere a zecilor (buton\_zeci)* și *resetul(reset)*.

Ieșirile principale sunt datele introduse, care vor fi afișate pe cele 4 afișoare BCD ale display-ului (*myanod, mycatod*).

Semnalele interne\_sunt:

- OP1, OP2, OP3- semnalele utilizate pentru realizarea debouncer-ului
- NR- folosit pentru divizorul de frecvență și determinarea anodului folosit
- MUX1 și MUX2- folosite pentru determinarea cărei cifre pe care anod va fi afișată
- Numar- pentru conversia din std\_logic\_vector în integer
- Sute, zeci, unități – cifrele sutelor, zecilor, unităților în integer
- Sute1, zeci1, unitati1 – conversia sutelor,zecilor, unităților din integer în std\_logic\_vector
- Aux, aux1- folosite în componenta indata pentru cifra zecilor, respectiv a unităților , cu care va fi format numărul ce urmează să fie prelucrat
- Buton\_unitati\_rezolvat, buton\_zeci\_rezolvat, reset\_rezolvat – pe baza lor se face selecția zecilor/unităților ( ieșiri ale debouncer-ului)
- y1, y2, y3, y4- ieșirile componentelor operațiilor
- y- rezultatul operației alese
- outputFromSwitch- numărul introdus, ce va fi prelucrat în componenta op
- t1, t2 – primul și al doilea număr, în care se va introduce outputFromSwitch în funcție de switch-ul 10
- afis- rezultatul final , ce va fi afișat prin componenta BCD

Variabilele folosite sunt:

- r- variabila ce va fi incrementată , apoi comparată cu înmulțitorul
- z- variabila folosită pentru schimbarea lungimii rezultatului
- k- „i”- ul pentru for
- cat- va fi incrementat de fiecare dată când va fi scăzut împărțitorul din deîmpărțit, câtul împărțirii

Legătura dintre codul VHDL și plăcuța FPGA se face cu ajutorul UCF-ului, care este prezentat în figura:

```

1  NET "sw(15)" LOC= "V10" | IOSTANDARD= "LVCMOS33";
2  NET "sw(15)" CLOCK_DEDICATED_ROUTE = FALSE;
3  NET "sw(14)" LOC= "U11" | IOSTANDARD= "LVCMOS33";
4  NET "sw(13)" LOC= "U12" | IOSTANDARD= "LVCMOS33";
5  NET "sw(12)" LOC= "H6" | IOSTANDARD= "LVCMOS33";
6  NET "sw(11)" LOC= "T13" | IOSTANDARD= "LVCMOS33";
7  NET "sw(10)" LOC= "R16" | IOSTANDARD= "LVCMOS33";
8  NET "sw(10)" CLOCK_DEDICATED_ROUTE = FALSE;
9  NET "sw(9)" LOC= "U8" | IOSTANDARD= "LVCMOS33";
10 NET "sw(8)" LOC= "T8" | IOSTANDARD= "LVCMOS33";
11 NET "sw(7)" LOC= "R13" | IOSTANDARD= "LVCMOS33";
12 NET "sw(6)" LOC= "U18" | IOSTANDARD= "LVCMOS33";
13 NET "sw(5)" LOC= "T18" | IOSTANDARD= "LVCMOS33";
14 NET "sw(4)" LOC= "R17" | IOSTANDARD= "LVCMOS33";
15 NET "sw(3)" LOC= "R15" | IOSTANDARD= "LVCMOS33";
16 NET "sw(2)" LOC= "M13" | IOSTANDARD= "LVCMOS33";
17 NET "sw(1)" LOC= "L16" | IOSTANDARD= "LVCMOS33";
18 NET "sw(0)" LOC= "J15" | IOSTANDARD= "LVCMOS33";
19
20 NET "mycatod<0>" LOC= "T10" | IOSTANDARD= "LVCMOS33";
21 NET "mycatod<1>" LOC= "R10" | IOSTANDARD= "LVCMOS33";
22 NET "mycatod<2>" LOC= "K16" | IOSTANDARD= "LVCMOS33";
23 NET "mycatod<3>" LOC= "K13" | IOSTANDARD= "LVCMOS33";
24 NET "mycatod<4>" LOC= "P15" | IOSTANDARD= "LVCMOS33";
25 NET "mycatod<5>" LOC= "T11" | IOSTANDARD= "LVCMOS33";
26 NET "mycatod<6>" LOC= "L18" | IOSTANDARD= "LVCMOS33";
27 NET "myanod<0>" LOC= "J17" | IOSTANDARD= "LVCMOS33";
28 NET "myanod<1>" LOC= "J18" | IOSTANDARD= "LVCMOS33";
29 NET "myanod<2>" LOC= "T9" | IOSTANDARD= "LVCMOS33";
30 NET "myanod<3>" LOC= "J14" | IOSTANDARD= "LVCMOS33";
31
32 NET "buton_unitati" LOC= "P18" | IOSTANDARD= "LVCMOS33";
33 NET "buton_unitati" CLOCK_DEDICATED_ROUTE = FALSE;
34 NET "buton_zeci" LOC= "P17" | IOSTANDARD= "LVCMOS33";
35 NET "buton_zeci" CLOCK_DEDICATED_ROUTE = FALSE;
36 NET "clk" LOC= "E3" | IOSTANDARD= "LVCMOS33";
37 NET "clk" CLOCK_DEDICATED_ROUTE = FALSE;
38 NET "reset" LOC= "N17" | IOSTANDARD= "LVCMOS33";
39 NET "reset" CLOCK_DEDICATED_ROUTE = FALSE;

```

Figura 15. Legătura dintre entitate și plăcuța FPGA

## VI. Placa FPGA Nexys 4

Aceasta are un clock intern de o viteză de 100 MHz (pinul E3), 16 switch-uri de tip slide, 16 led-uri, 5 butoane, 2 display-uri de 4 cifre fiecare cu 7 segmente (figura 15).




Figura 16. *Semnificația notațiilor efectuate pe placa NEXYS 4*

## VII. Justificarea soluției alese

Am făcut alegerea metodei de implementare în funcție de nivelul de dificultate: am considerat-o ușoară, atât de proiectat, cât și de înțeles. Proiectul poate fi cu ușurință explicat oricărui utilizator, fie el specialist sau nu. Este un calculator compact, folosește doar operații fundamentale, însă este util studenților sau elevilor.

Calculatorul a fost realizat într-o astfel de manieră încât toate comenzile să fie cât se poate de clare, iar simularea să fie ușor de urmărit.

## VIII. Utilizare și rezultate

### A) Resurse necesare

Pentru utilizarea plăcuței FPGA și a calculatorului de buzunar este necesar programul ISE Design Suite, care poate fi downloadat de pe site-ul Xilinx. După instalarea programului, se începe rularea codului VHDL.

### B)Descrierea utilizării

Se urmăresc următorii pași după ce FPGA-ul a fost programat:

- Se introduce câte o cifră pe rând de la switch-uri (se observă modificarea display-ului)
- Se validează cifra zecilor/unităților de la butoane
- Se modifică starea switch-ului 15 (selecția operandului), pentru introducerea celui de-al doilea operand
- Se repetă primii 2 pași
- Se selectează cu switch-urile 13 și 14 operația ce urmează să fie efectuată
- Se selectează cu switch-urile 11 și 12 semnele operanzilor
- Se modifică starea switch-ului 15 (egalul operației)
- Rezultatul este afișat pe display
- Se apasă butonul de reset pentru efectuarea unei noi operații

### C)Rezultate obținute

Mediul de proiectare Active-HDL permite simularea codului scris în limbaj VHDL. Proiectantul introduce date sau taste stimulator, iar evoluția semnalelor poate fi urmărită prin intermediul unei diagrame waveform. Un exemplu poate fi observat în figura 14:




Figura 17. Simularea proiectului în mediul de proiectare Active-HDL

## IX. Posibilități de dezvoltare ulterioară

Calculatorul ar putea fi îmbunătățit prin posibilitatea de a face un lanț de operații sau de a utiliza operanzi de dimensiuni mai mari.