Planeamento do projeto

Sistema de reprodução musical com 3 buzzers (ATmega328P) · Grupo 8 · Luís Miranda e Rodrigo · Laboratórios de Desenvolvimento de Hardware 2026/2027 · 24/10/2026

1. Marcos de avaliação e calendário

Marco	Data	Dia	Elemento	Peso	Tipo	Formato
E1	26/10/2026	2.ª	Problem statement e plano	5 %	Grupo	PDF (Git + Moodle)
E2	05/11/2026	5.ª	Análise e design	10 %	Grupo (indiv.)	Apresentação
E3	14/12/2026	2.ª	Esquemático, PCB, fabrico	15 %	Grupo	Altium 365 + Git
T1	14/01/2027	5.ª	Teste escrito	30 %	Individual	Escrito, 1 h 30
PF	28/01/2027	5.ª	Projeto final	40 %	Grupo (indiv.)	Git + demo + defesa

- Entregas até às 23h59 da data, com tag no Git (E1, E2, E3, PF). Cada dia útil de atraso desconta 1 valor, até 3 dias.
- Aulas do projeto: **2.ª-feira** 11h10–13h10 (firmware, 2 h) e **5.ª-feira** 09h00–13h10 (hardware, 4 h), ambas no Lab. 2. Entre 26/10 e 28/01 há 12 sessões à 2.ª e 12 à 5.ª (a de 14/01 é o T1 e a de 28/01 é o PF).
- Pausa pedagógica de 21/12 a 02/01: perdem-se as sessões de 21/12, 24/12, 28/12 e 31/12. Os feriados de 01/12, 08/12, 25/12 e 01/01 não caem numa 2.ª nem numa 5.ª. O período letivo termina a 30/01/2027 e a época de exames começa a 01/02/2027.
- A PCB é encomendada a 14/12 (logo a seguir à E3) e só deve chegar depois do Natal; por isso a montagem fica para 07/01 a 11/01.

2. Estrutura de trabalho (WBS)




3. Tarefas, responsáveis e dependências

WBS	Tarefa	Resp.	Esforço	Depende de	Início	Fim	Resultado
1.1	Plano e Gantt	L	3 h	—	24/10	26/10	E1
1.2	Repositório Git e estrutura de pastas	L	2 h	—	15/10	15/10	A01 (concluída)
1.3	Gestão de riscos	L	2 h	1.1	24/10	26/10	E1
1.4	Pontos de situação semanais (início de cada aula)	L+R	10 h	—	26/10	28/01	Todo o projeto
2.1	Arquitetura e atribuição de pinos	L	6 h	E1	26/10	02/11	E2
2.2	Dimensionamento e simulação (Tinkercad*)	L	8 h	2.1	29/10	04/11	E2
2.3	Esquemático (Altium 365)	L+R	10 h	2.2	05/11	23/11	E3
2.4	Layout da PCB (2 camadas)	R	14 h	2.3	23/11	07/12	E3
2.5	DRC e ficheiros de fabrico (Gerber, BOM, P&P;, 3D)	L	6 h	2.4	07/12	14/12	E3
2.6	Encomenda da PCB (fornecedor)	L	1 h	2.5	14/12	04/01	PCB recebida
2.7	Montagem e soldadura	L+R	6 h	2.6	07/01	11/01	PF
3.1	GPIO e botões	R	6 h	—	26/10	09/11	PF
3.2	Timers e tons (3 canais)	R	10 h	3.1	09/11	23/11	PF
3.3	UART e parser (modo Live)	L	8 h	3.1	09/11	23/11	PF
3.4	EEPROM e trama (reconfiguração)	L	10 h	3.3	23/11	14/12	PF
3.5	Modos (máquina de estados) e integração do firmware	L+R	12 h	3.2, 3.4	14/12	11/01	PF
4.1	Plano de testes (T-01 …) ligado aos requisitos	R	4 h	E1	16/11	30/11	PF
4.2	Bring-up e integração HW + FW	L+R	8 h	2.7, 3.5	12/01	18/01	PF
4.3	Validação e ensaios	L+R	10 h	4.2	18/01	27/01	PF
5.1	Documento E1 (PDF e tag no Git)	L+R	6 h	1.1	24/10	26/10	E1

5.2	Apresentação E2	L+R	6 h	2.2	29/10	05/11	E2
5.3	Relatório de testes	L	8 h	4.3	20/01	27/01	PF
5.4	Apresentação e demo final	L+R	6 h	5.3	21/01	28/01	PF
	Total		**162 h**				

L = Luís Miranda · **R** = Rodrigo · **L+R** = trabalho em par (esforço dividido ao meio). Carga estimada: Luís 91 h, Rodrigo 71 h. Esforços e responsáveis são uma proposta inicial, a ajustar nos pontos de situação. * A simulação em Tinkercad depende da confirmação do docente; em alternativa usa-se o LTspice (ver risco R7).

4. Diagrama de Gantt (15/10/2026 a 28/01/2027)



5. Plano por sessão (aulas de 2.ª e 5.ª)

2.ª-feira	Firmware (2 h)	5.ª-feira	Hardware (4 h)	Marco
26/10	3.1 GPIO e botões (início). Fecho da E1 (tag até às 23h59).	29/10	Feedback da E1. 2.1 Arquitetura e pinos; 2.2 Dimensionamento.	**E1** (26/10)
02/11	3.1 GPIO e botões. Fecho da 2.1.	05/11	Apresentação E2. Início do esquemático (2.3).	**E2** (05/11)
09/11	Fim da 3.1. Início da 3.2 Timers e tons e da 3.3 UART e parser.	12/11	2.3 Esquemático.	
16/11	3.2 e 3.3. Início do plano de testes (4.1).	19/11	2.3 Esquemático.	
23/11	Fim da 3.2 e da 3.3. Início da 3.4 EEPROM e trama.	26/11	2.4 Layout da PCB.	
30/11	3.4 EEPROM e trama. Fim do plano de testes (4.1).	03/12	2.4 Layout da PCB.	
07/12	3.4 EEPROM e trama.	10/12	2.5 DRC (0 erros) e ficheiros de fabrico.	
14/12	Entrega da E3 (23h59) e encomenda da PCB (2.6). Início da 3.5.	17/12	3.5 Modos (FSM). Confirmar stock da BOM. Última sessão antes da pausa.	**E3** (14/12)
21/12 a 02/01	**Pausa pedagógica**: sem aulas (21/12, 24/12, 28/12 e 31/12). Fer estudo para o T1.	ados a 25/12 e 01/01. Trabalho autónomo: 3.5 em breadboard/simulação e		
04/01	3.5 Modos (FSM) e integração do firmware.	07/01	2.7 Montagem e soldadura (início).	
11/01	Fim da 3.5 e da montagem (2.7).	14/01	**T1**: teste escrito individual.	**T1** (14/01)
18/01	4.2 Bring-up e integração HW + FW. Início da 4.3.	21/01	4.3 Validação e ensaios. Início do relatório e da apresentação.	
25/01	Ensaios finais. Fecho do relatório (5.3).	28/01	**PF**: demo e defesa.	**PF** (28/01)

As sessões de 20/10 (aula 02) e 21/10 (aula 03) já decorreram; a de 22/10 não houve aula. Plano sujeito a ajustes nos pontos de situação.

6. Gestão de riscos

ID	Risco	Prob.	Impacto	Nível	Mitigação	Resp.
R1	Atraso na entrega da PCB (encomenda em plena pausa de Natal)	Alta	Alto	**Alto**	Enviar os ficheiros de fabrico logo a 14/12 e pedir o prazo ao fornecedor. Ter o firmware validado em breadboard antes da PCB chegar.	L
R2	Integração HW/FW só no fim	Alta	Alto	**Alto**	Testar o firmware em breadboard desde 26/10. Fazer o bring-up por blocos: alimentação, UART, buzzers, botões e LEDs.	L+R
R3	Erro de footprint ou de pinout	Média	Alto	**Alto**	Confirmar footprints nos datasheets. Revisão cruzada do esquemático e do layout. DRC com 0 erros. Imprimir o layout à escala 1:1.	R
R4	Tarefas mal distribuídas (grupo de 2)	Alta	Médio	**Médio**	Pontos de situação semanais. Trabalho em par nas partes críticas (esquemático, FSM, validação). Rever a carga na E2.	L+R
R5	Componente sem stock	Média	Médio	**Médio**	Verificar o stock da BOM antes de fechar o esquemático (E3). Escolher componentes comuns e ter alternativas.	L
R6	Dano por ESD ou curto-circuito no arranque	Baixa	Médio	**Baixo**	Primeiro arranque com fonte com limitação de corrente. Inspeção visual e medição dos 5 V antes de ligar o microcontrolador.	L+R
R7	Tinkercad não aceite para a simulação	Média	Baixo	**Baixo**	Pedido por email ao docente. Plano B: LTspice para os andares analógicos (driver dos buzzers e debounce).	L
R8	Presets corrompidos se a alimentação falhar durante a escrita da EEPROM	Baixa	Médio	**Baixo**	Validar a trama (checksum) antes de gravar. Gravar só no modo de reconfiguração. Ensaio de 50 ciclos de ligar/desligar (RNF04).	R
R9	Sobreposição do T1 (14/01) com a montagem e o bring-up	Média	Médio	**Médio**	Terminar a montagem a 11/01. Estudar para o T1 na pausa de Natal e na semana de 04/01. Fazer o bring-up depois do T1.	L+R

Os riscos R1 a R6 seguem a lista da aula 02; R7 a R9 são específicos do nosso projeto. O nível resulta da combinação entre probabilidade e impacto.