

学校代码: 10269

華東师絕大學

East China Normal University

本科生毕业论文

Nvidia 新架构 GPU 为机器学习应用 带来的性能提升的研究与评估

Research on performance of ML applications using Nvidia new GPUs

姓	名:	刘子汉
学	号:	10152130243
学	院:	计算机科学与软件工程学院
专	业:	计算机科学与技术
指导教师:		钱莹
职	称:	副教授

2019 年 5 月

目 录

摘要
Abstract
第一章 引言 1
1.1 研究背景 1
1.2 我们的工作
1.3 本文的组织结构 2
第二章 背景及相关工作3
2.1 基于 GPU 的机器学习应用与 CUDA
2.1.1 基于 GPU 的机器学习应用
2.1.2 CUDA
2.2 目前展开的工作 8
2.3 CUDA 应用的汇编代码与 PTX 中间代码的结构
2.3.1 CUDA 应用汇编代码结构
2.3.2 PTX 中间代码结构
第三章 评估 NVIDIA 新架构 GPU 的机器学习应用性能
3.1 实验工具与环境 13
3.1.1 实验环境
3.1.2 实验工具
3.2 实验详细过程 13
3.2.1 基于测试样例的 Benchmark
3.2.2 基于 CUDA 源码的应用
3.2.3 基于 TensorFlow 框架的应用
第四章 总结与展望 16
参考文献
· · · · · · · · · · · · · · · · · · ·

摘 要

本文主要针对 Nvidia 新架构的 GPU(图灵架构)为机器学习应用带来的性能提升进行研究,由于目前实际使用中的应用很难达到 Nvidia 官方宣传的性能提升幅度,故本文将从问题类型、代码结构结合硬件、指令特征对这一现象进行研究,并提出相应的建议。本文主要采用定量方法,通过不同世代的硬件和 SDK 进行横向比较,以及同一世代硬件、SDK 和不同类型应用进行纵向比较;并总结出特征。在研究中较为重要的部分为新硬件中加入的张量核心(Tensor Core)以及对应的线性代数库 CUTLASS,文章将通过混合矩阵运算、矩阵乘法、卷积运算等对其进行评估;其他还涉及了传统的矩阵运算库 CUBLAS、模型优化器 TensorRT 以及最为基本的浮点计算、内存种类等。

根据实验结果,新架构硬件中张量核心对于机器学习应用的类型、计算类型、超参数等条件敏感;要达到期望的性能,输入数据规模、形状、运算占比等方面有较为严苛的需求;在矩阵较为稀疏、输入规模较小时 CUSPARSE 稀疏矩阵库和基于纹理内存的方法能取得更高性能;而计算输入较为规律、符合硬件形状时张量核心能带来显著提升。至于网络推理阶段,TensorRT 在各种情况下均能带来明显的提升。在实际应用中,训练阶段应根据任务特征合理选择硬件、SDK 和内存系统使用;而在推理阶段应利用 Tensor Core提升吞吐量。

关键词: Tensor Core, TensorRT, 通用矩阵乘法, 图灵架构

Abstract

This paper is focusing on the performance improvement in Machine Learning application brought by Nvidia's new architecture (Turing architecture) GPU. Since currently the Machine Learning application actually in used can hardly get as much improvement as mentioned in Nvidia's official White Paper, so, this paper will research this situation through the type of the application, the structure of the source code combining with feature of the hardware and instructions, thus give corresponding recommendation about coding. This paper uses quantitative methods, doing both horizontal comparation with hardware and SDK of different generations and vertical comparation with different types of problem running on the same generation of hardware and SDK, through which the pattern and feature can be extracted. Among all the new features, the most important is Tensor Core and corresponding library CUTLASS (CUDA Template Linear Algebra Subroutine), this paper evaluate this unit through GEMM, Matrix Multiple, Convolution, etc. Also, traditional matrix library CUBLAS, optimizer TensorRT, Float Point and GRAM are also mentioned.

In the conclusion, Tensor Core in the new architecture GPU is very sensitive to the type of applications, type of calculations, meta parameter, etc., to achieve expected performance, the scale of the data, shape of the data and type of calculations should be well fit to the hardware. Moreover, in some situation including the input matrixs are sparse and the scale of the input data is small, library oriented to sparse matrix (CUSPARSE) and methods based on texture memory will gain much higher performance, and in situation that the input fit the hardware well, the Tensor Core can bring the application a significant improvement in performance. When it comes to the inference stage, TensorRT can bring a significant improvement in almost all the situation.

So, in the training stage of actual application, the usage of hardware, SDK, memory, etc. should be chosen appropriate based on the feature of the applications, and in the inference stage, do not hesitate to use TensorRT!

Keywords: Tensor Core, TensorRT, GEMM, Turing Architecture

第一章 引言

1.1 研究背景

近年来,人工智能在全球无论是否是计算机相关行业中,都掀起了一股热潮,尤其是深度学习更是赚足了眼球。作为深度学习应用中计算能力支撑的并行计算硬件与软件更是迅猛发展,而英伟达 (Nvidia) 更是在并行硬件领域独占鳌头。

在2017年,英伟达发布了一款基于伏特架构 (Volta) 的面向深度学习的 GPU, Tesla V100[1], 其中搭载了一些实验性的新技术;之后在2018年第三季度,英伟达发布了新一代图灵架构 (Turing),在该架构中,正式引入了许多革命性的新技术,同时也对原有技术做了很大的改进。有面向深度神经网络应用的张量核心 (Tensor Core)[2],能够大幅加速在神经网络训练、推理中的混合精度矩阵计算,该核心最先实验性地搭载于 Tesla V100,在图灵架构中上至面向深度学习推理的 Tesla T4,下至面向游戏玩家的 RTX 2080Ti都搭载了这款核心;用于更高效搭建分布式计算平台的第二代端对端互联总线 (NV Link 2.0)[3],相对于原有的 QPI 等总线,该总线能够直接互连 GPU,且提供远高于原先 SLI 技术所能提供的带宽;以及针对游戏玩家推出的实时光线追踪技术 (RTX),该技术不在本文的讨论范围内。同时,由于 GPU 中 CUDA 计算单元架构包括流多处理器,纹理单元等的优化,在性能大幅提升的同时,热设计功耗 (TDP) 仍然维持在了上一代硬件的250W。

在并行软件方面,与硬件一起,英伟达将其面向并行程序开发的 SDK CUDA 的版本更新到了 10.0,在游戏应用、通用计算方面针对新架构的特性进行了优化;同时发布了基于 CUDA 10.0 的进行线性代数计算的模板库 CUTLASS(CUDA Template Linear Algebra Subroutines)[4] 以利用其张量核心进行高效的代数运算。

然而,官方文档给出的性能提升仅仅包括单一模块的理论性能提升,如传统 CUDA 核心的浮点数值 计算的理论峰值,新加入的张量核心的混合矩阵计算(GEMM)的理论峰值; NV Link 2.0 的理论峰值带宽 等。在实际使用中,用户反映在网络推理方面以及基于支持新硬件的相关框架开发的机器学习应用中,提 升并没有官方白皮书给出的的 9 倍之多 [5],且同类型不同规模应用的性能提升幅度并不一致,性能提升 对神经网络中参数数量、网络层数等因素较为敏感。实际上,官方给出的文档中的提升也仅为绝对计算 性能的提升,没有考虑应用类型、平台构建等条件。且目前关于新架构 GPU 的研究主要集中在大型计算 节点的扩展效率 [6],基于 GPGPU-Sim 模拟的性能考察等 [7],这些研究或是停留在表征性能层面、没有 深入到代码或是中间代码层面;或是使用模拟技术、在 PC 机上进行模拟,尽管目前对于硬件的模拟运行 的匹配度能够达到较高的水准,但是仍然有一定偏差,目前 GPGPU-Sim 的稳定版支持的最高的 CUDA SDK 版本为 4.0, 开发版本支持的最高的 CUDA SDK 版本为 9.2。本文将直接针对真实的,单一的,图灵 架构的 GPU: RTX 2080Ti 进行深入, 结合版本最新的 CUDA SDK 10.0 以及对应的软件库包含 CUTLASS, CUBLAS 等,从架构、PTX 中间代码层面、SASS 机器码层面对 GPU 在使用 GPU 加速的机器学习应用中 的性能以及性能提升进行研究和评估;根据研究和评估结果以及分析得到的原因对现有 CUDA 代码进行 优化;且将结合目前对于新老架构的对比研究 [8],将新架构与麦克斯韦架构的 GPU:GTX Titan X 与帕 斯卡架构的 GPU: GTX 1080Ti 进行横向对比,从实际替换成本、环境搭建成本、维护成本、性能/功耗比 等角度对新架构进行评估与进一步设想。

在最近刚结束的 GTC 2019 会议中, Nvidia 发布了若干面向机器学习的硬件、软件。包括专为张量计算

设计的 Turing Tensor Core GPU, 嵌入式平台的 Jetson Nano[9],将机器学习相关计算库整合起来的 CUDA X[10],这些都将在后文提到,但由于这些本质上都基于目前的 Turing 架构,故不会单独进行详细地说明。

1.2 我们的工作

近年来,机器学习尤其是深度学习发展迅猛,各种方便程序员搭建模型的框架层出不穷。考虑到机器学习应用的计算量要求日益攀升,这些框架都陆续推出了基于 GPU 的版本。为方便程序员搭建模型,框架本身对硬件的操作进行了抽象。然而,正是因为这一层抽象,忽略了许多硬件层面的细节,使得框架无法完全利用硬件的性能。这也导致了许多用户反映在实际应用中,新架构的性能提升并没有官方给出的文档数值、硬件参数(包括流处理器、纹理/光栅单元)、甚至价格上涨幅度那么多。

为了尽可能在实际应用场景中提升硬件性能的利用率,本文将从如下层面对基于 CUDA 以及相关框架的机器学习应用进行研究与评估,挖掘理论与实际不符的原因,并做出适当的修改和建议。

- CUDA 源码
- CUDA 源码编译出的 PTX 中间代码
- 基于 CUDA 的框架的应用源码

因 CUDA SDK 10.0 发布不久,目前许多框架还未对该 SDK 进行相关优化;一些既存的 CUDA 应用仍是基于 CUDA SDK 9 甚至 CUDA SDK 8 进行编译的。所以本文将结合对于上述三个层面的分析结果,结合新硬件、新架构、新 SDK 的特征,在源码层面进行调整并给出一些编写相关程序时的建议;力图尽可能多地发掘新硬件、新架构的潜力。

1.3 本文的组织结构

本文在第2章中介绍了该研究的背景和相关的工作。首先介绍了基于 GPU 的机器学习应用与 CUDA 的相关背景知识。由介绍基于 GPU 的机器学习应用引出 CUDA 的相关介绍,包括 CUDA 应用的编程模型、编译过程、调用/执行方式。然后介绍了目前对于评估、模拟 GPU,尤其是 CUDA 应用性能开展的相关工作;由超微半导体 (AMD) 开发的 GPU 也具有通用计算功能,然而目前市面上还没有基于 AMD 开发的 GPU 的相关 SDK 或框架,故本文不做讨论。最后介绍了基于 CUDA 的可执行程序的汇编代码结构和使用 CUDA 源码编译得到的 PTX 中间代码的结构,供之后的分析使用。

本文在第3章中首先简要介绍实验动机、实验步骤以及实验结果。然后介绍了实验所需的工具、环境以及搭建方式等。接着详细介绍了我们的主要工作,包括基于单一功能、测试用的应用的 Benchmark、基于 CUDA 源码的机器学习应用的研究过程、针对汇编代码与 PTX 中间代码的研究过程、针对基于 CUDA 的相关框架的机器学习应用的研究过程以及根据分析得出的结果给出的修改、建议等。最后给出了各项实验的结果和对比,并进一步分析原因。

本文最后在第4章进行总结,并给出之后改进与深入工作的设想和预期。

第二章 背景及相关工作

2.1 基于 GPU 的机器学习应用与 CUDA

2.1.1 基于 GPU 的机器学习应用

随着当今机器学习,尤其是深度学习应用中数据量、网络结构复杂度的增长,该类应用对于硬件计算能力的要求也迅速增长。而在这类应用中,有许多密集的计算互相之间是没有数据/控制依赖的,也就是可以并行执行的;比如神经网络前向、反向传播中的权重矩阵计算,这些权重在同一轮计算中不存在耦合性;随机森林 (Random Forest) 中不同分类器的训练,这一特征可以利用到 GPU 处理中流这一特征;一系列聚类算法,包括 DBSCAN、K-Means 等;而图形处理单元 (GPU) 的设计初衷正是大规模并行计算,也因为 GPU 的计算能力,深度学习自上世纪末至今迅猛发展,同时 GPU 的运算性能以及相应的软件的发展也非常迅速。目前,GPU 更多代表了通用处理单元 (General Purpose)。

当然,GPU上的编程模型与 CPU上的模型有较大差别,为了方便程序员搭建模型,目前市面上的许多框架包括 TensorFlow, PyTorch, PyChain 等都更新了对 GPU 的支持。然而,这些框架方便了程序员的程序编写,抽象了底层硬件的细节,比如在 CUDA 中,线程块、线程束的调度以及相应寄存器文件的分配会对程序性能造成极大影响,然而这些特征都被框架抽象这就导致了硬件性能无法得到完全的发挥。且目前大部分框架都是基于老架构与老 SDK 编译,没有对新架构与新 SDK 做出优化。本文的目的也是在于挖掘出新架构的硬件以及对应的新的 SDK 中的代码翻译、指令执行等部分的特征以及相较老架构和老 SDK 的变化;根据分析得出的结论修改已有 GPU 程序的源码,尝试修改某些框架的源码,并给出实际的修改、编程时的建议。

2.1.2 CUDA

CUDA (Compute Unified Device Architecture) 是由英伟达 (Nvidia) 针对图形处理单元开发的并行计算 平台及对应的编程模型。在编写 CUDA 程序时,程序员通过在一些较为热门的语言包括 C/C++、Python、MATLAB、Fortran 中以关键字的形式加入扩展来描述并行行为 [11]。下面将介绍 CUDA 程序的编程模型、编译过程与调用/执行方式。

2.1.2.1 编程模型 在介绍编程模型前,需要简要介绍一下 Nvidia GPU 的硬件结构。自顶向下的结构为:一块 GPU 芯片有若干图形处理簇 (Graphics Processing Cluster, GPC),由外围总线进行调度管理;一个图形处理簇上有若干纹理处理簇 (Texture Processing Cluster, TPC),需要注意的是以上两种结构在编写程序时并不暴露。一个纹理处理簇上有若干流多处理器单元 (Stream Multiprocessor,SM)(在图灵架构中一个 TPC 仍只包含一个 SM 单元),这些流多处理器单元被一个线程块调度器管理,所有流多处理器单元通过全局内存总线和常量内存总线经过 L2 缓存共享全局内存与常量内存,这部分内存自费米架构以来有GDDR4、GDDR5、GDDR5X、GDDR6X、HBM、HBM2等类型。每个流多处理器单元中有若干个流处理器 (Stream Processor,SP),因 CUDA 程序为 SIMT(单指令多线程) 并行方式,所以这些流处理器共享一个指令缓存,每个流处理器拥有自己的线程束调度器与寄存器文件;流处理器中包含若干种执行单元,有浮点单元,整数单元,在新架构中还加入了张量单元 (Tensor Core),在 RTX 2080TI 上具体的参数为:一个

```
void __global__ hostCallDeviceFunction(...) {
    // __global__ means this function is called by host(CPU) and run by device(GPU).
}
int __device__ deviceCallDeviceFunction(...) {
    // __device__ means this function is called by device(GPU) and run by device(GPU).
}
int __host__ hostFunction(...) {
    // __host__ means this function is called by host(CPU) and run by host(CPU).
}
```

图 2-1 CUDA 中的三种函数

Figure 2-1 3 types of function in CUDA




图 2-2 CUDA 核函数调用方式

Figure 2-2 Invoking method of kernel function in CUDA

SM 包含 64 个单精度浮点算术单元,32 个双精度浮点算术单元,64 个 32 位整形算术单元,8 个混合精度 张量单元,4 个线程束调度器和16 个特殊功能单元;所有流处理器通过显存纵横矩阵(CrossBar)访问共 享内存,或被称为L1 缓存[12],所有流多处理器共享L2 缓存。

因本文的工作主要基于 C/C++ 完成,故只介绍 CUDA C/C++ 的编程模型。在保证相关环境配置完成后,向 C/C++ 源码中加入 CUDA 相关工具是十分方便的。首先需要确定哪些任务需要在 CPU 上执行,哪些在目标硬件 GPU) 上执行,选择的标准一般是考察其数据/控制依赖,依赖性小、计算密集的可以考虑在 GPU 上执行。确定完毕后编写 CPU 端和 GPU 端的函数,有如图2-3 中所示的三种函数。

以上代码段加粗部分为 CUDA 关键字,对于函数有三种修饰: __global__, __device__, __host__. 分别 代表被 CPU 调用运行于 GPU、被 GPU 调用运行于 GPU 和被 CPU 调用运行于 CPU 的函数。其中被 CPU 调用运行于 GPU 的函数只能拥有 void 返回值,且所有运行于 GPU 的函数都不支持可变参数列表 [13]。 __device__ 和 __host__ 关键字修饰的函数的调用方式与传统函数别无二致,__global__ 关键字修饰的函数调用方式如图2-2 所示。BlockNumber 和 ThreadNumber 分别代表要启动的线程块数目和每个线程块中线程的数目,这一部分取值对程序性能影响较大,之后会详细说明。

之前提到了 GPU 端的缓存, CUDA 程序的另一个重点是存储系统的管理。传统 CPU 编程模型中, 寄

表 2-1 CUDA 存储系统层级

Table 2-1 CUDA storage system hierarchy

项目	大小	延迟(时钟周期)	访问权限
寄存器文件	8KB-64KB/SM	10^{0}	GPU 端
共享内存 (L1,L2)	16KB-128KB/SM	10^{1}	GPU 端
常量内存	N/A	N/A	N/A
纹理内存	N/A	N/A	N/A
全局内存	-GB	10^{2}	CPU 端/GPU 端




Figure 7.1 A mapping of threads into a two-dimensional region of memory

图 2-3 纹理内存

Figure 2-3 Texture Memory

存器、缓存等资源都是由 CPU 自行管理,而不开放给程序员。其原因在于 CPU 拥有的寄存器、缓存资源较为紧缺,为提高指令级并行能力,需要采用多队列乱序发射与寄存器重命名等技术。相对得,GPU 有较为充足的物理寄存器、缓存资源,程序员也对这部分资源掌握有一定的控制权 [14]。CUDA 中的存储设备如表2-1 所示。

需要注意的是,常量内存与纹理内存都是全局内存的一种虚拟地址形式。和常量内存一样,纹理内存也是一种只读内存;但是在缓存加载的行为方面,常量内存与传统方式一样,加载所访问数据单元的所在行的一部分单元,而纹理内存则加载所访问数据周围一个范围内的单元 [15]。这样做的原因是在 GPU 进行图形运算时,处理某一像素点需要用到周围一个范围内所有像素点的信息比如进行抗锯齿作业时,而非只有一行,如图2-3 所示。采用这种结构能改善某些访问模式情况下程序的性能。

这些内存的使用方式如图2-4 所示。寄存器和共享内存的使用方式很好理解,关于常量内存和纹理内存,由于他们是全局内存中的虚拟地址,故声明常量内存的语句也就是用了全局内存;纹理内存的使用则需要借助相应 API。而一般的全局内存的读写权限同时开放给 CPU 和 GPU,故需要使用特定的 API 进行访问。

2.1.2.2 编译方式 CUDA 程序的编译较为简单,只需使用 *nvcc* 对源文件进行编译生成可执行文件。 首先将从 C/C++/CUDA 文件编译生成 PTX 中间代码,再从 PTX 中间代码生成 SASS 机器代码。本实验中由于需要观察、研究具体 GPU 代码的生成方式、特征,故在编译时加入 — — *keep* 保留编译产生的 PTX

图 2-4 不同存储单元的使用方式

Figure 2-4 Methods of using different storage unit

中间代码文件。而 SASS 机器代码则在 NVIDIA 的支持下通过捕捉 CUDA 应用的指令流获得。

2.1.2.3 运行模式 关于如何从 CPU 端 (host) 启动 GPU 端 (device) 的函数将在下一节通过 CPU 端应用程序的反汇编代码详细描述,这一节仅介绍 GPU 相关的部分。

根据弗林分类法 [16],计算机系统可以分为 SIMD, MIMD, SISD, MISD 等类型,目前多核心 CPU 系统就是 MIMD 系统。而 NVIDIA 的 GPU 系统被称为 SIMT(单指令多线程),与 SIMD(单指令多数据) 有所不同。在这种模型中,一条指令并非仅仅代表一个固定的功能,而是代表执行这一指令的类型、使用的管道/流水线。线程需要执行的具体操作需要编写相关内核代码。直观的特征便是再 PTX 中间代码和 SASS 机器代码中,所有的逻辑操作指令都是 lop/lop3,通过后缀 .and/.or,.sync/.async 指明具体运算和调度特征。所以,在 SIMT 模型中,内核程序读入统一的数据,程序代码根据需要进行不同操作;实际调度时不同操作通过重复指令流按顺序发射,只不过运算单元会屏蔽无关线程。

首先需要介绍一下计算能力,此处计算能力指的是 GPU 中流多处理器 (SM) 支持的运算的等级,分为 Major 和 Minor 等级,可以等价为流多处理器的代号,所支持的运算不同。其中 Major 代号代表架构的更新,这也会带来许多新的硬件支持的运算,而 Minor 代号则代表同一架构下不同定位的流多处理器产品。如伏特架构的计算能力为 7.2,图灵架构的计算能力为 7.5,Major 代号一样就代表这两种架构其实并无太大修改,而 Minor 代号则代表伏特架构中流多处理器的类型是 Heavy,图灵架构中流多处理器的类型是 Lite。Lite 和 Heavy 一般用于区分消费级/工作站级 GPU,分别对应 GeForce 和 Tesla 代号。

基于 GPU 的应用与传统的基于 CPU 的应用在运行方式上有较大差别,主要有以下几点。

• GPU 中由大量的物理寄存器,达几十几百 KB,且都能在1个时钟周期内访问,而 CPU 中物理寄存器资源极为有限。故在进行上下文切换时,GPU 只需更改寄存器文件指针来切换,而 CPU 需要使用堆栈保存上下文。

表 2-2 可分配线程数与占用率的关系

Table 2-2 Available thread number and corresponding occupancy rate

	1.0	1.2	2.0	2.1	3.0
64	67%, 8	50%, 8	33%, 8	33%, 8	50%, 16
96	100%, 8	75%, 8	50%, 8	50%, 8	75%, 12
128	100%, 6	100%, 8	67%, 8	67%, 8	100%, 10
256	100%, 3	100%, 4	100%, 6	100%, 6	100%, 8
512	67%, 1	100%, 2	100%, 2	100%, 3	100%, 4
1024	N/A, N/A	N/A, 1	67%, 1	67%, 1	100%, 2

表 2-3 线程组织形式

Table 2-3 Type of organizing threads

粒度	调度者	分配给
warp	流多处理器内部调度器	流处理器 (Stream Processor)
block(CTA)	TPC 调度器 (MPC)	流多处理器 (Stream Multi-processor)
grid	GPC 调度器 (GPM)	TPC(Texture Processing Cluster)*
kernel	CPU, PCIe	GPC(Graphics Processing Cluster)

- *在本世代图灵架构及以前,TPC与SM可以等价,因为一个TPC上仅包含一个SM,然而自下一代安培架构开始,一个TPC中将会有若干个SM。虽然本文研究的图灵架构的硬件在逻辑上SM与TPC等价,但在硬件上还是会做区分,故在表中详细写出[17]。
 - CPU 仅仅支持数十个硬件线程,而 GPU 则支持数千个硬件线程。在 GPU 上开启过少的硬件线程会 极大降低硬件使用率,进而导致性能降低。具体开启线程数量取决于硬件 SM 最大并发线程数、最大并发线程束数和最大并发块数等。表2-2 显示了在不同计算能力上开启不同数量的线程时设备的 利用率以及所能开启包含该数量线程的线程块的数量。

可见,随着计算能力的增长,一个流多处理器上所能容纳的线程束月俩月多。在充分利用寄存器文件和共享内存(L1 缓存)的情况下开启线程数越多,设备利用率越高。然而过多的线程会导致资源紧缺,在实际使用中应当根据硬件参数,问题规模做出调整。

在 CUDA 程序中,32 个线程被组织成一个线程束 (warp),作为基本的调度单元,具有各自的物理寄存器,也就是说线程束中32 个线程一般情况下都会执行相同指令流,为 SIMD 模式。在目前的图灵架构中,线程束仍然是同步的单位,即线程束之间可以保证同步,线程束内部线程无法保证同步。在下一代安培架构 (Ampere)则引入 *Arrive – Wait* 模式以实现线程级别同步,以提高 CUDA 程序的灵活性。

若干个线程束被组织为一个线程块 (block),在下一代安培架构中将添加一个线程束组的层级 (warp group),由四个线程束组成,但该层级仅为大规模通用矩阵乘法运算所用 (Ultra MMA),且本代架构还未应用,这里不做讨论。线程块中的线程束可以通过__syncthread()进行同步,线程块中的线程能够访问共享内存进行数据交换。一个线程块被分配在一个流多处理器上执行,一个流多处理器能分配多个线程块。

若干个线程块被组织成一个线程网格(grid),线程网格可被看作一个分配给 GPU 的任务。

表2-3 详细说明了 CUDA 应用中不同不同粒度的线程组织形式。

以上内容介紹了 CUDA 中的线程组织形式,接下来将介绍调度方式。一个任务也可被看作一个线程 网格,由 CPU 分配该 GPU 上的 GPC,在线程块级别的调度上,GPU 将遵循负载均衡的原则在某一线程块 工作结束释放资源时调度下一线程块。在线程级别的调度上,一般情况下将以 32 个线程为单位进行调度,

这 32 个线程执行同一指令流处理不同数据流;而在产生分支时,与 CPU 使用分支预测处理分支指令,遇到预测错误则清空流水线不同,GPU 采用线程束分化 (CBU 指令)的方式处理;线程束分化机制下每一个分支都会有线程执行到,在分支结束处聚合。对于不满足分支条件的线程,GPU 调度器将这些线程设置为未激活状态,继续向下执行。然而,硬件调度器每周期只能为一个线程束取到一条指令,这意味着线程束中部分线程会被阻塞,从而导致利用率下降,性能下降。在编写程序时,应尽量避免线程束内部线程分化,而在 CUDA 中存在非常细致的线程、线程块、线程网格 ID,故根据这些 ID 控制分支使得线程束内部线程分化尽可能少时可行的 [18]。自麦克斯韦架构 (Maxwell) 以来,指令集中添加了 CBU(Convergence Barrier Unit) 指令以保持通过同一分支的线程被组织在一起,就是为了减少线程束分化带来的性能下降 [19]。

最后将介绍 CUDA 中流这一机制以及相应的锁页内存。CUDA 流可被看作一个 GPU 操作队列,该队列中的操作将会按顺序执行,这一特点使得在实际编写程序的过程中可以通过调整不同操作的顺序,如访存、密集的计算、写会等来隐藏数据依赖和控制依赖带来的延迟 [20],通过异步操作 (ASYNC) 提升任务级并行度。CUDA 流需要在支持设备重叠的 GPU 上运行。设备重叠只 GPU 能够在执行一个核函数时在设备和主机间进行数据交互。

而为了支持 CUDA 流,所有涉及流的内存需要字啊锁页内存上进行分配。锁页内存正如其字面含义,是分配在显存上、不允许被移动或被换页到磁盘上的设备内存。其好处是允许 GPU 上的 DMA 控制器绕过 CPU 直接请求主机传输数据,在延迟更低的基础上支持设备重叠。若不适用锁页内存,DMA 控制器在定位内存页面时会造成困难。本文中,TensorRT 中利用了 CUDA 流的特性,将在相应章节介绍。

这一章从线程组织形式到调用运行方式介绍了 CUDA 应用,对实验中进行设备相关的优化有较大的帮助。

2.2 目前展开的工作

本文的研究同时涉及硬件和软件: Nvidia 新架构的 GPU 与使用 GPU 加速计算的机器学习应用,注意这里的机器学习应用并不只是现在大行其道的深度学习,还包括传统的基于概率模型的方法等。

在近年来深度学习迅猛发展之前,关于使用 GPU 并行化机器学习算法的研究就已有很多,甚至可以说正是基于 GPU 的强大并行计算能力,深度学习才能发展如此迅速。早在 2005 年,D. Steinkraus 等人便对在 GPU 上实现机器学习算法进行了研究,当时实现的算法是 OCR,如今 OCR 能够非常快速、方便地通过各种框架、语言实现。然而这一研究奠定了使用 GPU 加速机器学习应用的基础 [21]。之后的几年中,除去 OCR 外,基于 GPU 的各种并行机器学习算法包括 kNN[22],支持向量机 [23] 都慢慢成熟。由于贝叶斯网络的精确推理是个 NP 难的问题,其性能受限于硬件水平,然而根据 Md Vasimuddin 等人的研究 [24],通过并行方法将延迟降低了许多。由于传统机器学习方法有着延迟低、模型小、训练时间短、可解释性强等优点,在深度学习迅猛发展的今天,传统机器学习方法仍然占有很大的市场,故评估 GPU 对传统机器学习加速的性能是十分有必要的。本文中在评估传统机器学习的部分便采用了并行的支持向量机算法(SMO-SVM),如今,不管是在工业生产领域还是学术研究领域,该算法仍占有一席之地。

之后不久,深度学习、神经网络便迎来了爆炸式的发展。实际上在二十世纪末,便已经有完整的神经网络算法的理论基础;在 1979 年,日本学者福岛邦彦提出了 Neocognition 模型,其中使用多层网络以及神经元对图像特征进行提取和筛选被认为是启发了卷积神经网络的开创性研究 [25]。1989 年,LeCun 首次在论文中提出了"卷积"一次,卷积神经网络因此得名 [26]。在 1993 年,贝尔实验室对 LeCun 的工作

进行了代码实现,并大量部署于手写支票识别系统,然而限于当时计算能力低下,基于神经网络的研究也 停滞在了理论阶段,其主要原因便是网络中需要训练的参数太多,网络结构复杂,在当时没有芯片能满 足如此高的性能要求 [27]。然而,随着高性能 GPU 芯片的出现,基于神经网络的方法正如日中天地发展。 从 TinyCNN 等较轻量级、功能单一的库,到 TensorFlow、PyTorch、Caffe、Chain 等完整、易于使用的框 架,这些工具或是本身就是基于 GPU 编写的,或是慢慢更新对 GPU 的支持;目前市面上的绝大部分该类 产品均支持使用 GPU 运行,单单使用 CPU 进行深度学习训练已经成为历史。在本文中,卷积神经网络由 于它的广泛性、高性能、典型性,在本文中被选为深度学习部分评估的主要载体。

而准确地对 GPU 以及机器学习的性能进行评估也尤为重要。且为了深入研究 GPU 对于机器学习应 用的性能提升的幅度以及不同提升幅度的不同原因,单单是对训练时间进行统计、评估是不够的。因本文 涉及 Nvidia 新架构 GPU 中新加入的硬件以及对应 CUDA 中新加入的 API 等,故指令、运行流级别的分 析是有必要的。Ali Bakhoda 等人曾设计实现了一种在软件层面对 CUDA 执行流进行指令级别的模拟和仿 真的系统 GPGPU-SIM,该系统是基于 Kepler 架构的硬件以及 CUDA 3.0 版本,在缓存命中率、分支、指 令乱序执行等方面能达到 90-95% 与真实硬件的吻合程度 [28]。在之后 Mahmoud Khairy 等人对该系统进 行了改进,使其支持伏特架构 (Volta) 的 GPU 以及对应的 CUDA 9.0 [29]。然而,目前 GPU 硬件已经更新 到图灵架构 (Turing),基于安培架构 (Ampere) 的硬件也即将发布;对应的 CUDA 版本已经更新到了 10.1, 在指令执行、调度方式等方面都发生了很多的改变;且 Mahmoud Khairy 等人的工作主要着重于 GPU 的 内存等方面。故能够准确评估新硬件的系统非常必要。本文中选用了 nvprof、NSight 等公开的工具,这些 工具能从指令运行时间、访存、缓存命中率等方面对 CUDA 应用程序进行评估 [30]。

在新架构的 GPU 中,最为重要的便是新加入的计算单元:张量核心 (Tensor Core),该运算单元能为 深度神经网络中大量存在的张量计算带来明显的提升 [5],然而这些数据是 Nvidia 官方白皮书中给出的数 据,开发者社区中反映很少有情况能获得如 Nvidia 官方宣传所能得到的性能提升;而关于 Tensor Core 的 研究少之又少, 故本文并非旨在填补这方面研究的空白, 姑且在新的方向进行一些稚嫩的尝试; 且由于在 Nvidia 进行实习工作,有机会接触到许多内部资料,本文是一个很好的契机。

当然,仅有理论计算性能的研究是无力的,最终本文还是会回归实际,使用实际应用中的模型,如各 种结构的神经网络、广泛使用的支持向量机并行库对新架构的 GPU 进行评估。从广为各大厂商使用的深 度学习性能评估工具 DeepBench[31], 到使用 cudnn 从 C++ 源码实现的卷积神经网络, 再使用 Tensor Flow 框架实现的各种结构的网络,包括 LeNet-5[26],ResNet[32],MobileNet[33] 等,本文将由下而上对新架构 硬件再浮点精度计算、张量计算、卷积计算、矩阵计算等方面进行评估,不求全面,只求能给出启发。

2.3 CUDA 应用的汇编代码与 PTX 中间代码的结构

2.3.1 CUDA 应用汇编代码结构

这一节通过 CUDA 程序在 x86 64 架构的 CPU 下使用静态反汇编生成的汇编代码说明涉及运行于 GPU 的核函数的调用与返回方式、控制权转交方式等。

• CUDA 中三种函数只有被 global 修饰的函数在讨论范围内,因为只有这种函数跨越 CPU 与 GPU, 该函数被称为内核函数 (Kernel Function)。调用核函数的加载过程与核函数的地址被存储在数据区 (仅有核函数地址,因核函数实际运行于 GPU)。

```
[rsp+arg_0], rcx
push
         rsp, 50h
sub
mov
         rcx, [rsp+58h+arg_0]
mov
         rax, [rsp+58h+arg_0]
mov
         cs:qword_140085228, rax
         rcx, [rsp+58h+arg_0]
         sub_140061030
call
         [rsp+58h+var_10], 0
mov
         [rsp+58h+var_18], 0
mov
mov
         [rsp+58h+var_20], 0
         [rsp+58h+var_28], 0
         [rsp+58h+var_30], 0
         [rsp+58h+var_38], OFFFFFFFh
         r9, aZ19hostcalldev; "_Z19HostCallDeviceTest0v" r8, aZ19hostcalldev_0; "_Z19HostCallDeviceTest0v"
lea
         rdx, sub_1400023C4
         rcx, [rsp+58h+arg_0]
         sub_140001B59
call
add
pop
retn
```

图 2-5 CUDA 程序部分反汇编代码

Figure 2-5 Part of assembly code of CUDA application

表 2-4 部分 PTX 代码关键词及含义

Table 2-4 Part of PTX keywords and meanings

项目	内容
target	指明目标硬件的架构和平台
.address size	指明 PTX 代码所能访问的地址空间
.entry	指明作为入口的核函数地址以及函数体
.func	函数定义 (包含被 CPU 调用和 GPU 的函数)
.branchtargets	指明潜在的分支目标 (线程束分化用)
.calltargets	表明潜在的被调用目标
.extern	可见的外部符号的申明 (如 C 中的 extern)
.weak	可见的外部符号申明 (weak 指优先级低于 global 等)
.pragma	将控制权转交给后台 PTX 编译器
.max[nreg,···]	最大可用的寄存器文件大小,等

- 主函数需要定位到核函数加载过程,将核函数加载过程的地址通过 lea 指令加载进相关寄存器 (rcx 或 rdx),该过程并非被 call 指令直接调用。
- 进入加载过程,在执行一系列堆栈检查后,使用 call 指令调用传递 CUDA 函数执行时 <<<>>> 中参数的过程。
- 正式将核函数地址使用 lea 指令加载进相关寄存器 (r8、r9), 然后使用 call 指令调用正式调用过程, 该过程中还包含一系列安全性检查, 核函数执行控制权交予 GPU, 如图2-5 所示。
- 因调用核函数时并非用 call 指令直接调用,而是使用 lea 指令加载地址进入寄存器,故 CPU 端不会等待核函数返回,而是直接执行之后的函数或语句。
- __device__ 修饰的函数调用都在 PTX 代码中。

2.3.2 PTX 中间代码结构

PTX(Parallel Thread eXecution) 代码是一种底层的并行线程执行虚拟机代码,但这种代码可以直接运行在目标硬件;实际在运行时,PTX 代码会编译成更为底层的 SASS 代码,由于涉及企业机密,此处不再详述。关于 CUDA 程序的调用、执行方式,线程调度等内容已经在 2.1.2 节中详细描述,这里只介绍编译生成的 PTX 代码的简单语法和文件结构。

PTX 代码有两种语句: Directive Statement 和 Instruction Statement,前者起到申明的作用,以. 开头,如.entry, .func, .extern, .reg 等,后者则是具体 ALU 动作,如 add, div, idp4 等。在这些语句后需要指明进行操作的值的类型以及位数,如.reg .f32 就是申明了 32 位 float 的寄存器变量,.global .b32 就是申明了 32 位整数的全局内存变量。因 Directive Statement 在 PTX 代码中起到寻找函数入口、观察优化方法 (比如将全局内存使用优化为寄存器使用) 起到非常重要的作用,所以下表详细列出了一些 Directive Statement 以及相应作用。而 ALU 动作则较为直观,且大部分为算术运算,这里就不在赘述 [34]。

PTX 代码的结构较为简单,开头有若干 Directive Statement 用于指定目标平台和硬件架构等:

.version 6.3

- // 指明PTX代码的版本
- 2 .target sm_35, debug
- // 指明编译模式和目标硬件架构

3 .address_size 64

// 指明最大可用地址空间

之后就是一些列函数入口,包含相当于 main 函数的:

- .visible .entry _Z19HostCallDeviceTest0v()
- .extern .func (.param .b32 func_retval0) vprintf()
- 3 .visible .func (.param .b32 func_retval0) _Z21DeviceCallDevice-Test0i()

该程序片段中,第一行的函数时 CPU 调用 GPU 的入口。其函数签名与根据 exe 文件反汇编出的汇编代码中的函数签名应一致,如图2-5 所示。第二行为外部符号,在 CUDA 中无需实现;第三行则为由设备调用、运行于设备的函数,故没有.entry 关键字。

注意在生成函数时会出现 _Z19、_Z21 等字样和 i、v 等后缀,这是由编译器产生函数签名的方法所致,不同编译器产生的函数签名不尽相同,本文使用的编译器为 Microsoft VS。在本文进行的研究中,主要重点放在作为 PTX 入口的由 CPU 调用的 GPU 函数(由 __global__ 修饰)以及由 GPU 调用的 GPU 函数(由 __device__ 修饰),而外部符号除涉及 GPU 全局内存、共享内存、寄存器文件等申请、访问、释放的 API 等,别的外部符号不做过多讨论。

表 3-1 自用实验环境

Table 3-1 Self environment

项目	内容
CPU	AMD Ryzen ThreadRipper 2990WX 32C64T @ 3.0GHz
主板	MSI X399
内存	CORSAIR DDR4 3200 @ 16-15-15-15-34-1T 128GB
GPU	NVIDIA Geforce RTX 2080TI (Turing)
硬盘	INTEL750 NVMe PCIe 1.2TB * 2 @ RAID 0
系统	Windows 10 64-bit build 17763
CUDA	10.1, 10.0, 9.2, 9.0

表 3-2 NVIDIA 提供实验环境

Table 3-2 NVIDIA provided environment

项目	内容
CPU	Intel Core i7-8850H 6C12T @ 2.6GHz
主板	Lenovo Thinkpad P1
内存	SAMSUNG DDR4L 32GB
GPU	NVIDIA Quadro P1000
硬盘	INTEL750 NVMe PCIe 1.2TB * 2 @ RAID 0
系统	Windows 10 64-bit build 15036
CUDA	10.1, 10.0, 9.2, 9.0
其他	Jetson TX2

第三章 评估 NVIDIA 新架构 GPU 的机器学习应用性能

3.1 实验工具与环境

3.1.1 实验环境

本文的实验得到了NVIDIA公司在软件和硬件方面的支持,故有2个实验平台,分别为作者与NVIDIA公司所有。分别在表3-1和表3-2中列出。

3.1.2 实验工具

3.2 实验详细过程

3.2.1 基于测试样例的 Benchmark

为了为接下来的实验设定基准,这一步先使用用途单一的测试样例测试绝对性能以及相应的提升,因不同架构的硬件各项参数 (包括流处理器数量、显存容量等) 不尽相同,所以直接对比不同架构硬件的性能是没有意义的,这里选择对比不同架构硬件在不同 SDK 下性能提升的比例。此处选用了 CUDA 10.0, CUDA 9.2, CUDA 9.0 三种 SDK,同时选用 9.2 与 9.0 的原因是因为 9.2 版本是为了图灵架构的 GPU Tesla V100 发布的 [35],也在本文的研究范围内。

因为本文主要讨论新架构 GPU 在机器学习应用中带来的性能提升,故选用的评测样例大部分都与机

器学习应用相关;主要从以下角度进行评估:通用矩阵乘法(GEMM, General Matrix Multiply)、矩阵乘法运算性能、卷积运算性能、神经网络推理性能以及结合框架的综合性能。在评估这些性能时也会包含单/双精度浮点计算性能。

3.2.1.1 通用矩阵乘法 (GEMM, General Matrix Multiply) 待评测项目中最为重要的是通用矩阵乘法 (GEMM, General Matrix Multiply),新架构对该运算进行了硬件、指令级别的优化,是与老架构最鲜明的区别所在。其混合体现在:运算中同时有加法和乘法,且精度同时涉及半精度浮点、单精度浮点和 8 位整数。与矩阵乘法相比,通用矩阵乘法被定义为:

$$C \leftarrow \alpha AB + \beta C$$

若将 β 置为0,则该运算变为矩阵乘法运算。通用矩阵乘法这一运算在神经网络训练、推理中十分常见,根据官方文档,目前 Tensor Core 仅能用在 CNN/RNN 等特定结构的神经网络上,且只能用于前馈和反馈两部分。这个范围看起来很宅,然而在深度学习中占到了非常高的比重。式中操作数分别代表输入、权重和偏置,下文将简写为矩阵乘加。NVIDIA 在新的伏特架构与图灵架构中加入的张量核心 (Tensor Core) 正是专门加速这种运算的硬件;对应新硬件,在 PTX 中间代码层面新增了 wmma 指令,在 SASS 机器代码层面则增加了对应的 hmma 指令。该指令的作用为以指定的精度计算两个输入矩阵的乘积并将计算结果累加到指定的精度的矩阵中;指令进行的具体操作、操作数的数据精度、形状、存储方式 (行主元素/列主元素)等通过指令中特定的字段指定。

在底层的实现中,张量核心以 4×4 的矩阵作为最小的计算单元,被称为 tile,任何输入都会被划分为 tile 进行分块运算。在伏特架构以前 (Volta) 的帕斯卡架构 (Pascal),一次 4×4 矩阵乘加需要首先调用 16 次整数点积运算 (若硬件支持 idp/idp4a 指令),再将结果累加到乘加矩阵中。而使用 Tensor Core 则仅通过 hmma 指令直接完成。根据官方文档给出的描述,这种机制能使伏特架构相比帕斯卡架构再 FP16, INT8, INT4 京都中分别提供 8 倍、16 倍、32 倍的吞吐量提升。实际测试中,Tesla V100 再 FP16 精度下的 m=2048, k=2048, n=2048 规模的矩阵乘加中比 Tesla P100 块 9.3 倍 [5],这也是上文提到的官方宣称的 9 倍。本节将在各种规模、精度、形状的情况下考察 Tensor Core 实际能够带来的性能提升并探究相应原因。

Ⅰ **实验结果** 根据开发者社区的反映,新架构硬件性能的差别主要体现在问题规模、问题类型等方面(张量维度、形状,训练/推理任务等),而 NVIDIA 官方仅给出一种规模的结果,所以本节使用了自行编写的一系列测试用例,辅以深度学习测试套件 DeepBench,在开启和关闭新架构中张量核心的情况下进行测试。实验性能使用 TFlops/s 统计,方法为简单的运算数除以运算时间,运算时间的统计采用 CUDA内置的 cuda Event 记录。

Ⅱ 结果分析

3.2.1.2 矩阵乘法运算

- I 实验结果
- II 结果分析
- 3.2.1.3 卷积运算
 - I 实验结果
 - Ⅱ 结果分析
- 3.2.1.4 神经网络推理
 - I 实验结果
 - Ⅱ 结果分析
- 3.2.2 基于 CUDA 源码的应用
- 3.2.2.1 卷积神经网络
 - I 实验结果
 - II 结果分析
- 3.2.2.2 并行支持向量机
 - I 实验结果
 - II 结果分析
- 3.2.3 基于 TensorFlow 框架的应用
 - I 实验结果
 - II 结果分析

第四章 总结与展望

本文主要通过自底向上的方式对 Nvidia 最近发布的新架构硬件 (伏特、图灵架构) 在机器学习应用中的性能提升进行了评估,其中在新架构中新加入的张量核心 (Tensor Core) 是本文考察的重点,并根据评估结果给出了编程建议,以及对于下一代硬件的一些合理设想。

在正式评估之前,本文对基于 CUDA 的 GPU 编程模型进行了简要介绍,其中包含 CUDA 应用程序的编写步骤、调用方式、内存模型等,同时还对中间层的 PTX 代码进行了简要介绍,这些知识对于后文性能分析部分有较大的帮助。接下来本文便从三个层级对基于 CUDA 的机器学习应用在新架构硬件上的性能提升幅度进行了评估。

首先,本文涉及的最低层面便是用途单一、专为评估绝对性能设计的简单应用进行基准测试,这些应用大部分是 Nvidia 官方发布的测试用例。这些测试用例涵盖混合矩阵运算 (GEMM)、矩阵乘法、卷积核神经网络推理。根据实验得到的结果,在混合矩阵运算 (GEMM)方面,新架构硬件能在操作数形状、尺寸与硬件参数、调用特征较为匹配的情况下取得大幅度的性能提升,而这些显著的性能提升是采用"用精度换速度"的策略,计算时数据精度均为 FP16/INT8 等低于传统的精度;然而在不匹配的情况下,性能下降极为明显。在矩阵乘法方面,我们评估了 cuBLAS 在新架构上的性能提升,结果是在所有情况下使用 cuBLAS 进行矩阵乘法运算优势都极为明显,且不依赖于操作数的形状、尺寸。在卷积运算方面,基于混合矩阵运算的卷积计算在新架构上相对于原有的基于快速傅里叶变换的计算方法在大规模输入时提升明显,且精度更高;然而在输入规模较小时,使用纹理内存进行直接计算占绝对优势。考虑到目前许多神经 网络中的卷积计算的图像规模多为 100-1000 数量级,在该数量级上使用纹理内存进行直接计算的方法性能较强,实际应用中应考虑这种方法。以上三种大多是在网络训练阶段涉及的计算,而在网络推理阶段,本文尝试了一种新的模式,即使用 TensorRT 对训练好的网络结构进行优化并在目标硬件上进行推理。尽管 TensorRT 目前仅能运行于特定硬件,但是根据本文的实验,使用 TensorRT 能为网络推理带来极大的吞吐量提升。

在完成基准测试之后,本文移步基于 CUDA 源码构建的机器学习应用。在该部分中本文分为深度学习应用和传统机器学习应用。深度学习应用选用了结构较为简单的卷积神经网络,而传统机器学习应用选择了支持向量机。在卷积神经网络部分,本文将计算分为前向传播,反向传播更新连接参数,反向传播更新卷积核参数三个部分,分别考察新架构对于这三个部分的提升幅度。实验结果令人意外,除去前向传播中新架构能带来 30%-50% 的提升外,另两个部分中开启新架构甚至会降低性能。其原因为反向传播部分多为梯度计算,能使用混合矩阵计算 (GEMM) 从而利用到 Tensor Core 的部分较少,而开启 Tensor Core 又会对调度、同步、访存和其他指令的发射带来影响,故反向部分会造成性能下降。而前向传播部分由于卷积核、步进、填充的存在,无法保证每一层操作数的形状都能适用于 Tensor Core,故提升幅度极为有限。值得注意的是,通过将卷积操作更换为第二章中提到的纹理内存方式,总体性能得到了一定的提升。在支持向量机部分,本文则根据支持向量机输入矩阵较为稀疏的特征,分别考察了使用专为稀疏矩阵设计的 API 和使用 Tensor Core 的 API 进行评估,实验结果表明在数据量较大时,特征矩阵会愈稀疏,专为稀疏矩阵设计的 API 性能较好,而数据量较小时,仍然是使用 Tensor Core 的 API 性能较好。

之后,本文对基于 TensorFlow-GPU 框架的应用进行评估。在这一部分我们搭建了一个简单的基于 TensorFlow-GPU 的卷积神经网络,目的在于考察在最贴近真实应用场景时如何尽可能利用新硬件提升性

能。本文从神经网络的超参数、网络结构、卷积计算方式、数据精度和推理等方面进行考察;结果发现增加网络的批大小能带来显著的训练速度提升,但是过大的批会导致网络准确度下降,实际应用中应权衡这两点;而由于输入的图片尺寸较小,本文通过修改 Tensor Flow 源代码,将内建的卷积计算方式更换为使用纹理内存的直接方式后,取得了较为明显的提升且网络准确度仍然维持在较高的水平,然而由于这种方式局限大,且更改源码需要重新编译、安装,这个过程极为麻烦,故实际应用中不推荐对源码进行更改;在数据精度方面,使用 FP16/INT8 代替 FP32 并不会对网络总体准确度带来太大的下降,而在训练速度上提升很明显,实际应用中在准确度要求不高的情况下可以考虑用低精度数据替换;网络结构方面,将卷积核大小改为适合 Tensor Core 计算的形状能给训练速度带来一定提升,但是会极大降低网络准确度,实际应用中不推荐使用。最后,本文使用 TensorRT 对训练好的模型进行推理,在延迟方面有 40

通过以上实验,可以总结出新架构的确能在特定情况下为机器学习中大量存在的矩阵混合运算带来 明显的性能提升,从而提升总体机器学习应用的性能,然而目前为止,硬件仍然对输入、结构等较为敏感。 且有些情况下仍然有性能更高的传统方式。所以在实际编码时,应根据问题规模、算法、结构、数据分布 等方面合适选择不同方法,而不是一味使用新硬件提供的方法。

最后,根据实验中发现的一些问题,本文做出了合理地设想,如计算规模更大、跨越多个线程束执行 混合矩阵运算的新指令,以单个线程为粒度的同步机制等;这些设想是否会应验,或者在一定程度上实现,只能交给时间去判断,这里仅仅提出我们的设想供启发。

参考文献

- [1] NVIDIA. NVIDIA TESLA V100 TENSOR CORE GPU[A]. 2019.
- [2] NVIDIA. NVIDIA TENSOR CORES, The Next Generation of Deep Learning[A]. 2019.
- [3] NVIDIA. NVLINK FABRIC[A]. Advancing Multi-GPU Processing. 2019.
- [4] KERR A, MERRILL D, DEMOUTH J, et al. CUTLASS: Fast Linear Algebra in CUDA C++[A]. 2019.
- [5] NVIDIA. NVIDIA TESLA V100 GPU ARCHITECTURE[R]. [S.1.]: NVIDIA Corp., 2017: 14-15.
- [6] KURTH T, TREICHLER S, ROMERO J, et al. Exascale Deep Learning for Climate Analytics[C]. in: Super Computing Conference. [S.l.: s.n.], 2018.
- [7] RAIHAN M A, GOLI N, AAMODT T M. Modeling Deep Learning Accelerator Enabled GPUs[J/OL]. CoRR, 2018, abs/1811.08309. http://arxiv.org/abs/1811.08309.
- [8] MIKI Y. Gravitational octree code performance evaluation on Volta GPU[J/OL]. CoRR, 2018, abs/1811.02761. http://arxiv.org/abs/1811.02761.
- [9] NVIDIA. JETSON NANO, Bringing the Power of Modern AI to Millions of Devices[A]. 2019.
- [10] NVIDIA. NVIDIA CUDA-X AI, NVIDIA GPU-Acceleration Libraries for Data Science and AI[A]. 2019.
- [11] NVIDIA. CUDA Zone[A]. 2019.
- [12] KHAIRY M, JAIN A, AAMODT T M, et al. Exploring Modern GPU Memory System Design Challenges through Accurate Modeling[J/OL]. CoRR, 2018, abs/1810.07269. http://arxiv.org/abs/1810.07269.
- [13] HARRIS M. An Even Easier Introduction to CUDA[A]. 2017.
- [14] COOK S. CUDA Programming: A Developer's Guide to Parallel Computing with GPUs[M]. [S.l.]: Morgan Kaufmann, 2012: 99-102.
- [15] HAKURA Z S, GUPTA A. The Design and Analysis of a Cache Architecture for Texture Mapping[C]. in: Proceedings of the 24th International Symposium on Computer Architecture, Denver, Colorado, USA, June 2-4, 1997. [S.l.: s.n.], 1997: 108-120.
- [16] FLYNN M J. Some Computer Organizations and Their Effectiveness[J]. IEEE Trans. Computers, 1972, 21(9): 948-960. DOI: 10.1109/TC.1972.5009071.
- [17] NVIDIA. Ampere Block Diagram[A]. 2019.
- [18] SARKAR S, MITRA S. A Profile Guided Approach to Optimize Branch Divergence While Transforming Applications for GPUs[C]. in: Proceedings of the 8th India Software Engineering Conference, ISEC 2015, Bangalore, India, February 18-20, 2015. [S.l.: s.n.], 2015: 176-185. DOI: 10.1145/2723742.2723760.
- [19] TIRUMALA A, GIROUS O, NELSON P, et al. Threads-are threads Functional Description, SM Branch ISA and Convergence Barrier Unit[A]. 2015.

- [20] LI H, KUMAR A, TU Y. Performance modeling in CUDA streams A means for high-throughput data processing[C]. in: 2014 IEEE International Conference on Big Data, Big Data 2014, Washington, DC, USA, October 27-30, 2014. [S.l.: s.n.], 2014: 301-310. DOI: 10.1109/BigData.2014.7004245.
- [21] STEINKRAU D, SIMARD P Y, BUCK I. Using GPUs for Machine Learning Algorithms[C]. in: Eighth International Conference on Document Analysis and Recognition (ICDAR 2005), 29 August 1 September 2005, Seoul, Korea. [S.l.: s.n.], 2005: 1115-1119. DOI: 10.1109/ICDAR.2005.251.
- [22] KOMAROV I, DASHTI A, D'SOUZA R. Fast k-NNG construction with GPU-based quick multi-select[J]. CoRR, 2013, abs/1309.5478.
- [23] KEERTHI S S, SHEVADE S K, BHATTACHARYYA C, et al. Improvements to Platt's SMO Algorithm for SVM Classifier Design[J]. Neural Computation, 2001, 13(3): 637-649. DOI: 10.1162/08997660130001449 3.
- [24] VASIMUDDIN M, CHOCKALINGAM S P, ALURU S. A Parallel Algorithm for Bayesian Network Inference Using Arithmetic Circuits[C]. in: 2018 IEEE International Parallel and Distributed Processing Symposium, IPDPS 2018, Vancouver, BC, Canada, May 21-25, 2018. [S.l.: s.n.], 2018: 34-43. DOI: 10.1109/IPD PS.2018.00014.
- [25] 邦彦 福. 位置ずれに影響されないパターン認識機構の神経回路モデル ネオコグニトロン —[J]. 電子情報通信学会論文誌 A, 1979, J62-A(10): 658-665.
- [26] BENGIO Y, LECUN Y, HENDERSON D. Globally Trained Handwritten Word Recognizer Using Spatial Representation, Convolutional Neural Networks, and Hidden Markov Models[C]. in: Advances in Neural Information Processing Systems 6, [7th NIPS Conference, Denver, Colorado, USA, 1993]. [S.l.: s.n.], 1993: 937-944.
- [27] FARHAT N H. Photonic Neural Networks and Learning Machines[J]. IEEE Expert, 1992, 7(5): 63-72. DOI: 10.1109/64.163674.
- [28] BAKHODA A, YUAN G L, FUNG W W L, et al. Analyzing CUDA workloads using a detailed GPU simulator[C]. in: IEEE International Symposium on Performance Analysis of Systems and Software, ISPASS 2009, April 26-28, 2009, Boston, Massachusetts, USA, Proceedings. [S.l.: s.n.], 2009: 163-174. DOI: 10.1 109/ISPASS.2009.4919648.
- [29] KHAIRY M, JAIN A, AAMODT T M, et al. Exploring Modern GPU Memory System Design Challenges through Accurate Modeling[J]. CoRR, 2018, abs/1810.07269.
- [30] NVIDIA. NVIDIA Nsight Systems[A]. 2019.
- [31] NARANG S, BAIDU. DeepBench[A]. 2016.
- [32] HE K, ZHANG X, REN S, et al. Deep Residual Learning for Image Recognition[C]. in: 2016 IEEE Conference on Computer Vision and Pattern Recognition, CVPR 2016, Las Vegas, NV, USA, June 27-30, 2016. [S.l.: s.n.], 2016: 770-778. DOI: 10.1109/CVPR.2016.90.

- [33] HOWARD A G, ZHU M, CHEN B, et al. MobileNets: Efficient Convolutional Neural Networks for Mobile Vision Applications[J]. CoRR, 2017, abs/1704.04861.
- [34] NVIDIA. Parallel Thread Execution ISA Version 6.4. 2019.
- [35] NVIDIA. CUDA Toolkit Documentation v9.2.148[A]. 2018.

致谢

距离 2015 年 09 月,已经过去了将近四年。

四年前刚刚踏入大学校园的种种仿佛还就在眼前。回忆起曾经高中学业的紧张、择校选专业时的忐忑,再看现在未来已经基本定型的情况,不由心生感慨:能找到自己真正的兴趣并在目前的实习、之后的进一步学习和工作中予以实践,着实是一件幸运的事。

在大学的前几年,我也迷茫过,在别的同学做项目、打比赛的时候我也焦虑过;但是幸好我被给予了一个延续我高中以来的梦想:研究硬件、系统结构的机会,钱老师的并行计算课程、魏老师的计算机组成课程、王老师的嵌入式原理课程、肖老师的算法课程、陆老师的 C++课程、等等……这些课程可谓是为我打开了一扇大门,我得以系统地学习我曾感兴趣的知识;也正是因为这门课程,我也确定了本文的主题,确定了研究生的学习方向,确定了目前的实习,以及将来的职业目标。

说到职业,这里不得不提到在英伟达 (Nvidia) 实习时,公司以及同事对我的帮助,正是因为这份实习,让我有机会接触到无数的涉及 GPU 底层架构的文档,让我有机会深入到 GPU 级别的汇编代码进行编程,这些经验、资料对本文的写作带来了极大的帮助,当然,这一切都归功于 Edward 先生愿意给予我这次实习机会,并悉心指导我。

在论文的撰写中,我还得到了许多同学的协助;有同样对并行计算感兴趣的吕同学与我耐心的探讨,有姚同学给我提出的建议,有沈同学与我分享行业最新信息,还有各位一起娱乐的群友们为我带来的欢乐与放松······这些无一不让我在紧张的论文撰写中得以卸下一些压力。当然,不只是大学中的同学们,这里也感谢我自初中以来的同学,也是我的女友的 Vega 姜小姐九年以来的陪伴以及在身心上给予我的支持。

论文总有一天会完成上交,学生生涯总有一天会迎来结束。然而对新知识的探求正是支撑起我们计算机学子前进的基石。不求对世界做出什么改变,不求对人类做出什么贡献,只求在未来的道路里不忘初心、坚守道德、尽力而为、劳逸结合、保持童心、有始有终、乐观对待、做自己想做的事,并且无憾一生。

Arrivederci.